CN1893117A - 半导体器件以及其制造方法 - Google Patents

半导体器件以及其制造方法 Download PDF

Info

Publication number
CN1893117A
CN1893117A CNA2006100956631A CN200610095663A CN1893117A CN 1893117 A CN1893117 A CN 1893117A CN A2006100956631 A CNA2006100956631 A CN A2006100956631A CN 200610095663 A CN200610095663 A CN 200610095663A CN 1893117 A CN1893117 A CN 1893117A
Authority
CN
China
Prior art keywords
conductive layer
region
zone
grid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100956631A
Other languages
English (en)
Other versions
CN100587968C (zh
Inventor
大沼英人
物江滋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1893117A publication Critical patent/CN1893117A/zh
Application granted granted Critical
Publication of CN100587968C publication Critical patent/CN100587968C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭示一种半导体器件以及其制造方法，其中以自对准方式形成具有不同宽度的LDD区域，并且根据每个电路精密地控制该LDD区域的宽度。通过使用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，可以自由设定栅极的厚度薄的区域的宽度，并可以根据每个电路将该栅极作为掩模以自对准方式形成的两个LDD区域的宽度有差异地设定。此外，在一个TFT中的具有不同宽度的两个LDD区域都与栅极重叠。

Description

半导体器件以及其制造方法
技术领域
本发明涉及具有由薄膜晶体管(下文中称作TFT)组成的电路的半导体器件及该半导体器件的制造方法。例如涉及一种电子设备，其中以液晶显示面板为代表的电光器件或具有有机发光元件(或无机发光元件)的发光显示器件作为零部件安装在所述电子设备上。
此外，本说明书中，半导体器件意味着能够使用半导体特性工作的所有器件，电光器件、半导体电路、以及电子设备都包括在半导体器件中。
背景技术
近年来，使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约从几个nm到几百nm)来构成薄膜晶体管(TFT)的技术受到关注。薄膜晶体管广泛应用于电子装置例如IC或电光器件，尤其对作为图像显示器件的开关元件进行大力研发。
例如，在有源矩阵型液晶显示器件中，各个功能的模块中显示图像的像素电路和控制像素部分的驱动电路，诸如移位寄存器电路、电平转移电路、缓冲电路和取样电路等，它们每个都是基于CMOS电路，并在一个衬底上形成。
在各种电路中，为了实现低功耗，需要充分降低截止电流(当TFT处于截止操作时的漏电流)。
作为降低截止电流的TFT结构，有一种是具有低浓度漏极区域(LDD区：Lightly Doped Drain)的结构。这种结构在沟道形成区域和每个用高浓度杂质元素掺杂的源和漏极区域之间具有用低浓度杂质元素掺杂的区域，该区域被称作LDD区域。另外，有一种所谓的GOLD(栅-漏重叠LDD)结构，其中LDD区域被形成与栅极重叠，在两者之间插入栅绝缘膜，作为阻止导通电流由于热载流子而退化的装置。根据这种结构，减轻了漏极区附近中的高电场，因而可以阻止热载流子的流入，其能够有效地防止退化现象。
在专利文献1中提出了设有不同宽度的LDD区域中间夹有沟道形成区域的TFT。宽度不同的两个LDD区域通过用抗蚀剂掩模形成。此外，该LDD区域与栅极不重叠。
另外，在专利文献2种提出了通过对衬底表面倾斜地进行掺杂而形成的和栅极重叠的LDD区域。
此外，本发明的申请人在专利文献3中提出了一种TFT制作工序，其中，将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模(reticle)适用于栅极形成用光蚀刻工序中。
专利文献1特开平10-27913号
专利文献2特开平8-139337号
专利文献3特开2002-151523号
通常，当在同一衬底上形成各种电路，并形成具有对应于每个电路的结构的TFT时，其制造工序变得相当复杂，并使工序步骤增加。很明显，增加工序步骤不仅会提高成本，而且会成为降低生产成品率的原因。
发明内容
本发明提供一种制造方法，其中不增加工序数量而在同一衬底上形成具有对应于每个电路的结构的TFT。
另外，在上述专利文献1的技术中，用抗蚀剂掩模进行掺杂以形成与栅极不重叠的LDD区域。从而，LDD区域的宽度容易依赖于通过曝光形成的抗蚀剂掩模。
另外，在专利文献2的技术中，以自对准方式形成LDD区域。但是，将沟道形成区域夹在中间布置的LDD区域具有相同的宽度，并且，根据每个电路控制这些LDD区域的宽度是很困难的。
本发明提供一种制造方法，其中以自对准方式形成具有不同宽度的LDD区域，并且根据每个电路精密地控制该LDD区域的宽度和形成位置。
根据本发明，通过使用提供有具有光强度降低功能的辅助图案的光掩模或中间掩模，可以自由设定栅极的厚度薄的区域的宽度，并可以根据每个电路控制将该栅极作为掩模以自对准方式形成的两个LDD区域的宽度不相同。例如，在驱动电路中，用于需要高速驱动的第一电路的薄膜晶体管最好是使其LDD区域的总计宽度(沟道长方向的宽度)变窄，由此能够实现整体驱动电路的低功耗。另外，在驱动电路中，用于需要耐压的第二电路的薄膜晶体管最好是使其LDD区域的总计宽度(沟道长方向的宽度)变大，由此能够提高整体驱动电路的可靠性。
本发明的制造方法之一，包括以下步骤：将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅极形成用光蚀刻工序中，形成包括厚度厚的区域和比所述区域更薄的区域的左右不对称的抗蚀剂图案；形成具有台阶结构的栅极；将杂质元素经过栅极的厚度薄的区域添加到半导体层中，而以自对准方式形成LDD区域。本发明的TFT结构包括，在沟道形成区域和通过添加高浓度杂质元素而形成的漏极区域之间提供有杂质元素以低浓度添加的区域，该区域称作LDD区域。
另外，本发明的特征之一，还包括根据上述工序而获得的结构，其中包括：具有台阶结构的栅极，即包括厚度厚的区域和在该区域的两侧上的比所述厚度厚的区域更薄的区域的栅极；以及，中间夹绝缘膜与栅极的厚度薄的区域重叠的LDD区域。通过采用包括中间夹绝缘膜与栅极的厚度薄的区域重叠的LDD区域的结构，可以减轻漏极附近的电场强度，从而防止热载流子注入，有效地防止产生退化现象。
此外，在本发明中，中间夹沟道形成区域形成的两个LDD区域的宽度彼此不同。例如，漏极区域侧的LDD区域的宽度设定为大于漏极区域侧的LDD区域的宽度。另外，与栅极重叠的LDD区域也称作Lov区域。专利文献3公开了通过形成左右对称的抗蚀剂图案来在沟道形成区域的两侧上形成Lov区域的结构。另一方面，本发明提供通过形成左右不对称的抗蚀剂图案来在沟道形成区域的两侧上形成具有不同宽度的Lov区域的结构。
本说明书中公开的发明结构的一种半导体器件，包括
具有绝缘表面的衬底上的半导体层；
所述半导体层上的栅极绝缘层；以及
在所述栅极绝缘层上的由导电层的叠层构成的栅极，
所述半导体层包括源极区域、漏极区域、沟道形成区域、配置在所述沟道形成区域和源极区域之间的杂质区域、以及配置在所述沟道形成区域和漏极区域之间的杂质区域，
构成所述栅极的叠层之一层的第一导电层至少与所述沟道形成区域以及所述杂质区域重叠，
构成所述栅极的叠层之一层的第二导电层接触到第一导电层上，并且与所述沟道形成区域重叠，
配置在所述沟道形成区域和漏极区域之间的杂质区域的宽度大于配置在所述沟道形成区域和源极区域之间的杂质区域的宽度。
在上述结构中，所述杂质区域可以以比所述源极区域以及漏极区域低的浓度包含n型杂质元素或p型杂质元素。亦即，所述杂质区域是LDD区域。
另外，在上述结构中，所述第一导电层和第二导电层可以由不同的材料构成。通过将不同的材料用作所述第一导电层和第二导电层，可以取得蚀刻速率差，从而可容易形成上述结构。
另外，在上述结构中，所述第一导电层的厚度可以比第二导电层更薄。通过将所述第一导电层的厚度减薄，当将杂质元素穿过第一导电层添加到半导体层时，可以容易地形成第二杂质区域。
另外，所述第二导电层的宽度可以等于所述沟道形成区域的宽度。第二导电层的宽度等于沟道形成区域的宽度，这意味着，第一杂质区域和第二杂质区域以自对准方式形成。
在液晶显示器件中，进行交流驱动以便防止液晶退化。通过该交流驱动，在每一个周期中施加到像素电极的信号电位的极性反相为正极性或负极性。连接到像素电极的TFT的成对高浓度杂质区域交替用作源极和漏极。从而，布置在液晶显示器件的像素中的开关用TFT最好是具有与提供在沟道形成区域的两侧上的LDD区域相同的宽度。
另外，在液晶显示器件中，当在同一衬底上形成像素部分和驱动电路时，在驱动电路中，只将正电压或负电压施加到构成诸如反相器电路、NAND电路、NOR电路、锁存电路的逻辑电路的晶体管，或构成诸如传感放大器、恒定电压产生电路、VCO等的模拟电路的晶体管的源电极和漏电极之间。从而，需要耐压的一方LDD区域的宽度最好是大于另一方的LDD的宽度。
另外，本发明可以在同一衬底上同时形成具有不同结构的TFT。本发明的另一个结构的半导体器件，在同一衬底上包括具有第一半导体层的第一薄膜晶体管和具有第二半导体层的第二薄膜晶体管，包括
具有绝缘表面的衬底上的第一半导体层和第二半导体层；
所述第一半导体层和第二半导体层上的栅极绝缘层；以及
所述栅极绝缘层上的由导电层的叠层构成的第一栅极和第二栅极，
所述第一半导体层包括第一沟道形成区域、第一源极区域、第一漏极区域、在所述第一沟道形成区域两侧的具有不同宽度的第一杂质区域，
所述第一沟道形成区域中间夹栅极绝缘层与第一栅极重叠，
构成所述第一栅极的叠层之一层的第一导电层至少与第一沟道形成区域以及第一杂质区域重叠，
构成所述第一栅极的叠层之一层的第二导电层接触到第一导电层上，并且与所述第一沟道形成区域重叠，
所述第二半导体层包括第二沟道形成区域、在所述第二沟道形成区域两侧的具有相同宽度的第二杂质区域、源极区域、漏极区域，
所述第二沟道形成区域中间夹栅极绝缘层与第二栅极重叠，
构成所述第二栅极的叠层之一层的第一导电层至少与第二沟道形成区域以及第二杂质区域重叠，
构成第二栅极的叠层之一层的第二导电层连接到第一导电层上，并且与所述第二沟道形成区域重叠。
在上述结构中，所述第一杂质区域和第二杂质区域可以以比所述源极区域以及漏极区域低的浓度包含n型杂质元素或p型杂质元素。亦即，所述第一杂质区域和第二杂质区域是LDD区域。
通过采用上述结构，可以在同一衬底上形成在沟道形成区域的两侧上具有宽度相同的两个LDD区域的TFT以及在沟道形成区域的两侧上具有宽度不同的两个LDD区域的TFT，并将其分别用于适当的电路中。
另外，本发明包括实现上述结构的制造工序。本发明的一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模(reticle)，在所述导电膜上形成包括厚度厚的区域、以及在其两侧的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括在其两侧的厚度厚的区域、以及比所述区域更薄的区域的栅极；
通过使用所述栅极作为掩模来将杂质元素添加到所述半导体层中，在所述半导体层中形成源极区域和漏极区域；以及
通过使用所述栅极的厚度厚的区域作为掩模，并将杂质元素穿过所述栅极的厚度薄的区域，来将杂质元素添加到所述半导体层中，在所述半导体层的与所述栅极的厚度薄的区域重叠的区域中形成第一杂质区域和第二杂质区域，
所述第一杂质区域的宽度大于所述第二杂质区域的宽度。
另外，为了缩短工序，可以采用一次掺杂处理来形成半导体器件。本发明的结构的一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模，在所述导电膜上形成包括厚度厚的区域、以及在其两侧的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括在其两侧的厚度厚的区域、以及比所述区域更薄的区域的栅极；以及
通过使用所述栅极作为掩模，将杂质元素添加到所述半导体层中，在所述半导体层的所述沟道形成区域两侧形成源极区域和漏极区域，并将杂质元素穿过所述栅极的厚度薄的区域，在所述半导体层的与所述栅极的厚度薄的区域重叠的区域中形成第一杂质区域和第二杂质区域，
所述第一杂质区域的宽度大于所述第二杂质区域的宽度。
根据本发明，在不增加工序数量的情况下，可以以自对准方式将一方LDD区域形成为0.5μm或更大宽度，最好是1μm-1.5μm，更有选为高于2μm(沟道长度L方向的长度)的LDD区域。在另一方的LDD区域的宽度只要小于上述一方的LDD区域就可以。例如可以为小于0.5μm。该LDD区域的宽度越长，越减轻漏极附近的电场强度而防止热载流子注入，从而有效地防止产生退化现象。
另外，该LDD区域可以与栅极的厚度薄的区域重叠。
根据本发明，则可以以自对准方式在同一衬底上形成具有不同宽度的LDD区域，并且根据每个电路精密地控制该LDD区域的宽度。
附图说明
图1A至1D是表示半导体器件的制作工序的剖视图(实施方式1)；
图2A至2E是表示曝光掩模的俯视图以及表示光强度分布的图(实施方式2)；
图3A至3F是表示半导体器件的制作工序的剖视图(实施方式3)；
图4A至4C是表示半导体器件的制作工序的剖视图(实施方式4)；
图5是发光器件的剖视图(实施方式5)；
图6是像素部分的俯视图(实施方式5)；
图7是表示像素部分的等效电路的图(实施方式5)；
图8A至8C是发光器件的剖视图(实施方式6)；
图9A和9B是表示模块的实例的图；
图10A至10E是表示电子设备的实例的图；
图11是表示电子设备的实例的图；
图12是表示半导体器件的制作工序的剖视图(实施方式4)。
具体实施方式
以下，参考附图具体说明本发明的实施方式。应该明白本发明不限于下列实施方式，并且在不背离本发明宗旨的情况下可作各种更改。
实施方式1
本实施方式表示使用TFT的栅极作为在离子掺杂时的掩模，而以自对准方式在沟道形成区域的两侧上形成宽度不同的低浓度杂质区域的工序。
首先，在具有绝缘表面的衬底101上，形成第一绝缘膜(基底绝缘膜)102。作为具有绝缘表面的衬底101，可以使用例如玻璃衬底、晶体玻璃衬底、或塑料衬底的透光衬底。当将后面形成的薄膜晶体管适用于顶面发射型(上面发射型)发光显示器件时、或当适用于反射型液晶显示器件时，可以使用陶瓷衬底、半导体衬底、金属衬底等。
作为第一绝缘膜102，使用例如氧化硅膜、氮化硅膜、或氧氮化硅膜(SiOxNy)等的单层或叠层绝缘膜。接着，在第一绝缘膜102上，形成半导体层103。
通过已知的方法(溅射法、LPCVD法、或等离子体CVD法等)，形成具有非晶体结构的半导体膜，通过加热处理形成被结晶化的晶体半导体膜，在该晶体半导体膜上形成抗蚀剂膜，然后，使用通过曝光和显像而获得的第一抗蚀剂掩模将其图形化为预定的形状，形成半导体层103。
形成该半导体层103，使其具有25nm至80nm(最好是30nm至70nm)的厚度。晶体半导体膜的材料没有限制，但是，最好是使用硅、或硅锗(SiGe)合金等来形成该晶体半导体膜。
通过使用加热炉、激光照射、代替激光照射的从灯发出的光的照射(此后称作灯退火)、或者它们的组合，可以进行上述加热处理。
另外，也可以通过在掺杂镍等催化剂之后进行上述加热处理的热晶化法来形成晶体半导体膜。此外，当通过利用镍等催化剂的热晶化法进行结晶化来获得晶体半导体膜时，最好是在结晶化后执行吸除处理以去除镍等催化剂。
此外，在采用激光结晶化法来制作晶体半导体膜的情况下，可以使用连续振荡激光束(CW激光束)、或者脉冲振荡激光束(脉冲激光束)。此处，作为激光束可以采用由如下的一种或多种激光器振荡的激光束，即气体激光器诸如Ar激光器、Kr激光器、受激准分子激光器；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：兰宝石激光器；铜蒸气激光器；和金蒸气激光器。通过照射这种激光束的基波或者基波的二次到四次谐波，可以获得大粒度尺寸的晶体。例如，可以采用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或者三次谐波(355nm)。此时，需要大约0.01-100MW/cm2(最好是0.1-10MW/cm2)的激光能量密度。而且，以大约10-2000cm/sec的扫描速度来照射激光。
此外，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或Ti：兰宝石激光器可以使激光束进行连续振荡，而且，通过Q开关动作或振荡型同步等可以以10MHz或更高的振荡频率使激光束进行脉冲振荡。当使用10MHz或更高的振荡频率来使激光束振荡时，在用激光束熔化半导体膜之后并在凝固半导体膜之前向半导体膜发射下一个脉冲的激光束。因此，由于固相和液相之间的界面可以在半导体膜中连续地移动，这不同于使用振荡频率低的脉冲激光的情况，可以获得沿扫描方向连续生长的晶粒。
通过使用陶瓷(多晶体)作为介质，可以以短时间和低成本形成任何形状的介质。当采用单晶体时，通常使用直径为几mm、长度为几十mm的圆柱形的介质，但是，当采用陶瓷时可以形成更大的介质。
由于在直接有助于发光的介质中的Nd、Yb等掺杂物的浓度，在单晶体中也好在多晶体中也好不能被大幅度地更改，因此，通过增加浓度而提高激光输出就有一定的界限。然而，在用陶瓷的情况下，因为与单结晶相比，可以显著增大介质的尺寸，所以可以期待大幅度地提高输出。
而且，在用陶瓷的情况下，可以容易地形成平行六面体形状或长方体形状的介质。通过使用这样形状的介质使振荡光在介质内部以之字型前进，以可以增加振荡光路的距离。因此，增加幅度变大，使以大输出进行振荡成为可能。另外，由于从这样形状的介质射放的激光束在射放时的断面形状是四角形状，所以与圆形状的激光束相比有利于将其整形为线状激光束。通过利用光学系统整形这样被射放的激光束，可以容易地获取短边长度为小于等于1mm、长边长度为几mm到几m的线状激光。另外，通过将激发光均匀地照射在介质上，线状激光沿着长边方向具有均匀能量分布。
通过将上述线状激光照射在半导体膜上，可以对整个半导体膜表面更均匀地进行退火。当需要对到线状光束的两端上均匀地进行退火时，需要采用在光束的两端布置狹缝(slit)以遮断能量的衰变部分等的方法。
当使用根据上述工序而得到的具有均匀强度的线状激光束对半导体膜进行退火，并使用该半导体膜制造电子设备时，该电子设备的特性良好且均匀。
接着，如果有必要，则将少量的杂质元素(硼或磷)掺杂到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子体，并使之没有质量分离。
接着，在去除第一抗蚀剂掩模之后，在使用包含氢氟酸的蚀刻剂来去除氧化膜的同时，清洗半导体层的表面，接着，形成覆盖半导体层的第二绝缘膜(栅绝缘膜)104。通过采用等离子CVD法、溅射法或热氧化法形成1nm-200nm厚，最好是70nm-120nm厚的第二绝缘膜104。作为第二绝缘膜104，形成由氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜构成的膜。这里，采用等离子体CVD法来形成115nm厚的氧氮化硅膜(成分比为Si＝32％、O＝59％、N＝7％、H＝2％)。
另外，在形成衬底、用作基底膜的绝缘层、半导体层、栅极绝缘层、层间绝缘层等之后，也可以通过等离子体处理进行氧化或氮化处理来使所述衬底、用作基底膜的绝缘层、半导体层、栅极绝缘层、层间绝缘层的表面氧化或氮化。通过采用等离子体处理对半导体层或绝缘层进行氧化或氮化，而改变该半导体层和绝缘层的表面特性，可以获取与由CVD法或溅射法而形成的绝缘膜相比具有更精密结构的绝缘膜。因此，能够抑制针孔等的缺陷而提高半导体器件的特性等。此外，也可以对栅极层、源电极层、漏电极层和布线层等进行上述等离子体处理。通过进行氮化或氧化处理可以形成氮化膜或氧化膜。
此外，当采用等离子体处理对薄膜进行氧化时，在氧气气氛中(例如氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氧和氢(H2)和稀有气体的气氛中、或一氧化二氮和稀有气体的气氛中)进行等离子体处理。另一方面，当采用等离子体处理对薄膜进行氮化时，在氮气气氛中(例如氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氮和氢和稀有气体的气氛中、或NH3和稀有气体的气氛中)进行等离子体处理。作为稀有气体，例如可以使用Ar。另外，也可以使用Ar和Kr的混合气体。因此，由等离子体处理来形成的绝缘膜含有等离子体处理时所用的稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)，即，当使用Ar时，在绝缘膜中含有Ar。
另外，当对于第二绝缘膜104进行等离子体处理时，在上述气体的气氛中，并在电子密度为1×1011cm-3或更高、等离子的电子温度为1.5eV或更低的条件下进行等离子体处理。具体地说，在电子密度为1×1011cm-3或更高到1×1011cm-3或更小、等离子的电子温度为0.5eV或更高到1.5eV或更小的条件下进行等离子体处理。由于等离子的电子密度高，并且形成在衬底上的被处理物(这里，用作栅极绝缘层的第二绝缘膜104)附近的电子温度低，所以可以防止被处理物受到等离子带来的损伤。另外，由于等离子的电子密度为高密度，1×1011cm-3或更高，所以，通过采用等离子体处理对被照射物进行氧化或氮化而形成的氧化膜或氮化膜与通过CVD法或溅射法而形成的薄膜相比具有更优良的膜厚等的均匀性，并且可以形成具有精密结构的薄膜。另外，由于等离子的电子温度为1.5eV或更低的低温度，所以与通常的等离子体处理和热氧化法相比，可以在更低温度下进行氧化或氮化处理。例如，在比玻璃衬底的变形点低100度以上的温度下进行等离子体处理也可以充分地进行氧化或氮化处理。此外，作为用于产生等离子的频率，可以采用微波(2.45GHz)等的高频率。此外，在没有特别说明时，采用上述条件来进行等离子体处理。
接着，形成第一导电层105a和第二导电层106a的叠层。此外，该叠层不局限于第一导电层和第二导电层的两层结构，也可以采用三层或更多层结构。
通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成20nm-50nm厚的第一导电层。而且，通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成200nm-600nm厚的第二导电层。
这里，作为第一导电层和第二导电层的两层分别使用不同的导电材料，以便在后面进行的蚀刻步骤中获取蚀刻速率差。作为第一导电层使用TaN，作为第二导电层使用钨膜。
接着，在整个第二导电层106a上涂敷抗蚀剂膜后，使用图1A所示的掩模进行曝光。这里，涂敷1.5μm厚的抗蚀剂膜，并使用分辨率为1.5μm的曝光器。在进行曝光时使用i线(波长365nm)，并将曝光能量设定为70至140mJ/cm2的范围内。另外，不局限于i线，也可以将i线、g线(波长436nm)和h线(405nm)混合的光用于曝光处理。
在图1A中，曝光掩模400包括由Cr等金属膜构成的遮光部分401和作为具有光强度降低功能的辅助图案提供有半透明膜的部分(半透明部分)402。在曝光掩模的剖视图中，遮光部分401的宽度表示为t1，设有半透明膜的部分402的宽度表示为t2。这里，虽然示出了将半透明膜用作曝光掩模的一部分的例子，但也可以使用衍射光栅图案。
通过使用图1A所示的曝光掩模来对抗蚀剂膜曝光，形成非曝光区域403a和曝光区域403b。当进行曝光时，由于光线返回遮光部分401并透过设有半透明膜的部分402，形成图1A所示的曝光区域403b。
而且，通过进行显像处理来除去曝光区域403b，如图1B所示那样，可以在第二导电层106a上形成左右不对称的抗蚀剂图案107a，其包括厚度厚的区域和在其两侧的比该区域更薄的区域。这里所谓的“左右不对称”是指对于图1B所示的剖视图中的中心线左右不对称。在左右不对称的抗蚀剂图案107a中，通过控制曝光能量可以调整厚度薄的区域的抗蚀剂膜的厚度。
然后，用干式蚀刻对第二导电层106a和第一导电层105a进行蚀刻。作为蚀刻气体，采用CF4、SF6、Cl2、O2。为了提高蚀刻速率，采用ECR(电子回旋共振，Electron Cyclotron Resonance)或ICP(感应耦合等离子体，InductivelyCoupled Plasma)等使用高密度等离子源的干式蚀刻装置。此外，根据蚀刻条件，第二绝缘膜104可能也被蚀刻，而其一部分变薄。
此外，这里表示了使用ICP型蚀刻设备的实例，但不局限于此。例如，可以使用平行板式蚀刻设备、磁控管型蚀刻设备、ECR型蚀刻设备、螺旋型蚀刻设备。另外，不局限于干式蚀刻法，可以采用湿式蚀刻法。另外，也可以组合使用干式蚀刻法和湿式蚀刻法。
这样，如图1C所示，在第二绝缘膜104上形成由第一导电层105b和第二导电层106b构成的导电叠层图案。用蚀刻处理露出第一导电层105b的两侧侧壁，而且露出不与第二导电层106b重叠的区域。另外，可以使第一导电层105b的两侧侧壁成为锥形。此外，也可以使第二导电层106b的两侧侧壁成为锥形。
然后，在去除抗蚀剂图案107b之后，对半导体层103掺杂一导电型杂质。此处，将磷(或As)用作一导电型杂质的离子，而制作n沟道型TFT。如此，不需要形成侧壁(side wall)，就可以用导电叠层图案以自对准方式形成LDD区域和源极区域以及漏极区域。
当进行掺杂处理以在栅极外边形成源极区域和漏极区域时，可以用导电叠层图案作为掩模，并且将一导电型杂质的离子掺杂到半导体层103中，以形成高浓度的一导电型杂质区域110、111。在形成源极区域和漏极区域时，以30kV或更低的加速电压作为掺杂条件。高浓度的一导电型杂质区域110、111中的杂质浓度设定为1×1019-5×1021/cm3(用SIMS测定的峰值)。
另外，当进行掺杂处理以形成和栅极重叠的LDD区域时，可以将一导电型杂质的离子经过不与第二导电层重叠的区域中的第一导电层105b而掺杂到半导体层103中，以形成低浓度的一导电型杂质区域109a、109b。这种情况下，根据第二绝缘膜和第一导电层的厚度，需要以50kV或更高的加速电压作为掺杂条件。考虑到存在LDD区域，低浓度一导电型杂质区域109a、109b中的杂质浓度设定为1×1016-5×1018/cm3(用SIMS测定的峰值)。
此外，掺杂处理的顺序没有特别的限制，可以首先进行用于形成源极区域和漏极区域的掺杂处理，然后进行用于形成LDD区域的掺杂处理。另外，还可以首先进行用于形成LDD区域的掺杂处理，然后进行用于形成源极区域和漏极区域的掺杂处理。
此外，这里表示了由两次掺杂处理形成具有不同浓度的杂质区域的例子，但是，可以通过调整处理条件，由一次掺杂处理形成具有不同浓度的杂质区域。
另外，这里表示了在掺杂处理之前去除抗蚀剂图案的例子，但是，也可以在掺杂处理之后去除抗蚀剂图案。通过留下抗蚀剂图案来进行掺杂处理，可以用抗蚀剂图案保护第二导电层的表面而进行掺杂处理。
此外，在上述掺杂处理中，位置与第二导电层重叠的半导体层成为不添加一导电型杂质离子的区域，且用作后面形成的TFT的沟道形成区域。
此外，导电叠层图案(第一导电层105b和第二导电层106b)的交叉于半导体层103的部分成为栅极。另外，第一导电层105b的不与第二导电层106b重叠的区域成为Lov区域的长度。此外，Lov区域是指与栅极重叠的低浓度杂质区域。按包含TFT的电路的种类和用途，确定需要的Lov区域长度，根据该长度设定曝光掩模和蚀刻条件。
然后，用氮化硅形成第三绝缘膜112。接着，对于添加在半导体层中的杂质元素进行激活和氢化。
接着，用具有透光性的无机材料(氧化硅、氮化硅、氧氮化硅等)或介电常数低的有机化合物材料(光敏性或非光敏性的有机树脂材料)来形成第四绝缘膜113。另外，也可以用具有硅氧烷的材料来形成第四绝缘膜。此外，硅氧烷是由硅(Si)和氧(O)的结合形成其骨架结构而构成的材料。其中，使用至少包含氢的有机基(诸如烷基或芳烃)作为替换基。氟基也可以用作替换基。此外，至少含氢的有机基和氟基可以用作替换基。
然后，通过第三光掩模形成由抗蚀剂组成的掩模，且通过选择性蚀刻用作层间绝缘膜的第三绝缘膜112和第四绝缘膜113以及用作栅绝缘膜的第二绝缘膜104形成接触孔。此后，去除由抗蚀剂形成的掩模。
然后，在用溅射法在第四绝缘膜113上形成金属叠层膜后，通过第四光掩模形成由抗蚀剂形成的掩模，且通过选择性蚀刻金属叠层膜形成接触到半导体层的源电极114或漏电极115。
此外，可以在形成TFT的源电极114或漏电极115的同时将连接电极(电连接多个TFT之间的电极)和端子电极(和外部电源连接的电极)形成在第四绝缘膜113上。然后，去除由抗蚀剂形成的掩模。另外，该金属叠层膜是具有100nm厚的Ti膜、含有小量Si的具有350nm厚的Al膜和具有100nm厚的Ti膜的三层叠层。最好是在同一金属溅射装置中连续形成金属叠层膜。
根据上述工序，完成如图1D所示的在沟道形成区域的一边上提供有宽度小的低浓度杂质区域109a和在沟道形成区域的另一边上提供有宽度大的低浓度杂质区域109b的顶栅型TFT。另外，图1D表示沟道长度L。
如上所述，本实施方式通过采用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模来进行曝光，形成左右不对称的抗蚀剂图案107a，并使用该抗蚀剂图案来获得左右不对称的栅极。
从而，通过控制抗蚀剂图案107a的厚度薄的部分的长度，可以以自对准方式控制两个Lov区域的长度。
例如，在形成用于缓冲器电路的n沟道型TFT的情形中，可以使沟道长度L为10μm，并使一方的Lov区域的长度为0.5μm，另一方的Lov区域的长度为1.5μm。这里情况下，栅极的宽度，即导电叠层图案的宽度(沿沟道长度方向的宽度)为12μm。
本实施方式中，虽然用n沟道型TFT进行了说明，但也可以通过用p型杂质元素代替n型杂质元素来形成p沟道型TFT。
此外，可以在同一衬底上形成n沟道型TFT和p沟道型TFT，而且可以通过互补性地组合这些TFT来构成CMOS电路。CMOS电路是指包括至少一个n沟道型TFT和一个p沟道型TFT的电路(反相器电路、NAND电路、AND电路、NOR电路、OR电路、移位寄存器电路、取样电路、D/A转换器电路、A/D转换器电路、锁存电路、缓冲器电路等)。而且，通过组合这样的CMOS电路，可以在衬底上形成存储元件诸如SRAM和DRAM或其他元件。另外，也可以集成各种各样的元件和电路而在衬底上形成CPU。
此外，只通过变更曝光掩模，不需增加工序数量就可以在同一衬底上形成具有上述结构(在沟道形成区域的一边上比另一边上的Lov区域具有更大宽度的Lov区域的结构)的顶栅型TFT和在沟道形成区域的两侧上具有宽度相同的Lov区域的结构的顶栅型TFT。
另外，在本实施方式中，虽然采用单栅极结构的顶栅型TFT进行了说明，但也可以形成具有多个沟道形成区域的多栅极结构的顶栅型TFT。另外，只通过变更曝光掩模，不需增加工序步骤亦可在同一衬底上形成单栅极结构的顶栅型TFT和多栅极结构的顶栅型TFT。
从而，不需增加工序步骤就可以在同一衬底上配置最佳结构的晶体管以形成各种各样的电路。
实施方式2
在本实施方式中，将用图2说明在实施方式1中使用的提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的曝光掩模。
此外，图1A表示曝光掩模的剖视图，同样，在图2中的t1表示遮光部分的宽度，t2表示提供有辅助图案的部分的宽度。
作为辅助图案的具体例子，在图2A和2B中示出了具有衍射光栅图案的曝光掩模的俯视图的一部分，其中，衍射光栅图案具有由比曝光装置的分辨极限更窄的线或空间构成的狹缝部分。衍射光栅图案是指，配置有至少一个图案诸如狹缝或点等的图案。当配置多个狹缝或点等图案时，可以周期性地配置，还可以非周期性地配置。通过采用比分辨极限更窄的微细图案，可以改变实质上的曝光量。并且，可以调节被曝光的抗蚀剂的在显像后的膜厚度。
所述狹缝部分的狹缝方向可以如狹缝部分203那样平行于主图案(遮光部分202)的方向，也可以如狹缝部分207那样垂直于主图案(遮光部分206)的方向。此外，由于该光刻步骤中所使用的抗蚀剂难以采用负性抗蚀剂，所以该栅极形成用光掩模或中间掩模的图案结构以正性抗蚀剂为前提。
在对于所述栅极形成用光掩模或中间掩模201、205照射曝光光线时，遮光部分202、206的光强度大约为0，透光部分204、208的光强度大约为100％。另一方面，通过具有由比曝光装置的分辨极限更窄的线或空间构成的衍射光栅图案的狹缝部分203、207而形成的具有光强度降低功能的辅助图案的光强度可以设定为10-70％的范围内。在图2C中的光强度分布209示出了其代表性的光强度分布的例子。通过调节狹缝部分203、207的间距和狭缝宽度来实现调节衍射光栅图案的所述狭缝部分203、207的光强度。
此外，作为辅助图案的具体例子，在图2D中表示了提供有半透明部分的曝光掩模的俯视图的一部分，其中，半透明部分由具有使曝光光线的光强度减少的功能的半透明膜构成。作为半透明膜，除了MoSiN之外，可以使用MoSi、MoSiO、MoSiON、CrSi等。用具有半透明部分的曝光掩模而进行的曝光方法也称作半色调曝光法。
在栅极形成用光掩模或中间掩模210中，栅极形成用掩模图案的主图案的区域是遮光部分211，有光强度降低功能的辅助图案的区域是由半透明膜构成的半透光部分212，此外面的区域是透光部分213。
另外，当对于所述栅极形成用光掩模或中间掩模210曝光时，遮光部分211的光强度大约为0，透光部分213的光强度大约为100％。通过由半透明膜构成的半透光部分212而形成的辅助图案区域的光强度可以设定为10-70％的范围内。在图2E中的光强度分布214示出了其代表性的光强度分布的例子。
另外，本实施方式可以与实施方式1自由组合。
实施方式3
实施方式1所示的导电叠层图案的形成方法没有特别的限制。这里，用图3表示在蚀刻处理中几次改变蚀刻条件来形成导电叠层图案的例子。
首先，以和实施方式1同样的方式，在第二导电层306a上形成抗蚀剂图案307a。图3A相当于图1B。
此外，图3A的衬底301上形成有第一绝缘膜(基底绝缘膜)302、半导体层303、第二绝缘膜(栅绝缘膜)304，并在其上形成有第一导电层305a、第二导电层306a。
然后，在第一蚀刻条件下进行蚀刻，以形成具有如图3B所示的形状的抗蚀剂图案307b和第二导电层306。通过利用第一蚀刻条件，在第二导电层306b的一部分中形成锥形部分。
接着，连续在第一蚀刻条件下进行蚀刻，以获得图3C的状态。在该阶段，就形成了没有台阶的抗蚀剂图案307c。而且，在第二导电层306c的一部分中形成锥形部分，同时，将该层的厚度减薄。
然后，连续在第一蚀刻条件下进行蚀刻，以获得图3D的状态。使抗蚀剂图案更小而成为抗蚀剂图案307d。而且，形成L形状的第二导电层306b，以露出第一导电层305a的一部分。
然后，在第二蚀刻条件下使用L形状的第二导电层306d作为掩模进行蚀刻，以形成第一导电层305b。
然后，在第三蚀刻条件下进行各向异性蚀刻以形成第二导电层306e。该各向异性蚀刻中，第一导电层和第二导电层在蚀刻速率方面具有很大的差异是重要的。所以最好是使用不同的导电材料作为第一导电层和第二导电层的材料。另外，通过调节第三蚀刻条件，可以防止第二绝缘膜由该各向异性蚀刻部分变薄。
如此，通过多次改变蚀刻条件而形成导电叠层图案，可以抑制导电叠层图案的形状不均匀。
后面的步骤与实施方式1中的那些相同，因此，这里省略其详细说明。
另外，本实施方式可以与实施方式1或2自由组合。
实施方式4
这里，将用图4说明一个实例，其中只通过变更曝光掩模，不需增加工序步骤就可以在同一衬底上形成具有上述结构(漏极侧比源极侧具有更大宽度的Lov区域的结构)的顶栅型TFT和在沟道形成区域的两侧上具有宽度相同的Lov区域的结构的顶栅型TFT。
在图4A中，在衬底500和绝缘层508上形成有半导体层502和半导体层503。栅极绝缘层504、第一导电膜505、第二导电膜506被形成为覆盖半导体层502和半导体层503。而且，形成有通过图4A所示的方式制作的具有不同形状的抗蚀剂图案529、抗蚀剂图案539、抗蚀剂图案549。通过使用实施方式1或实施方式2说明的曝光掩模，可以形成这些抗蚀剂图案。
抗蚀剂图案529表示在其两侧上具有坡度小的台阶形状(图4A所示的截面中的左右对称的形状)，抗蚀剂图案539表示其突出部分位于从中心错开的部分的形状(图4A所示的截面中的左右不对称的形状)，而且，抗蚀剂图案549表示没有台阶和凹凸等的形状(图4A所示的截面中的左右对称的形状)。
用抗蚀剂图案529、抗蚀剂图案539、以及抗蚀剂图案549通过蚀刻处理进行图案化，以形成第一栅极层521、第二栅极层522、第一栅极层531、第二栅极层532、第一布线层541和第二布线层542。
用第二栅极层522和第二栅极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成低浓度杂质区域524a、低浓度杂质区域524b、低浓度杂质区域534a、低浓度杂质区域534b(参照图4B)。
此外，用第一栅极层521、第二栅极层522、第一栅极层531和第二栅极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成高浓度杂质区域525a、高浓度杂质区域525b、高浓度杂质区域535a、高浓度杂质区域535b。
然后，去除抗蚀剂图案523、抗蚀剂图案533、抗蚀剂图案543。
这样，可以在同一衬底上形成第一TFT部分530、第二TFT部分520、布线部分540。在第一TFT部分530中形成有在源极侧具有低浓度杂质区域534a且在漏极侧具有低浓度杂质区域534b的TFT。此外，低浓度杂质区域534b的宽度大于低浓度杂质区域534a的宽度。另外，在第二TFT部分520中形成有在沟道形成区域的两侧上具有宽度相同的低浓度杂质区域524a、524b的TFT(参照图4C)。而且，在布线部分540中可以取得具有相同的端面位置的叠层，即，第一布线层541和第二布线层542的叠层。
此外，还可以在同一衬底上形成单一漏极结构的TFT。图12表示其剖视图的一个例子。此外，对于图12中的与图4C相同的部分将使用相同的符号来进行说明。在图12中，在衬底500上形成第一TFT部分530、第二TFT部分520、第三TFT部分1500和布线部分540。在配置有单一漏极结构的TFT的第三TFT部分1500中，与第一布线层541和第二布线层542的叠层同样，第一栅极层1504和第二栅极层1505是具有相同的端面位置的叠层。另外，第一栅极层1504由第一布线层541和第一栅极层521相同的材料构成，第二栅极层1505由第二布线层542和第二栅极层522相同的材料构成。由于使用第一栅极层1504、第二栅极层1505作为掩模添加具有一导电型的杂质元素，所以以自对准方式形成高浓度杂质区域1501a、1501b，而且在高浓度杂质区域1501a和高浓度杂质区域1501b之间形成沟道形成区域1503。与第一TFT部分和第二TFT部分中所示的TFT相比，第三TFT部分1500中所示的单一漏极结构的TFT具有适用于高速驱动的结构。这样，可以在同一衬底上形成具有上述结构(漏极区域一侧比源极区域一侧具有更大宽度的Lov区域的结构)的顶栅型TFT、在沟道形成区域的两侧上具有宽度相同的Lov区域的结构的顶栅型TFT和单一漏极结构的TFT。
并且，通过使用相同的抗蚀剂图案，可以形成和第一TFT部分530相同的结构，以在同一衬底上形成电容器和TFT。此时，还可以形成通过将栅极绝缘层504用作电介质，并将高浓度杂质区域535a、535b、第一栅极层531和第二栅极层532作为成对电极来构成的电容器。
另外，本实施方式可以与实施方式1、2或3自由组合。
实施方式5
本实施方式中，将用图5和图6说明有源矩阵型发光器件的结构及其制造方法。
首先，在具有绝缘表面的衬底610上形成基底绝缘膜611。在将衬底610一侧作为显示面而提取发光的情况下，透光性玻璃衬底或石英衬底可以用作衬底610。此外，可以使用具有能够承受处理温度的耐热性和透光性的塑料衬底。在将相反于衬底610一侧的面作为显示面而抽取发光的情况下，除了使用上述的衬底之外，还可以使用表面上具有绝缘膜的硅衬底、金属衬底、或者不锈钢衬底。这里，使用玻璃衬底作为衬底610。此外，玻璃衬底的折射系数约是1.55。
作为基底绝缘膜611，形成由绝缘膜如氧化硅膜、氮化硅膜或氧氮化硅膜等构成的基底膜。虽然这里说明了使用单层结构作为基底膜的例子，但是可以使用上述绝缘膜的两层或更多层的层叠结构。但是，在衬底的凹凸和杂质扩散不成问题的情况下，不需要特别形成基底绝缘膜。
然后，在基底绝缘膜上形成半导体层。在通过已知方法(例如，溅射法、LPCVD法或等离子体CVD法)形成具有非晶结构的半导体膜之后，进行已知的结晶处理(激光结晶化法、热结晶化法、使用诸如镍的催化剂的热结晶化法等)以得到晶体半导体膜，并通过第一光掩模对该晶体半导体膜进行图案化以形成具有所需形状的半导体层。如果采用等离子CVD法，可以在不与大气接触的情况下连续层叠基底绝缘膜和具有非晶结构的半导体膜。半导体膜的厚度为25nm至80nm(最好是30nm至70nm)。晶体半导体膜的材料没有特别限制，然而，最好是采用硅、硅锗(SiGe)合金等。
这里，作为用于结晶具有非晶结构的半导体膜的技术，将在日本专利申请公开8-78329号说明的技术用于结晶。在该公开的技术中，用于促进结晶的金属元素选择性地加入到非晶硅膜(也称作非结晶硅膜)，通过进行热处理形成具有结晶结构的半导体膜，该结晶结构以添加有金属元素的区域作为起点而扩展。
下面，详细说明晶体半导体膜的形成方法的一个实例。
首先，用旋转器将包括重量换算为1至100ppm的金属元素(这里是镍)的醋酸镍溶液涂敷到具有非晶结构的半导体膜的表面上以形成含镍的层，其中金属元素具有促进结晶的催化作用。作为除了通过涂敷而形成包含镍的层的方法之外的另一方法，可以采用通过溅射法、蒸发淀积法、或者等离子体处理形成极薄的膜的方法。虽然这里示出了在整个半导体膜上涂敷的例子，然而也可以形成掩模以选择性地形成包含镍的层。
然后，进行用于结晶的热处理。在这种情况下，在半导体膜的与促进半导体结晶的金属元素接触部分中形成硅化物，并以其作为核而进行结晶。这样，形成了具有晶体结构的半导体膜。此外，最好是使在结晶后包括在半导体膜中的氧密度为5×1018原子/cm3或更小。此处，在用于脱氢的热处理(在500℃下1小时)后，进行用于结晶的热处理(在550℃至650℃下4至24小时)。在通过强光照射进行结晶的情况下，可以使用红外光、可见光和紫外光的任何一种，或者它们的组合。如果必要，在强光辐照之前，可以进行热处理以释放包含在具有非晶结构的半导体膜中的氢。另外，可以同时进行热处理和强光照射以进行结晶。如果考虑到生产率，则最好是通过强光照射进行结晶。
在这样得到的晶体半导体膜中残留有金属元素(这里指镍)。即使金属元素在膜中不是均匀地分布，金属元素也以1×1019原子/cm3以上的平均浓度残留。当然，即使在这种情况下，也能够形成以TFT为代表的各种半导体元件。然而，通过随后说明的吸除方法去除上述元素。
在进行激光照射之前，去除在结晶步骤中形成的自然氧化膜。因为自然氧化膜包含高浓度的镍，所以最好是去除自然氧化膜。
然后，为了提高结晶的程度(结晶成分的体积和整个膜的体积的比率)并修复在晶粒中保留的缺陷，用激光照射晶体半导体膜。通过激光照射，在半导体膜中形成应变和脊，并且在其表面处形成薄的表面氧化膜(未示出)。作为激光，可以使用从脉冲振荡激光器光源发射的具有400nm或更小波长的准分子激光或者YAG激光器的二次或三次谐波。另外，也可以使用能够连续振荡的固体激光器的基波的二次至四次谐波作为激光。典型的，可以采用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
然后，在氮气气氛中进行用于减小晶体半导体膜的应变的第一热处理(瞬间加热半导体膜到大约400至1000℃)，以得到平坦的半导体膜。对于瞬间加热的热处理，可以采用强光照射或将衬底放入加热气体并且停留几分钟后将衬底取出的热处理。依靠热处理的条件，能够在减小应变的同时修复留在晶粒中的缺陷，即能够改善结晶度。另外，该热处理减小应变以致于镍在随后的吸除步骤中很容易被吸除。此外，当该热处理的温度低于用于结晶的温度时，镍将移动到固相状态的硅膜中。
然后，在晶体半导体膜上形成含有稀有气体元素的半导体膜。可以在形成含有稀有气体元素的半导体膜之前，形成1nm-10nm厚的氧化膜(称作阻挡层)作为蚀刻停止膜。也可以通过用于减小半导体膜的应变的热处理来同时形成阻挡层。
包含稀有气体元素的半导体膜，通过等离子体CVD法或溅射法形成，以形成膜厚为10nm至300nm的吸除位置。作为稀有气体元素，采用选自氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的一种或多种。总之，最好是便宜的气体氩(Ar)。
这里，使用等离子体CVD法用甲硅烷和氩作为材料气体以0.1∶99.9至1∶9，最好是1∶99至5∶95的比率(甲硅烷∶氩)形成半导体膜。最好是将沉积时的RF功率密度控制为0.0017至0.48W/cm2。最好是RF功率密度尽可能地高，因为RF功率密度越高得到的膜就越能获得吸除效果，且沉积速率也得到改善。另外，最好是将沉积时的压力控制为1.333Pa(0.01托)至133.322Pa(1托)。在压力越大时，沉积速率越改善，但是，减小在膜中的Ar浓度。并且，最好是将沉积温度控制在300至500℃。这样，半导体膜可以通过等离子体CVD形成，其包括浓度为1×1018至1×1022原子/cm3的氩，最好是1×1020至1×1021原子/cm3。通过在上述的范围内控制半导体膜的沉积条件，能够减小在沉积期间对阻挡层的损伤以致于能够抑制半导体膜的膜厚的不均匀和形成在半导体膜中的孔缺陷。
在膜中包含惰性气体的稀有气体元素离子具有两个含义。一个是形成悬挂键，另一个是对半导体膜施加应变。为了对半导体膜施加应变，使用比硅的原子半径更大的元素是非常有效的，如氩(Ar)、氪(Kr)或氙(Xe)。另外，通过在膜中包含稀有气体元素，不仅形成晶格应变而且形成悬空键(dangling bond)以有助于吸除作用。
然后，进行用于吸除的热处理以便减小在晶体半导体膜中的金属元素(镍)的浓度或者去除金属元素。对于用于吸除的热处理，可以采用强光照射的热处理、使用炉子的热处理、或者将衬底放入加热气体并在停留几分钟后取出的热处理。这里，在氮气气氛中进行用于吸除的第二热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。
这种第二热处理，使得金属元素移动到含有稀有气体元素的半导体膜中，以便去除包括在被阻挡层覆盖的晶体半导体膜中的金属元素或者减小金属元素的浓度。包括在晶体半导体膜中的金属元素向垂直于衬底表面的方向且向含有稀有气体元素的半导体膜的方向移动。
在吸除中的金属元素的移动距离可以是与晶体半导体膜的厚度基本一样的距离，吸除可以在相对短的时间内完成。这里，将镍移动到含有稀有气体元素的半导体膜中并防止偏析到晶体半导体膜中而进行充分的吸除，以致于几乎没有镍包含在晶体半导体膜中，即在膜中的镍的浓度为1×1018/cm3或更小，最好是1×1017/cm3或更小。此外，不仅是含有稀有气体元素的半导体膜，阻挡层也用作吸除位置。
然后，用阻挡层作为蚀刻停止层，仅仅选择性地去除含有稀有气体元素的半导体膜。作为用于选择性地仅仅蚀刻含有稀有气体元素的半导体膜的方法，可以采用不使用等离子体而利用ClF3的干式蚀刻或利用碱溶液如包含联氨或氢氧化四甲基铵(化学式：(CH3)4NOH；缩写：TMAH)的水溶液的湿式蚀刻。在这里的蚀刻中，花更少的时间过蚀刻以防止在晶体半导体膜中形成针孔。
然后，通过使用包含氢氟酸的蚀刻剂去除阻挡层。
另外，在进行用于减小晶体半导体膜的应变的第一热处理之后，可以通过使用冲洗材料进行冲洗处理，以去除F等杂质。例如，通过等离子CVD装置使用甲硅烷作为冲洗材料，在8-10SLM的气体流量且5-20分钟(最好是10-15分钟)的条件下将甲硅烷引入到反应室中，以对于衬底表面进行冲洗(也称作硅烷冲洗)。此外，1SLM相当于1000sccm，即是0.06m3/h。另外，通过使用等离子CVD装置，可以连续进行冲洗处理和形成含有稀有气体元素的半导体膜的步骤，这是最好的。
根据上述工序，可以获取良好的晶体半导体膜。
在通过第一光掩模对晶体半导体膜执行图案化而形成所希望的形状之后，去除抗蚀剂掩模。接着，如果必要，将少量的杂质元素(硼或磷)添加到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子体，并使之没有质量分离。
随后，在使用包含氢氟酸的蚀刻剂来去除在半导体层表面上的氧化膜的同时，清洗半导体层的表面。
接着，形成覆盖半导体层的绝缘膜。用等离子体CVD法或溅射法形成厚1nm-200nm的绝缘膜。最好是用包含硅的绝缘膜的单层或叠层形成薄至10nm-50nm的绝缘膜后，执行使用根据微波的等离子体的表面氮化处理。该绝缘膜用作后面形成的TFT的栅绝缘膜。
接着，在绝缘膜上层叠而形成厚20nm-100nm的第一导电膜和厚100nm-400nm的第二导电膜。在本实施方式中，在绝缘膜613上依次层叠50nm厚的氮化钽膜和370nm厚的钨膜，并且根据实施方式1所示的图形化来形成各个栅极和布线。本实施方式中，通过采用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模来形成各个电极和布线。
此外，虽然这里使用了TaN膜和W膜的叠层，但是导电膜并不局限于此，选自Ta、W、Ti、Mo、Al和Cu的元素或包含上述元素作为其主要成分的合金材料或化合物材料的叠层可以被用作导电膜的材料。而且，以掺有诸如磷的杂质元素的多晶硅膜为典型的半导体膜也可以作为导电膜。另外，该导电膜不限定于两层结构，例如亦可做成依序层叠厚50nm的钨膜、厚500nm的铝和硅的合金(Al-Si)膜、厚30nm的氮化钛膜的三层结构。
最好是使用ICP(感应耦合等离子体)蚀刻法来蚀刻第一和第二导电膜(第一和第二蚀刻处理)。通过使用ICP蚀刻法以及通过适当地改变蚀刻条件(施加在线圈电极上的电量、施加在衬底一侧的电极上的电量、衬底一侧的电极的温度等)，可以将薄膜蚀刻成所需的形状。
接着，为了将赋予n型的杂质元素添加在半导体层中，使用栅极作为掩模进行对整个表面进行掺杂的第一掺杂处理。第一掺杂处理可以采用离子掺杂法或者离子注入法来进行。采用离子掺杂法的条件是：剂量为1.5×1013atoms/cm2；加速电压为60至100kV。作为赋予n型的杂质元素，典型的是使用磷(P)或砷(As)。
接着，在形成由抗蚀剂构成的掩模之后，进行以比第一掺杂工序更高浓度掺杂赋予半导体n型的杂质元素的第二掺杂工序。该掩模保护形成像素部分的p沟道型TFT的半导体层的源极区域和漏极区域以及其附近区域、像素部分的n沟道型TFT的一部分、以及形成驱动电路部分的p沟道型TFT的半导体层的源极区域和漏极区域以及其附近区域。
执行第二掺杂工序中的离子掺杂法的条件是：剂量为1×1015/cm2至5×1015/cm2；加速电压为50至100kV。此外，第二掺杂工序的加速电压设定为低于第一掺杂工序。
接着，在去除掩模后，形成新的由抗蚀剂构成的掩模，进行以高浓度掺杂赋予半导体p型的杂质元素(典型为硼)的第三掺杂工序。该掩模保护形成像素部分的n沟道型TFT的半导体层的源极区域和漏极区域以及其附近区域、形成驱动电路部分的n沟道型TFT的半导体层的源极区域和漏极区域以及其附近区域。
然后，去除抗蚀剂掩模。根据上述工序，在各个半导体层中形成具有n型或p型导电型的杂质区域。
接着，在用溅射法、LPCVD法或等离子CVD法等形成含有氢的绝缘膜之后，对添加在半导体层中的杂质元素进行激活和氢化。通过PCVD法制成的氮氧化硅膜(SiNO膜)用作含有氢的绝缘膜。这里，含有氢的绝缘膜的厚度为50nm至200nm。另外，在使用用于促进结晶的金属元素通常为镍来结晶半导体膜的情况下，在激活的同时也能进行用于减少沟道形成区域中的镍的吸除。此外，含有氢的绝缘膜是层间绝缘膜的第一层，并包含氧化硅。
然后，通过溅射法、LPCVD法或等离子CVD法等形成无机绝缘膜作为层间绝缘膜的第二层。氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜的单层或叠层用作无机绝缘膜。这里，无机绝缘膜的厚度为600nm至800nm。
然后，用光掩模形成由抗蚀剂构成的掩模，选择性地对绝缘膜进行蚀刻以形成接触孔。接着，去除由抗蚀剂构成的掩模。
接下来，在通过溅射法层叠金属膜后，用光掩模形成由抗蚀剂构成的掩模，选择性地对金属叠层膜进行蚀刻以形成作为TFT的源电极或漏电极发挥作用的电极。此外，金属叠层膜在同一金属溅射装置中连续形成。然后，去除由抗蚀剂构成的掩模。
根据上述工序，可以在同一衬底上制作以多晶硅膜作为激活层的顶栅型TFT636、637、638、639。
此外，配置在像素部分中的TFT638是在一个TFT中具有多个沟道形成区域的n沟道型TFT。TFT638是双栅型TFT。另外，在像素部分中提供有和后面形成的发光元件电连接的TFT639。这里，为了降低截止电流，示出了双栅型的p沟道型TFT作为TFT639，但TFT639并不局限于此，也可以采用单栅型TFT。
另外，配置在驱动电路部分的TFT636是在沟道形成区域的两侧上具有宽度不同的两个低浓度杂质区域(也称作Lov区域)的n沟道型TFT。上述两个低浓度沟道形成区域以自对准方式与栅极重叠。此外，TFT637是在源极和漏极两侧上具有宽度相同的低浓度杂质区域(Lov区域)的p沟道型TFT。该两种TFT都是单栅结构的TFT。在驱动电路部分中，可以将TFT636和TFT637彼此互补连接形成CMOS电路，而获得各种各样的电路。如果必要，也可以采用多栅结构的TFT。
然后，形成第一电极623，即有机发光元件的阳极(或阴极)。作为第一电极623，可以使用功函数大的材料，例如选自Ni、W、Cr、Pt、Zn、Sn、In或Mo的元素或以这些元素作为其主要成分的合金材料，例如使用TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN来形成单层或叠层膜，其总厚度在100nm-800nm的范围内。
具体来说，第一电极623可以采用由具有透光性的导电材料构成的透明导电膜，即可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加有氧化硅的铟锡氧化物(ITSO)等。
以下，说明各种具有透光性的导电材料的组成比。含有氧化钨的铟氧化物的组成比可以为1.0wt％的氧化钨和99.0wt％的铟氧化物。含有氧化钨的铟锌氧化物的组成比可以为1.0wt％的氧化钨、0.5wt％的氧化锌和98.5wt％的铟氧化物。含有氧化钛的铟氧化物的组成比可以为1.0wt％-5.0wt％的氧化钛和99.0wt％-95.0wt％的铟氧化物。铟锡氧化物(ITO)的组成比可以为10.0wt％的氧化锡和90.0wt％的铟氧化物。铟锌氧化物(IZO)的组成比可以为10.7wt％的氧化锌和89.3wt％的铟氧化物。含有氧化钛的铟锡氧化物的组成比可以为5.0wt％的氧化钛、10.0wt％的氧化锡和85.0wt％的铟氧化物。上述组成比只是例子，可以适当地设定该组成比。
然后，对于根据涂敷法而获得的绝缘膜(例如有机树脂膜)进行图案化，以形成覆盖第一电极623的边沿部分的绝缘体629(也称为堤坝、隔离物、障碍物、势垒等)。此外，绝缘体629的形成方法不限制于利用掩模的图案化处理，也可以只通过用光敏性材料进行曝光和显像而形成。
然后，用蒸发淀积法或涂敷法形成包含有机化合物的层624。
含有有机化合物的层624是叠层，可以使用缓冲层作为含有有机化合物的层624的一层。缓冲层是含有有机化合物和无机化合物的复合材料，并所述无机化合物对于所述有机化合物具有电子受体性。该无机化合物是选自氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰和氧化铼中的一种或多种。缓冲层是包含具有空穴传输性的有机化合物和无机化合物的复合材料。
例如，在第一电极623和第二电极之间最好是提供包含有机化合物的叠层(缓冲层和有机化合物层的叠层)。缓冲层是复合层，其中包含金属氧化物(氧化钼、氧化钨或氧化铼等)和有机化合物(具有空穴传输性的材料(如4，4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯(简称TPD)、4，4’-双[N-(1-萘基)-N-苯基氨基]联苯(简称α-NPD)、或4，4’-双{N-[4-(N，N-二-m-甲苯基氨基)苯基]-N-苯基氨基]联苯(简称DNTPD)等))。另外，有机化合物层可以使用例如三(8-喹啉醇合)铝(简称Alq3)、三(4-甲基-8-喹啉醇合)铝(简称Almq3)或α-NPD等。此外，有机化合物层还可以含有掺杂物，例如可以使用N，N’-二甲基喹吖啶酮(简称DMQd)、香豆素6或红荧烯等。在第一电极和第二电极之间形成的含有机化合物的叠层可以由电阻加热法等的蒸发淀积法形成。
通过调节缓冲层的厚度，可以控制第一电极和有机化合物层的间距来提高发光效率。通过调节缓冲层的厚度，可以显示将从每个发光元件发出的发光颜色清晰显示出来的高质量图像，并可以获得低功耗的发光器件。
然后，形成第二电极625，即有机发光元件的阴极(或阳极)。MgAg、MgIn、AlLi等的合金或透明导电膜(ITO等)用作第二电极625。
然后，通过蒸发淀积法或溅射法形成保护层626。保护层626保护第二电极625。当透过保护层626而从发光元件获取发光时，保护层626最好是使用透明性材料。此外，如果没有必要，也可以不提供保护层626。
然后，用密封材料628键合密封衬底633从而密封发光元件。换言之，发光显示器件的显示区域外围被密封材料包围，被密封在一对衬底之间。TFT的层间绝缘膜提供在整个衬底上，当密封材料的图案被描画在层间绝缘膜外边缘的内侧时，位于密封材料的图案的外侧的层间绝缘膜的一部分有侵入水分和杂质的担忧。所以，用密封材料覆盖作为TFT的层间绝缘膜而使用的绝缘膜的边缘并使该绝缘膜的外周重叠密封材料的图案的内侧，最好是重叠密封材料的图案。此外，在被密封材料628包围的区域填充填充材料627。或者，在被密封材料628包围的区域填充干燥的惰性气体。
最后，用各向异性导电膜631通过已知的方法将FPC632粘贴到端子电极上。图5表示这时的剖视图。此外，端子电极最好是使用由和第一电极623相同工序而得到的透明导电膜作为其最上层，并且，在和栅极布线同时形成的端子电极上形成。
另外，图6表示像素部分的俯视图，并且，沿图6中的虚线E-F切割的截面对应于图5的像素部分的p沟道型TFT639的截面结构。此外，沿图6中的虚线M-L切割的截面对应于图5的像素部分的n沟道型TFT638的截面结构。此外，图6中的参考数字680所示的实线表示出绝缘体629的边缘。然而，图6上只表示了第二导电层，而第一导电层没有图示出。
根据上述工序，在同一衬底上形成像素部分、驱动电路和端子部分。
在本实施方式中，为了降低截止电流使像素部分的TFT具有双栅结构，并且将本实施方式1的TFT用作驱动电路的n沟道型TFT。
另外，在发光器件中，发光器件的发光显示表面可以是单面或双面。当用透明导电膜形成第一电极623和第二电极625的情况下，发光元件的光经过衬底610和密封衬底633而从双面发射。在这种情况下，最好是使用透明材料作为密封衬底633和填充材料627。
在使用金属膜形成第二电极625，并使用透明导电膜形成第一电极623时，成为来自发光元件的光只透过衬底610而从那一侧被获取的结构，也就是底面发射型结构。在这种情况下，密封衬底633和填充材料627不需要使用透明材料。
在使用金属膜形成第一电极623，并使用透明导电膜形成第二电极625时，成为来自发光元件的光只透过密封衬底633而从那一侧被获取的结构，也就是顶面发射型结构。这里情况下，衬底610不需要使用透明材料。
对于第一电极623以及第二电极625，需要根据功函数选择它们的材料。此外，根据像素结构，第一电极和第二电极可以为阳极或阴极。最好是，当驱动TFT的极性为p沟道型时，第一电极为阳极，第二电极为阴极。最好是，当驱动TFT的极性为n沟道型时，第一电极为阴极，第二电极为阳极。
图7表示在进行全色显示时的本实施方式的像素部分的等效电路图。图7的TFT638对应于图5的开关TFT638，TFT639对应于电流控制TFT639。在显示红色的像素中，电流控制TFT639的漏极区连接到发红色光的OLED703R，并其源极区提供有阳极侧电源线(R)706R。OLED703R提供有阴极侧电源线700。在显示绿色的像素中，电流控制TFT的漏极区连接到发绿色光的OLED703G，并其源极区提供有阳极侧电源线(G)706G。在显示蓝色的像素中，电流控制TFT的漏极区连接到发蓝色光的OLED703B，并其源极区提供有阳极侧电源线(B)706B。根据EL材料对每个不同颜色的像素分别施加不同的电压。此外，数字704表示源极布线，705表示栅极布线。
而且，对发光器件中驱动屏幕显示的方法没有特别的限制。例如，可以采用逐点驱动方法、逐行驱动方法、逐面驱动方法等。典型采用逐行驱动方法，也可以适当地采用时分灰度驱动方法或面积灰度驱动方法。而且，输入到发光器件源线的图像信号可以是模拟信号，也可以是数字信号。可以根据图像信号来适当地设计驱动电路等。
而且，在视频信号为数字式的发光器件中，输入到像素的视频信号包括恒压(CV)视频信号和恒流(CC)视频信号。视频信号为恒压(CV)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CVCV)和施加到发光元件的信号的电流为一定的信号(CVCC)。另外，视频信号为恒流(CC)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CCCV)和施加到发光元件的信号的电流为一定的信号(CCCC)。
此外，发光器件可以提供有用于防止静电损坏的保护电路(保护二极管等)。
这里，作为显示器件，说明了有源矩阵型发光器件的例子，但是，也可以适用于有源矩阵型液晶显示器件。
另外，本实施方式可以与实施方式1、2、3或4自由组合。
实施方式6
实施方式1示出了将提供有具有光强度降低功能的辅助图案的光掩模或中间掩模适用于形成栅极布线图案的工序中，但是，也可以将提供有具有光强度降低功能的辅助图案的光掩模或中间掩模适用于形成层间绝缘膜的接触开口的工序中。
本实施方式中，将用图8说明，在形成层间绝缘膜的接触开口时以及在形成连接布线的图案时，使用提供有具有光强度降低功能的辅助图案的光掩模或中间掩模的例子。
根据实施方式4，在具有绝缘表面的衬底710上形成基底绝缘膜718，然后形成半导体层和覆盖该半导体层的栅绝缘膜714。接着，层叠第一导电膜和第二导电膜，通过使用提供有具有光强度降低功能的辅助图案的光掩模或中间掩模形成抗蚀剂图案并且进行蚀刻以形成栅极和布线。
这里，和实施方式4同样，在第一TFT部分730中形成第一导电层731和第二导电层732，在第二TFT部分720中形成第一导电层721和第二导电层722。此外，在实施方式4中说明了这些电极的结构，因此，这里省略其详细说明。
另外，如图8A所示，在布线部分和接触部分740的与上方布线接触的部分中，第一导电层744的宽度大于第二导电层745的宽度。由此，即使与上层布线定位错位，也可以使上层布线与第一导电层接触。另外，将除了接触部分之外的布线形成为第一导电层741和第二导电层742的端部相互一致的形状。
接着，在形成覆盖第二TFT部分720的抗蚀剂图案后，给半导体层添加赋予n型的杂质元素。通过添加该赋予n型的杂质元素，以自对准方式形成漏极区域735a、源极区域735b、第一LDD区域736a、以及第二LDD区域736b。此外，为了添加赋予n型的杂质元素，可以进行一次掺杂处理，也可以进行分成多次的掺杂处理。
如图8A所示，第一LDD区域736a的沿沟道长方向的宽度大于第二LDD区域736b。此外，第一LDD区域736a和第二LDD区域736b通过栅绝缘膜714与第一导电层731重叠。
然后，在去除抗蚀剂图案后，形成覆盖第一TFT部分730的抗蚀剂图案。而且，给半导体层添加赋予p型的杂质元素。通过添加该赋予p型的杂质元素，以自对准方式形成漏极区域725a、源极区域725b、第三LDD区域726a、以及第四LDD区域726b。
如图8A所示，第三LDD区域726a的沿沟道长方向的宽度几乎等于第四LDD区域726b。此外，第三LDD区域726a和第四LDD区域726b通过栅绝缘膜714与第一导电层721重叠。
此外，杂质元素的添加顺序没有特别的限制，例如，可以首先给半导体层添加赋予p型的杂质元素，然后给半导体层添加赋予n型的杂质元素。
然后，在激活添加到半导体层中的杂质元素后，形成层间绝缘膜715，并在其上涂敷抗蚀剂膜。
然后，通过使用提供有具有光强度降低功能的辅助图案的光掩模或中间掩模，进行抗蚀剂膜的曝光和显像，以形成图8A所示的抗蚀剂图案750。该抗蚀剂图案750是用于在下方的绝缘膜中形成开口的掩模，而且，通过使用提供有具有光强度降低功能的辅助图案的光掩模或中间掩模，形成具有不同深度的开口。
然后，用抗蚀剂图案750进行蚀刻，以在层间绝缘膜715和栅绝缘膜714中形成开口。通过该蚀刻处理，在蚀刻抗蚀剂图案750的同时形成层间绝缘膜715和栅绝缘膜714的开口，从而可以形成具有不同深度的开口。
然后，去除抗蚀剂图案。图8B表示这时的剖视图。
接着，形成由第三导电层(氮化钛膜等)和第四导电层(铝膜等)构成的叠层。接着，进行图案化以形成连接布线的第三导电层761、连接布线的第四导电层766、漏极布线的第三导电层762、漏极布线的第四导电层767、源极布线的第三导电层763、和源极布线的第四导电层768。而且，在第TFT部分中形成连接电极的第三导电层765、连接电极的第四导电层770、源电极的第三导电层769、和源电极的第四导电层764。这里，将提供有具有光强度降低功能的辅助图案的光掩模或中间掩模用于形成连接电极的图案。连接电极的第三导电层765的平面面积大于连接电极的第四导电层770。
然后，进行等离子体处理，以使第四导电层氧化而在第四导电层的表面上形成氧化膜771。
此外，当采用等离子体处理对第四导电层进行氧化时，在氧气气氛中(例如氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氧和氢(H2)和稀有气体的气氛中、或一氧化二氮和稀有气体的气氛中)进行等离子体处理。另一方面，当采用等离子体处理对薄膜进行氮化时，在氮气气氛中(例如氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氮和氢和稀有气体的气氛中、或NH3和稀有气体的气氛中)进行等离子体处理。作为稀有气体，例如可以使用Ar。另外，也可以使用Ar和Kr的混合气体。因此，通过等离子体处理来形成的绝缘膜含有等离子体处理时所用的稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)，即，当使用Ar时，在绝缘膜中含有Ar。
另外，当对于第四导电层进行等离子体处理时，在上述气体的气氛中，并在电子密度为1×1011cm-3或更高、等离子的电子温度为1.5eV或更低的条件下进行等离子体处理。具体地说，在电子密度为1×1011cm-3或更高到1×1011cm-3或更低、等离子的电子温度为0.5eV或更高到1.5eV或更低的条件下进行等离子体处理。由于等离子的电子密度高，并且形成在衬底上的被处理物(这里，第四导电层)附近的电子温度低，所以可以防止被处理物受到等离子带来的损伤。另外，由于等离子的电子密度为高密度，1×1011cm-3或更高，所以，通过采用等离子体处理对被照射物进行氧化或氮化而形成的氧化膜或氮化膜与通过CVD法或溅射法而形成的薄膜相比具有更优良的膜厚等的均匀性，并且可以形成具有精密结构的薄膜。另外，由于等离子的电子温度为1.5eV或更低的低温度，所以与通常的等离子体处理和热氧化法相比，可以在更低温度下进行氧化或氮化处理。例如，在比玻璃衬底的变形点低100度以上的温度下进行等离子体处理也可以充分地进行氧化或氮化处理。此外，作为用于产生等离子的频率，可以采用微波(2.45GHz)等的高频率。
然后，形成构成发光元件的一方的电极772。配置该电极772并使其一部分与连接电极的第三导电层765重叠，并使其电连接到TFT。作为电极772，可以使用功函数大的材料，例如选自Ni、W、Cr、Pt、Zn、Sn、In或Mo的元素或以这些元素作为其主要成分的合金材料，例如使用TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN来形成单层或叠层膜，其总厚度在100nm到800nm的范围内。
然后，形成覆盖构成发光元件的一方电极772的边缘部分的绝缘体773(也称为堤坝、隔离物、障碍物、势垒等)。
然后，通过蒸发淀积法或涂敷法在电极772上形成含有有机化合物层774。
然后，在含有有机化合物层774上形成构成发光元件的另一方的电极775。MgAg、MgIn、AlLi等的合金或透明导电膜(ITO等)可以用作电极775。
这样，在第二TFT部分720中形成由一方的电极772、含有有机化合物层774、另一方的电极775构成的发光元件和连接到该发光元件的p沟道型TFT。为了减小截止电流，连接到发光元件的TFT最好是具有宽度相同的LDD区域。
另外，作为构成驱动电路的缓冲器电路的一部分的TFT，最好是配置第一TFT部分730所示的n沟道型TFT。通过使用第一TFT部分730所示的n沟道型TFT，可以减轻漏极附近的电场强度，从而可以抑制电路退化。而且，由于可以减小寄生电容，因此能够降低电路的功耗。
另外，本实施方式可以与实施方式1、2、3、4或5自由组合。
实施方式7
这里，将用图9说明FPC或用于驱动的驱动IC安装在发光显示面板上的实例。
图9A显示了发光器件的俯视图的一个例子，其中FPC1209粘贴到四个端子部分1208上。在衬底1210上，形成有包括发光元件和TFT的像素部分1202、包括TFT的栅极侧驱动电路1203、以及包括TFT的源极侧驱动电路1201。TFT的激活层由具有晶体结构的半导体膜构成，并这些电路形成在相同衬底上。因此，可以制作实现了系统位于面板上(system on panel)的EL显示面板。
此外，除了接触部分之外的衬底1210被保护膜覆盖，在保护膜上设置含有光催化材料的基底层。
设置两个连接区域1207以夹住像素部分，从而使发光元件的第二电极与底部布线相接触。此外，发光元件的第一电极与设置在像素部分中的TFT电连接。
将密封衬底1204通过环绕像素部分和驱动电路的密封材料1205以及被密封材料环绕的填充材料固定于衬底1210上。另外，可以充填包含透明干燥剂的填充材料。另外，干燥剂可以位于与像素部分不重叠的区域。
图9A所示的结构适合于具有相对较大尺寸(例如，对角：4.3英寸)的XGA类发光器件。图9B中采用了适合于实现了窄小框架的较小尺寸(例如，对角：1.5英寸)的发光器件的COG方式。
在图9B中，驱动IC 1301安装在衬底1310上，FPC 1309安装于设置在驱动IC一端的端子部分1308上。从提高生产率方面考虑，最好是，要安装的多个驱动IC 1301形成在矩形衬底上，该衬底的一侧为300mm至1000mm或更大。换言之，将多个具有驱动电路部分和输入/输出端子作为一个单元的电路图案形成在衬底上，最后，其可以被分割而取出驱动IC。根据像素部分一个边的长度和像素间隔，驱动IC可以为矩形，其长边为15至80mm，短边为1至6mm，或其长度为像素区域一个边的长度，或者像素部分一个边和每个驱动电路的一个边的长度之和。
与IC芯片相比，驱动IC的外部尺寸的优势在于其长边的长度。当驱动IC的长边为15至80mm时，与采用IC芯片的情况相比，需要安装于像素部分的驱动IC的数量减少了，从而可以提高制造时的成品率。另外，当在玻璃衬底上形成驱动IC时，由于不受母体所使用衬底形状的限制，生产率不会受到影响。与从圆形硅晶片所获得的IC芯片情况相比，这是一个显著的优点。
另外，可以采用TAB方式，在该情况下，粘附多个带子，然后将驱动IC安装在这些带子上。和COG方式同样，一个驱动IC可以安装于一个带子上，在这种情况下，考虑到强度的问题，最好是同时粘附金属片等以固定驱动IC。
设置位于像素部分1302和驱动IC1301之间的连接区域1307以使发光元件的第二电极与底部布线接触。此外，发光元件的第一电极与提供在像素部分中的TFT电连接。
将密封衬底1304通过环绕像素部分1302的密封材料1305和被密封材料环绕的填充材料固定于衬底1310上。
当采用非晶半导体膜作为像素部分的TFT的激活层时，即使具有较大尺寸也采用图9B所示的结构，这是因为很难在同一衬底上形成驱动电路。
这里，作为显示器件示出了有源矩阵型发光器件的例子，但是，当然可以适用于有源矩阵型液晶显示器件。在有源矩阵型液晶显示器件中，通过驱动以矩阵形式排列的像素电极，从而在显示屏幕上形成显示图案。更具体地说，在选择的像素电极和相应于这一选择的像素电极的对面电极之间施加电压，因此提供在元件衬底的像素电极和提供在相对衬底的对面电极之间排列的液晶层被光学调制，而这一光调制作为显示图案被观看者看到。该相对衬底和元件衬底以规则间距被排列，并充填有液晶材料。作为液晶材料的形成方法，可以采用通过具有封闭图案的密封材料在减压下滴加液晶以防止气泡进入并使两块衬底彼此贴合，也可以采用在提供具有开口部分的密封图案并将TFT衬底连接到相对衬底后，利用毛细现象注入液晶的浸渍涂布法(管吸(piping up)法)。
本发明还可以适用于采用场序制方式的驱动方法的液晶显示器件，其中场序制方式是不使用滤色片而用光学快门使RGB三色的背光源高速闪烁的方式。
如上所述，通过实施本发明，即，使用实施方式1至6的任何一种制造方法或结构能够完成各种电子设备。
实施方式8
作为本发明的半导体器件以及电子设备可举出摄像机、数码照相机、护目镜式显示器(头盔式显示器)、导航系统、音频播放装置(例如，汽车放音设备或放音组件)、笔记本个人计算机、游戏机、便携式信息终端(例如，移动计算机、手提式电话、便携式游戏机和电子图书)以及配备记录介质的放像设备(具体来说是具有可重放诸如数字通用盘(DVD)之类的存储介质并能够显示重放的图像的显示器的装置)的例子。这些电子设备的具体例子示于图10和图11。
图10A显示了一种数码照相机，其包括主体2101、显示部分2102、成像部分、操作键2104、快门2106等。此外，图10A是从显示部分2102侧所看到的视图，因此不显示成像部分。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的数码照相机。
图10B显示了一种笔记本个人计算机，其包括主体2201、机壳2202、显示部分2203、键盘2204、外部接口2205、鼠标2206等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的笔记本个人计算机。
图10C显示了一种配备有记录媒质的便携式放像设备(具体地说是DVD播放器)。此设备包含主体2401、机壳2402、显示部分A 2403、显示部分B 2404、记录媒质(例如DVD)读出单元2405、操作键2406、扬声器单元2407等。显示部分A 2403主要显示图像信息，而显示部分B 2404主要显示文本信息。此外，配备有记录媒质的放像设备包括家用游戏机等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的放像设备。
图10D显示了一种显示器件，其包括机壳1901、支撑台1902、显示部分1903、扬声器单元1904、图像输入端子1905等。该显示器件是通过将采用上述实施方式所示的制造方法形成的薄膜晶体管用于其显示部分1903和驱动电路中而制造的。此外，该显示器件包括液晶显示器件和发光器件等，具体地，用于显示信息的所有显示器件，包括用于个人计算机、用于电视广播接收和用于显示广告的显示器件。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的显示器件，特别是具有22英寸至50英寸大屏幕的大型显示器件。
通过除了形成具有本发明的TFT的薄膜集成电路之外还形成天线等，可以用作非接触薄膜集成电路装置(也称为无线IC标签或RFID(射频标识，RadioFrequency Identification))。另外，通过将IC标签粘贴到各种电子设备上，可以明确电子设备的传输路线等。
此外，图10E示出了将无线IC标签1942粘贴到护照1941的状态。可以在护照1941中嵌入无线IC标签。按照相同方式，能够将无线IC标签粘贴到或嵌入到驾照、信用卡、纸币、硬币、证券、礼品赠券、票、旅行支票(T/C)、健康保险、居住卡、户口簿等。这里情况下，只有显示真实的信息才被输入到无线IC标签中，并设置访问权限以防止不当读取或写入信息。这通过采用在其它实施方式中所说明的存储器，就能够实现。在这种方式下，通过采用IC芯片作为标签，就能够识别出假冒品。除了上述方式之外，还可以采用无线IC标签作为存储器。另外，通过给包装容器、记录媒质、随身物品、食品、服装、生活用品、电子设备等提供该无线IC标签，能够提高系统诸如检查系统的效率。
在图11所示的一种手机中，包括操作开关904和扩音器905等的主体(A)901与包括显示盘(A)908、显示盘(B)909、扬声器906等的主体(B)902在铰链910处能够开关地连接。显示盘(A)908和显示盘(B)909和电路衬底907一起被收容在主体(B)902的机壳903中。显示盘(A)908和显示盘(B)909的像素部分布置得可以从形成在机壳903的窗口被视觉确认。
显示盘(A)908与显示盘(B)909可以按照其手机900的功能适当地设定像素数量等规格。例如，可以将显示盘(A)908作为主屏、将显示盘(B)909作为副屏而组合。
根据本发明，可以获得具有高精细度的显示部分、并且可靠性高的便携式信息终端。
根据本实施方式的手机，可以根据其功能或用途而被改变成各种各样的样式。例如，可以将摄像元件组合在铰链910部分而制造带照相机功能的手机。此外，即使通过将操作开关904、显示盘(A)908以及显示盘(B)909安装在一个机壳中而使它们成一体的结构时，也可以获得上述效果。另外，当在具有多个显示部分的信息显示终端适用本实施方式的结构时，也可以获得相同的效果。
如上所述，通过实施本发明，即、使用实施方式1至7的任何一种制造方法或结构能够完成各种电子设备。
根据本发明，可以在同一衬底上形成各种电路，以自对准方式形成具有最合适于各个电路的宽度的LDD区域。另外，可以根据每个电路精密地控制该LDD区域的宽度。通过进行对每个电路的TFT的LDD区域最优化，可以提高可靠性、降低功耗、并实现高速驱动。
例如，可以不增加工序数量而在同一衬底上形成在沟道形成区域的两侧上具有宽度不同的LDD区域的TFT、在沟道形成区域的两侧上具有宽度相同的LDD区域的TFT、以及没有LDD区域的TFT等。
本说明书根据2005年6月30日在日本专利局受理的日本专利申请编号2005-192302而制作，所述申请内容包括在本说明书中。

Claims (16)

1.一种半导体器件，其特征在于，包括
具有绝缘表面的衬底上的半导体层；
所述半导体层上的栅极绝缘层；以及
在所述栅极绝缘层上的栅极，该栅极包括第一导电层和第二导电层，所述第二导电层形成在所述第一导电层上，
所述半导体层包括源极区域、漏极区域、沟道形成区域、配置在所述沟道形成区域和所述源极区域之间的第一杂质区域、以及配置在所述沟道形成区域和所述漏极区域之间的第二杂质区域，
所述第一导电层与所述沟道形成区域、所述第一杂质区域、以及所述第二杂质区域重叠，
所述第二导电层与所述沟道形成区域重叠，
所述第二杂质区域的宽度大于所述第一杂质区域的宽度，
所述第一导电层的宽度大于所述第二导电层的宽度。
2.根据权利要求1所述的半导体器件，其特征在于，
所述第一杂质区域和所述第二杂质区域以比所述源极区域以及所述漏极区域更低的浓度包含n型或p型杂质元素。
3.根据权利要求1所述的半导体器件，其特征在于，
用互不相同的材料，形成所述第一导电层和所述第二导电层。
4.根据权利要求1所述的半导体器件，其特征在于，
所述第一导电层的厚度比所述第二导电层更薄。
5.根据权利要求1所述的半导体器件，其特征在于，
所述第一导电层的宽度等于所述第一杂质区域、所述沟道形成区域、以及所述第二杂质区域的宽度总和。
6.一种半导体器件，在同一衬底上包括具有第一半导体层的第一薄膜晶体管和具有第二半导体层的第二薄膜晶体管，其特征在于，包括
具有绝缘表面的所述衬底上的所述第一半导体层和所述第二半导体层；
所述第一半导体层和所述第二半导体层上的栅极绝缘层；
在所述第一半导体层上且中间夹所述栅极绝缘层的第一栅极，该第一栅极包括第一导电层和第二导电层，所述第二导电层形成在所述第一导电层上；以及
在所述第二半导体层上且中间夹所述栅极绝缘层的第二栅极，该第二栅极包括第三导电层和第四导电层，所述第四导电层形成在所述第三导电层上，
所述第一半导体层包括第一沟道形成区域、第一源极区域、第一漏极区域、在所述第一沟道形成区域两侧的具有不同宽度的第一杂质区域，
所述第一沟道形成区域中间夹所述栅极绝缘层重叠在所述第一栅极，
所述第一导电层与所述第一沟道形成区域、以及所述第一杂质区域重叠，
所述第二导电层与所述第一沟道形成区域重叠，
所述第二半导体层包括第二沟道形成区域、第二源极区域、第二漏极区域、以及在所述第二沟道形成区域两侧的具有相同宽度的第二杂质区域，
所述第二沟道形成区域中间夹所述栅极绝缘层重叠在所述第二栅极，
所述第三导电层与所述第二沟道形成区域、以及所述第二杂质区域重叠，
所述第四导电层与所述第二沟道形成区域重叠。
7.根据权利要求6所述的半导体器件，其特征在于，
所述第一杂质区域以比所述源极区域以及漏极区域更低的浓度包含n型或p型杂质元素。
8.根据权利要求6所述的半导体器件，其特征在于，
所述第一杂质区域以与所述第二杂质区域相同的浓度包含n型或p型杂质元素。
9.根据权利要求6所述的半导体器件，其特征在于，
所述第一薄膜晶体管包括在驱动电路中。
10.根据权利要求6所述的半导体器件，其特征在于，
所述第二薄膜晶体管包括在像素电路中。
11.根据权利要求6所述的半导体器件，其特征在于，
所述第一导电层的宽度大于所述第二导电层的宽度。
12.根据权利要求6所述的半导体器件，其特征在于，
所述第三导电层的宽度大于所述第四导电层的宽度。
13.一种半导体器件的制造方法，其特征在于，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模(reticle)，在所述导电膜上形成包括厚度厚的区域、以及在其两侧部分的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括厚度厚的区域、以及在其两侧部分的比所述区域更薄的区域的栅极；
通过使用所述栅极作为掩模来将杂质元素注入到所述半导体层中，在所述半导体层中形成源极区域和漏极区域；以及
通过使用所述栅极的厚度厚的区域作为掩模，并将杂质元素穿过所述栅极的厚度薄的区域，将杂质元素添加到所述半导体层中，在所述半导体层中的与所述栅极的厚度薄的区域重叠的区域中形成第一杂质区域和第二杂质区域，
所述第一杂质区域的宽度大于所述第二杂质区域的宽度。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，
所述第一杂质区域和所述第二杂质区域以比所述源极区域以及所述漏极区域更低的浓度包含n型或p型杂质元素。
15.一种半导体器件的制造方法，其特征在于，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模，在所述导电膜上形成包括厚度厚的区域、以及在其两侧部分的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括厚度厚的区域、以及在其两侧部分的比所述区域更薄的区域的栅极；以及
通过使用所述栅极作为掩模，将杂质元素注入到所述半导体层中，在所述半导体层的沟道形成区域两侧形成源极区域和漏极区域，并将杂质元素穿过所述栅极的厚度薄的区域，在所述半导体层中的与所述栅极的厚度薄的区域重叠的区域中形成第一杂质区域和第二杂质区域，
所述第一杂质区域的宽度大于所述第二杂质区域的宽度。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，
所述第一杂质区域和所述第二杂质区域以比所述源极区域以及所述漏极区域更低的浓度包含n型或p型杂质元素。
CN200610095663A 2005-06-30 2006-06-29 半导体器件以及其制造方法 Expired - Fee Related CN100587968C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005192302 2005-06-30
JP2005192302 2005-06-30

Publications (2)

Publication Number Publication Date
CN1893117A true CN1893117A (zh) 2007-01-10
CN100587968C CN100587968C (zh) 2010-02-03

Family

ID=37588422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610095663A Expired - Fee Related CN100587968C (zh) 2005-06-30 2006-06-29 半导体器件以及其制造方法

Country Status (3)

Country Link
US (2) US7807516B2 (zh)
KR (1) KR101252018B1 (zh)
CN (1) CN100587968C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624321B2 (en) 2008-03-18 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN107664889A (zh) * 2017-09-14 2018-02-06 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN109904222A (zh) * 2019-03-19 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置
CN111512439A (zh) * 2020-03-19 2020-08-07 长江存储科技有限责任公司 用于形成在三维存储器件中的接触结构的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
SE527446C2 (sv) * 2004-06-10 2006-03-07 Delaval Holding Ab Mjölkningsanordningar
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
FR2938097B1 (fr) * 2008-10-30 2010-12-31 Oberthur Technologies Carte a microcircuit, dispositif electronique associe a une telle carte, et procede de commande d'un tel dispositif electronique
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101892264B1 (ko) * 2011-09-19 2018-08-28 삼성디스플레이 주식회사 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치
KR101881084B1 (ko) * 2012-04-25 2018-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
CN103941481A (zh) * 2013-06-27 2014-07-23 上海中航光电子有限公司 一种掩模板的设计
CN104157608B (zh) * 2014-08-20 2017-02-15 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
KR102518726B1 (ko) * 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US10497724B2 (en) * 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN110600483A (zh) * 2019-08-30 2019-12-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0589478B1 (en) 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1027913A (ja) 1996-07-09 1998-01-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR20010043359A (ko) * 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6909411B1 (en) 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7344825B2 (en) * 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
JP4339005B2 (ja) 2002-04-04 2009-10-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7041540B1 (en) * 2005-02-01 2006-05-09 Chunghwa Picture Tubes, Ltd. Thin film transistor and method for fabricating the same
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624321B2 (en) 2008-03-18 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same
US9748398B2 (en) 2014-06-13 2017-08-29 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, display device
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104064472B (zh) * 2014-06-13 2017-01-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104966721B (zh) * 2015-07-15 2018-10-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置
CN110730984B (zh) * 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
CN107664889A (zh) * 2017-09-14 2018-02-06 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN109904222A (zh) * 2019-03-19 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
US11342460B2 (en) 2019-03-19 2022-05-24 Ordos Yuansheng Optoelectronics Co., Ltd. Thin film transistor, method for fabricating the same, array substrate, display panel and display device
CN111512439A (zh) * 2020-03-19 2020-08-07 长江存储科技有限责任公司 用于形成在三维存储器件中的接触结构的方法

Also Published As

Publication number Publication date
US20070001225A1 (en) 2007-01-04
US20110012113A1 (en) 2011-01-20
KR101252018B1 (ko) 2013-04-08
CN100587968C (zh) 2010-02-03
US7807516B2 (en) 2010-10-05
KR20070003588A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
CN1893117A (zh) 半导体器件以及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1912740A (zh) 曝光掩模
CN1280880C (zh) 激光照射方法和激光照射器件
CN1286156C (zh) 制造半导体器件的方法
CN1277312C (zh) 半导体器件及其制造方法
CN1293601C (zh) 半导体器件生产系统、激光装置以及激光辐射方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1264199C (zh) 半导体器件的制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1925112A (zh) 半导体器件的制造方法
CN1949511A (zh) 显示器件及其制造方法
CN1744283A (zh) 半导体器件的制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1866540A (zh) 半导体设备及其制造方法
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1162189A (zh) 薄膜半导体及其制造方法、半导体器件及其制造方法
CN1578546A (zh) 显示器件及其制作方法
CN1941299A (zh) 半导体器件及其制造方法
CN1691277A (zh) 用于制造半导体器件的方法
CN101043039A (zh) 非易失性半导体存储装置
CN101079397A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20180629