CN1877799B - 半导体器件以及其制作方法 - Google Patents

半导体器件以及其制作方法 Download PDF

Info

Publication number
CN1877799B
CN1877799B CN2006100915449A CN200610091544A CN1877799B CN 1877799 B CN1877799 B CN 1877799B CN 2006100915449 A CN2006100915449 A CN 2006100915449A CN 200610091544 A CN200610091544 A CN 200610091544A CN 1877799 B CN1877799 B CN 1877799B
Authority
CN
China
Prior art keywords
film
gate electrode
conducting film
area
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100915449A
Other languages
English (en)
Other versions
CN1877799A (zh
Inventor
大沼英人
物江滋春
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1877799A publication Critical patent/CN1877799A/zh
Application granted granted Critical
Publication of CN1877799B publication Critical patent/CN1877799B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Abstract

本发明的目的是不通过形成侧壁间隔并不增加工艺数量，而以自对准方式提供至少具有一个LDD区域的TFT。在本发明中，将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅电极形成用光蚀刻工艺中，形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的左右不对称的抗蚀剂图案；形成具有台阶结构的栅电极；将杂质元素经过栅电极的厚度薄的区域添加到半导体层，而以自对准方式形成LDD区域。

Description

半导体器件以及其制作方法
技术领域
本发明涉及一种半导体器件，其具有由薄膜晶体管(下文中称作TFT)组成的电路，本发明还涉及该半导体器件的制造方法。例如，本发明涉及一种电子器具，其中以液晶显示面板为代表的电光器件或具有有机发光元件的发光显示器件作为部件安装在所述电子器具上。
注意，本说明书中，半导体器件意味着能够使用半导体特性工作的所有器件，电光器件、半导体电路和电子器具都包括在半导体器件中。
背景技术
近年来，使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约从几个nm到几百nm)来构成薄膜晶体管(TFT)的技术受到关注。薄膜晶体管广泛应用于电子装置例如IC或电光器件，其中尤其对作为图像显示器件的开关元件进行大力研发。
尤其是，大力研发在以矩阵方式配置的每个显示像素中提供有由TFT构成的开关元件的有源矩阵型显示器件(液晶显示器件和发光显示器件)。
在有源矩阵型显示器件中，对扩大像素区域的有效屏幕区域进行了研发。为了扩大有效屏幕区域，需要使被放置在像素部分中的TFT(像素TFT)的占据区域尽可能小。而且，还展开了在相同衬底上形成驱动电路和像素部分的研发，以减小制造成本。特别地，由于和使用非晶硅膜的TFT相比多晶硅膜的TFT具有高场效应迁移率，所以使用多晶硅膜的TFT能够高速工作。
在安装在显示器件的模块中的各个功能的模块中，显示图像的像素部分和控制像素部分的驱动电路，包括移位寄存器电路、电平转移电路、缓冲电路和取样电路等，它们每个都是基于CMOS电路，在一个衬底上形成。
在相同衬底上形成驱动电路和像素部分的情况和通过TAB方法安装驱动电路的情况相比，像素区域以外的区域占据的面积(称为框架部分)，趋向于增大。为减小框架部分的面积，构成驱动电路的电路尺寸也必须减小。
特别地，在以矩阵方式配置有机发光元件(EL元件)的发光显示器件中，每一个像素需要具有不同功能的多个TFT。另外，对于液晶显示器件，正在努力尝试在一个像素中形成开关用TFT和SRAM等存储元件。此外，即使是在相同衬底上形成像素部分和驱动电路的情况，也优选使其尽可能小型化。
专利文件1公开了在其一边具有厚度薄的栅电极的场致效应晶体管。在专利文件1中，场致效应晶体管的栅电极的截面形状为L形状，沿着该L形的背面部分形成侧壁间隔，并以提供有该侧壁间隔的栅电极作为掩模添加高浓度离子，以形成只在漏极侧具有低浓度漏极(LDD：Lightly Doped Drain)的结构。另外，在栅电极的L形表面上形成硅化物层。
另外，专利文件2公开了在其一边上具有LDD区域的薄膜晶体管。专利文件2所示的薄膜晶体管只在栅电极的一侧提供有侧壁间隔。专利文件2示出了，在添加离子时，用侧壁间隔作为掩模，从而位于侧壁间隔下方的高浓度漏区域具有倾斜连接结构，并且该倾斜接触结构具有和LDD结构相同的功能。
另外，专利文件3公开了一种半导体器件的制造方法，其中，在源极侧和漏极侧分别形成具有不同的幅度的侧壁，接着添加离子以形成高浓度杂质扩散层。
此外，本发明的申请人在专利文件4中提出了一种TFT制作工艺，其中，将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模(reticle)适用于栅电极形成用光蚀刻工艺中。
另外，本发明的申请人在专利文件5中提出了包括两层栅电极且在其一边设有LDD区域的薄膜晶体管。
专利文件1专利申请公开10-98189号
专利文件2专利申请公开7-142734号
专利文件3专利申请公开10-32327号
专利文件4专利申请公开2002-151523号
专利文件5专利申请公开2000-228527号
发明内容
上述专利文件1至3的技术都需要有形成侧壁间隔(也称作侧壁)的工艺。
本发明的目的是提供不通过形成侧壁间隔并不增加工艺数量，而以自对准方式提供至少具有一个LDD区域的TFT。
另外，本发明还提供不增加工艺数量而在同一衬底上形成各种TFT的制造方法，例如，形成在沟道形成区域的一边上具有LDD区域的TFT和在沟道形成区域的两边具有LDD区域的TFT。
另外，侧壁间隔的幅度(沟道长方向的长度)取决于在反复蚀刻(etching back)之前的绝缘膜的厚度，所以，形成例如0.5μm或更大幅度是很困难的。因此，根据专利文件1至3所示的技术，很难以自对准方式形成具有0.5μm或更大幅度的LDD区域。本发明的另一个目的是实现以自对准方式形成具有0.5μm或更大幅度的LDD区域。
另外，本发明的目的是，对于以液晶显示器件为代表的电光器件或包括EL元件的发光器件以及半导体器件，为了伴随将来进一步的高精细化(增加像素数量)、小型化而来的每个显示像素间距的微细化、以及驱动像素部分的驱动电路的集成化，将多个元件集成在一个有限的面积中，而减小元件所占据的面积。而且，本发明的目的是，通过提高电光器件或发光器件的图像质量，或者通过使各种电路集成来实现小型化，而改善安装有这些器件的电子器具的质量。
另外，本发明的目的是提供一种半导体器件，其包括工作性能高且可靠性高的电路。而且，通过提高半导体器件的可靠性，来改善安装有该器件的电子器具的可靠性。
本发明的制造方法之一，包括以下步骤：将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅电极形成用光蚀刻工艺中，形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的左右不对称的抗蚀剂图案(抗蚀剂图案的截面形状相对栅电极的幅度方向或长边方向非对称)；形成具有台阶结构的栅电极；将杂质元素经过栅电极的厚度薄的区域添加到半导体层中，而以自对准方式形成LDD区域。本发明的TFT结构包括，在沟道形成区域和通过以高浓度添加杂质元素而形成的漏区域之间提供有杂质元素以低浓度添加的区域，该区域称作LDD区域。
另外，本发明的特征之一还包括根据上述工艺而获得的结构，其中包括：具有台阶结构的栅电极，即包括厚度厚的区域和在一边上的比所述区域更薄的区域的栅电极；以及，中间夹绝缘膜与栅电极的厚度薄的区域重叠的LDD区域。通过采用包括中间夹绝缘膜与栅电极的厚度薄的区域重叠的LDD区域的结构，可以减轻漏极附近的电场强度，从而防止热载流子注入，有效地防止产生退化现象。
另外，与栅电极重叠的LDD区域也称作Lov区域。专利文件4公开了通过形成左右对称的抗蚀剂图案来在沟道形成区域的两边上形成Lov区域的结构。另一方面，本发明提供通过形成左右不对称的抗蚀剂图案来在沟道形成区域的一边上形成Lov区域的结构。
在本说明书中提供的发明结构是一种半导体器件，包括：
在具有绝缘表面的衬底上方的半导体层；
在所述半导体层上方的栅绝缘层；以及
在所述栅绝缘层上的由导电层的叠层构成的栅电极，
其中，所述半导体层包括沟道形成区域、在所述沟道形成区域两边的两个第一杂质区域、在一方的第一杂质区域和所述沟道形成区域之间的第二杂质区域，
并且，构成所述栅电极的叠层之一层的第一导电层至少与沟道形成区域以及第二杂质区域重叠，
并且，构成栅电极的叠层之一层的第二导电层连接到第一导电层上，且与所述沟道形成区域重叠。
在上述结构中，所述第一导电层和第二导电层可以由不同的材料构成。通过将不同的材料用作所述第一导电层和第二导电层，可以取得蚀刻速率差，从而可容易形成上述结构。
另外，在上述结构中，所述第一导电层的厚度可以比第二导电层更薄。通过将所述第一导电层的厚度减薄，当将杂质元素经过第一导电层添加到半导体层时，可以容易地形成第二杂质区域。
另外，所述第二导电层的幅度可以等于所述沟道形成区域的幅度。第二导电层的幅度等于沟道形成区域的幅度，这意味着，第一杂质区域和第二杂质区域以自对准方式形成。
另外，本发明可以在同一衬底上同时形成具有不同结构的TFT。本发明的另一个结构是一种在同一衬底上包括具有第一半导体层的第一薄膜晶体管和具有第二半导体层的第二薄膜晶体管的半导体器件，其包括：
具有绝缘表面的衬底上方的第一半导体层和第二半导体层；
所述第一半导体层和第二半导体层上方的栅绝缘层；以及
所述栅绝缘层上的由导电层的叠层构成的第一栅电极和第二栅电极，
其中，所述第一半导体层包括第一沟道形成区域、在所述第一沟道形成区域两边的两个第一杂质区域、在一方的第一杂质区域和所述第一沟道形成区域之间的第二杂质区域，
并且，所述第一沟道形成区域中间夹栅绝缘层与第一栅电极重叠，
并且，构成所述第一栅电极的叠层之一层的第一导电层至少与第一沟道形成区域以及第二杂质区域重叠，
并且，构成第一栅电极的叠层之一层的第二导电层接触到第一导电层上，且与所述第一沟道形成区域重叠，
而且，所述第二半导体层包括第二沟道形成区域、在所述第二沟道形成区域两边的两个第一杂质区域、在该第一杂质区域和所述第二沟道形成区域之间的第二杂质区域，
并且，所述第二沟道形成区域中间夹栅绝缘层与第二栅电极重叠，
并且，构成所述第二栅电极的叠层之一层的第一导电层至少与第二沟道形成区域以及两个第二杂质区域重叠，
并且，构成第二栅电极的叠层之一层的第二导电层接触到第一导电层上，且与所述第二沟道形成区域重叠。
通过采用上述结构，可以在同一衬底上形成，在沟道形成区域的两边上具有两个LDD区域的TFT以及在沟道形成区域的一边上具有一个LDD区域的TFT，并将其分别用于适当的电路中。在一边具有LDD区域的晶体管可以适用于只将正电压或负电压施加到源电极和漏电极之间的晶体管。具体来说，可以适用于构成诸如反相器电路、NAND电路、NOR电路、锁存电路的逻辑电路的晶体管，或构成诸如传感放大器、恒定电压产生电路、VCO等的模拟电路的晶体管。
另外，本发明包括实现上述结构的制造工艺。本发明的结构是一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模(reticle)，在所述导电膜上形成包括厚度厚的区域和在其一边的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括厚度厚的区域和在其一边的比所述区域更薄的区域的栅电极；
通过使用所述栅电极的厚度厚的区域以及厚度薄的区域作为掩模来将杂质元素添加到所述半导体层中，以形成位于所述半导体层的与所述栅电极重叠的沟道形成区域的两边的第一杂质区域；以及将杂质元素经过所述栅电极的厚度薄的区域来添加到所述半导体层中，以在所述半导体层的与所述栅电极的厚度薄的区域重叠的区域中形成第二杂质区域。
注意，通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模，使所述抗蚀剂图案的截面形状实质上沿着栅电极的幅度或长度方向不对称。本说明书中，截面形状是指沿着衬底平面的垂直表面的截面形状。
另外，为了缩短工艺流程，可以采用一次掺杂处理来形成半导体器件。本发明的结构是一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模，在所述导电膜上形成包括厚度厚的区域和在其一边的比所述区域更薄的区域的抗蚀剂图案；
选择性地蚀刻所述导电膜来形成包括厚度厚的区域和在其一边的比所述区域更薄的区域的栅电极；
将杂质元素添加到所述半导体层中，以在所述半导体层的与所述栅电极重叠的沟道形成区域的两边上形成第一杂质区域，并且在所述半导体层的与所述栅电极的厚度薄的区域重叠的区域中形成第二杂质区域。
在上述各个制造方法中，所述半导体层中的与所述栅电极的厚度厚的区域重叠的区域可以用作沟道形成区域，该沟道形成区域接触配置在所述第一杂质区域和所述第二杂质区域之间。通过采用这样结构，与在沟道形成区域两边上提供有LDD区域的TFT相比，可以实现高速驱动且减小占据面积。
另外，在上述各个制造方法中，所述导电层可以是由不同的导电材料构成的叠层。通过使用由不同的导电材料构成的叠层，根据蚀刻速率差异，容易形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的栅电极。
根据本发明，在不增加工艺数量的情况下，可以以自对准方式至少在一边上提供具有0.5μm或更大幅度，优选为1μm-1.5μm，更有选为2μm或更大幅度(沟道长L方向的长度)的LDD区域。该LDD区域的幅度越长，越减轻漏极附近的电场强度而防止热载流子注入，从而有效地防止产生退化现象。
另外，该LDD区域可以与栅电极的厚度薄的区域重叠。与在其两边上包括和栅电极的厚度薄的区域重叠的LDD区域的TFT相比，本发明的在其一边上包括和栅电极的厚度薄的区域重叠的LDD区域的TFT，由于和栅电极重叠的区域很小，因而能够降低寄生电容且减小占据面积。
另外，根据本发明，通过使用由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，可以自由设定栅电极的厚度薄的区域的幅度，从而，通过以该栅电极作为掩模可以自由设定以自对准方式形成的LDD区域的幅度。通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模，可以在不增加工艺数量的情况下，将抗蚀剂图案的形状成为沿着栅电极的幅度或长度方向不对称，而且，通过调节曝光条件可以正确地控制该不对称形状。此外，通过使用选择性地设有辅助图案的光掩模或中间掩模，可以在同一曝光条件下，在相同平面上形成实质上沿着栅电极的幅度或长度方向对称的第一抗蚀剂图案和沿着栅电极的幅度或长度方向不对称的第二抗蚀剂图案。当使用该第一抗蚀剂图案形成栅电极时，可以形成其截面形状沿着沟道长方向对称的第一栅电极，而当使用上述第二抗蚀剂图案形成栅电极时，可以形成其截面形状沿着沟道长方向不对称的第二栅电极。
此外，根据掺杂条件，有可能由于杂质元素回绕到厚度厚的栅电极下方而添加在半导体层中，导致产生大约0.1μm的与厚度厚的栅电极重叠且具有浓度梯度的杂质区域(也称作低浓度杂质区域)。从而，本发明也可以提供一种TFT结构，其包括，在沟道形成区域的一侧与厚度厚的栅电极重叠，具有浓度梯度的杂质区域(0.1μm左右)，以及在沟道形成区域的另一侧与厚度薄的栅电极重叠的LDD区域(0.5μm或更大)。
根据本发明，可以在不形成侧壁间隔且不增加工艺数量的情况下，以自对准方式提供，只在沟道形成区域的一边上具有LDD区域的TFT。通过使用只在沟道形成区域的一边上具有LDD区域的TFT，可以将多个元件集成在一个有限的面积中，而减小元件以及电路所占据的面积。
而且，通过使用只在沟道形成区域的一边上具有LDD区域的TFT，可以降低寄生电容和寄生电阻。
此外，只在沟道形成区域的一边上形成的LDD区域的幅度可以为0.5μm或更大，优选为1.5μm-2μm，更有选为2μm或更大。从而，本发明可以实现包括工作性能高且可靠性高的电路的半导体器件。
附图说明
图1A至1D是表示半导体器件的制作工艺的截面图(实施方式1)；
图2A至2E是表示曝光掩模的俯视图以及表示光强度分布的图(实施方式2)；
图3A至3F是表示半导体器件的制作工艺的截面图(实施方式3)；
图4A至4C是表示半导体器件的制作工艺的截面图(实施方式4)；
图5是发光器件的截面图(实施方式5)；
图6是像素部分的俯视图(实施方式5)；
图7是表示像素部分的等效电路的图(实施方式5)；
图8A至8E是多栅结构的TFT的截面图以及俯视图(实施方式6)；
图9A和9B是表示模块的实例的图；
图10A至10E是表示电子器具的实例的图；
图11是表示电子器具的实例的图；
具体实施方式
以下将参考附图具体描述本发明的实施方式。应该明白本发明不限于下列实施方式，并且在不背离本发明宗旨的情况下可作各种更改。
实施方式1
本实施方式表示使用TFT的栅电极作为在离子掺杂时的掩模，而以自对准方式只在沟道形成区域的一边上形成低浓度杂质区域的工艺。
首先，在具有绝缘表面的衬底101上形成第一绝缘膜(基底绝缘膜)102。作为具有绝缘表面的衬底101，可以使用例如玻璃衬底、晶体玻璃衬底或塑料衬底的透光衬底。当将后面形成的薄膜晶体管适用于顶面发射型(上面发射型)发光显示器件时或当适用于反射型液晶显示器件时，可以使用陶瓷衬底、半导体衬底、金属衬底等。
作为第一绝缘膜102，使用例如氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)的绝缘膜。接着，在第一绝缘膜102上形成半导体层103。
通过已知的方法(溅射法、LPCVD法、或等离子CVD法等)形成具有非晶体结构的半导体膜，通过加热处理形成被结晶化的晶体半导体膜，在该晶体半导体膜上形成抗蚀剂膜，然后，使用通过曝光和显像而获得的第一抗蚀剂掩模将其图形化为预定的形状，来形成半导体层103。
形成该半导体层103，使其具有25nm至80nm(优选为30nm至70nm)的厚度。晶体半导体膜的材料没有限制，但是，优选使用硅或硅锗(SiGe)合金来形成该晶体半导体膜。
通过使用加热炉、激光照射、代替激光照射的从灯发出的光的照射(此后称作灯退火)、或者它们的组合可以进行上述加热处理。
另外，也可以通过在掺杂镍等催化剂之后进行上述加热处理的热晶化法来形成晶体半导体膜。注意，当通过利用镍等催化剂的热晶化法进行结晶化来获得晶体半导体膜时，优选在结晶化后执行吸除处理以去除镍等催化剂。
此外，在采用激光结晶化法来制作晶体半导体膜的情况下，可以使用连续振荡激光束(CW激光束)或者脉冲振荡激光束(脉冲激光束)。此处，作为激光束可以采用由如下的一种或多种激光器振荡的激光束，即气体激光器诸如Ar激光器、Kr激光器、受激准分子激光器；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：兰宝石激光器；铜汽化激光器；和金蒸气激光器。通过照射这种激光束的基波或者基波的二次到四次谐波，可以获得大粒度尺寸的晶体。例如，可以采用Nd：YVO4激光器(基波：1064nm)的二次谐波(532nm)或者三次谐波(355nm)。此时，需要大约0.01-100MW/cm2(优选0.1-10MW/cm2)的激光能量密度。而且，以大约10-2000cm/sec的扫描速度来照射激光。
注意，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或Ti：兰宝石激光器可以进行连续振荡，而且，通过Q开关动作或锁模(mode locking)等可以以10MHz或更高的振荡频率进行脉冲振荡。当使用10MHz或更高的振荡频率来产生激光束时，在用激光束熔化半导体膜之后并在凝固半导体膜之前向半导体膜发射下一个脉冲的激光束。因此，由于固相和液相之间的界面可以在半导体膜中连续地移动，这不同于使用振荡频率低的脉冲激光的情况，可以获得沿扫描方向连续生长的晶粒。
通过使用陶瓷(多晶体)作为介质，可以以短时间和低成本形成任何形状的介质。当采用单晶体时，通常使用直径为几mm、长度为几十mm的圆柱形的介质，但是，当采用陶瓷时可以形成更大的介质。
由于在直接有助于发光的介质中的Nd、Yb等掺杂物的浓度，在单晶体中也好在多晶体中也好不能被大幅度地更改，因此，通过增加浓度而提高激光输出就有一定的界限。然而，在用陶瓷的情况下，因为与单结晶相比，可以显著增大介质的尺寸，所以可以期待大幅度地提高输出。
而且，在用陶瓷的情况下，可以容易地形成平行六面体形状或长方体形状的介质。通过使用这样形状的介质使振荡光在介质内部以之字型前进，以可以增加振荡光路的距离。因此，增加幅度变大，使以大输出进行振荡成为可能。另外，由于从这样形状的介质射放的激光束在射放时的断面形状是四角形状，所以与圆形状的激光束相比有利于将其整形为线状激光。通过利用光学系统整形这样被射放的激光束，可以容易地获取短边长度为1mm以下(包括1mm)、长边长度为几mm到几m的线状激光。另外，通过将激发光均匀地照射在介质上，线状激光沿着长边方向具有均匀能量分布。
通过将上述线状激光照射在半导体膜上，可以对整个半导体膜表面更均匀地进行退火。当需要对到线状光束的两端上均匀地进行退火时，需要采用在光束的两端布置狹縫(slit)以遮断能量的衰变部分等的方法。
当使用根据上述工艺而得到的具有均匀强度的线状激光对半导体膜进行退火，并使用该半导体膜制造电子器具时，该电子器具的特性良好且均匀。
接着，如果有必要，将少量的杂质元素(硼或磷)添加到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子，并使之没有质量分离。
接下来，在去除第一抗蚀剂掩模之后，在使用包含氢氟酸的蚀刻剂来去除氧化膜的同时，清洗半导体层的表面，接着，形成覆盖半导体层的第二绝缘膜(栅绝缘膜)104。通过采用等离子CVD法、溅射法或热氧化法形成1nm-200nm厚，优选为70nm-120nm厚的第二绝缘膜104。作为第二绝缘膜104，形成由氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜构成的薄膜。在此，采用等离子CVD法来形成115nm厚的氧氮化硅膜(成分的比率为Si＝32％、O＝59％、N＝7％、H＝2％)。
另外，在形成衬底、用作基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层等之后，也可以通过等离子处理进行氧化或氮化处理来使所述衬底、用作基底膜的绝缘层、半导体层、栅绝缘层、层间绝缘层的表面氧化或氮化。通过采用等离子处理对半导体层或绝缘层进行氧化或氮化，而改变该半导体层和绝缘层的表面特性，可以获取与由CVD法或溅射法而形成的绝缘膜相比具有更精密结构的绝缘膜。因此，能够抑制针孔等的缺陷而提高半导体器件的特性等。此外，也可以对栅电极层、源电极层、漏电极层和布线层等进行上述等离子处理。通过进行氮化或氧化处理可以形成氮化膜或氧化膜。
注意，当采用等离子处理对薄膜进行氧化时，在氧气气氛中(例如氧(O2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氧和氢(H2)和稀有气体的气氛中、或一氧化二氮和稀有气体的气氛中)进行等离子处理。另一方面，当采用等离子处理对薄膜进行氮化时，在氮气气氛中(例如氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛中、氮和氢和稀有气体的气氛中、或NH3和稀有气体的气氛中)进行等离子处理。作为稀有气体，例如可以使用Ar。另外，也可以使用Ar和Kr的混合气体。因此，由等离子处理来形成的绝缘膜含有等离子处理时所用的稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)，即，当使用Ar时，在绝缘膜中含有Ar。
另外，当对于第二绝缘膜104进行等离子处理时，在上述气体的气氛中，并在电子密度为1×1011cm-3或更高、等离子的电子温度为1.5eV或更低的条件下进行等离子处理。具体地说，在电子密度为1×1011cm-3到1×1011cm-3、等离子的电子温度为0.5eV到1.5eV的条件下进行等离子处理。由于等离子的电子密度高，并且形成在衬底上的被处理物(这里，用作栅绝缘层的第二绝缘膜104)附近的电子温度低，所以可以防止被处理物受到等离子带来的损伤。另外，由于等离子的电子密度为高密度，1×1011cm-3或更高，所以，通过采用等离子处理对被照射物进行氧化或氮化而形成的氧化物或氮化膜与由CVD法或溅射法而形成的薄膜相比具有更优良的膜厚等的均匀性，并且可以形成具有精密结构的薄膜。另外，由于等离子的电子温度为1.5eV或更低的低温度，所以与通常的等离子处理和热氧化法相比，可以在更低温度下进行氧化或氮化处理。例如，在比玻璃衬底的变形点低100度以上的温度下进行等离子处理也可以充分地进行氧化或氮化处理。注意，作为用于产生等离子的频率，可以采用微波(2.45GHz)等的高频率。注意，在没有特别说明时，采用上述条件来进行等离子处理。
然后，形成第一导电层105a和第二导电层106a的叠层。此外，该叠层不局限于第一导电层和第二导电层的两层结构，也可以采用三层或更多层结构。
通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成30nm-50nm厚的第一导电层。而且，通过使用钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、钼(Mo)等的高熔点金属或以高熔点金属作为主要成分的合金或化合物形成300nm-600nm厚的第二导电层。
在此，作为第一导电层和第二导电层的两层分别使用不同的导电材料，以便在后面进行的蚀刻步骤中获取蚀刻速率差。作为第一导电层使用TaN，作为第二导电层使用钨膜。
接着，在整个第二导电层106a上涂敷抗蚀剂膜后，使用图1A所示的掩模进行曝光。这里，涂敷1.5μm厚的抗蚀剂膜，并使用分辨率为1.5μm的曝光器。在进行曝光时使用i线(波长365nm)，并将曝光能量设定为20至140mJ/cm2的范围内。另外，不局限于i线，也可以将i线、g线(波长436nm)和h线(405nm)混合的光用于曝光处理。
在图1A中，曝光掩模包括配置在衬底400上的由Cr等金属膜构成的遮光部分401和作为具有光强度降低功能的辅助图案提供有半透明膜的部分(半透明部分)402。在曝光掩模的截面图中，遮光部分401的幅度表示为t1，只设有半透明膜的部分402表示为t2。在此，虽然示出了将半透明膜用作曝光掩模的一部分的例子，但也可以使用衍射光栅图案。
通过使用图1A所示的曝光掩模来对抗蚀剂膜曝光，形成非曝光区域403a和曝光区域403b。当进行曝光时，由于光线返回遮光部分401并透过半透明膜，形成图1A所示的曝光区域403b。
而且，通过进行显像处理来除去曝光区域403b，如图1B所示那样，可以在第二导电层106a上形成左右不对称的抗蚀剂图案107a，其包括厚度厚的区域和在其一边的比该区域更薄的区域。在左右不对称的抗蚀剂图案107a中，通过控制曝光能量可以调整厚度薄的区域的抗蚀剂膜的厚度。
然后，用干式蚀刻对第二导电层106a和第一导电层105a进行蚀刻。作为蚀刻气体，采用CF4、SF6、Cl2、O2。为了提高蚀刻速率，采用ECR(电子回旋共振，ElecrtonCyclotron Resonance)或ICP(感应耦合等离子，Inductively Coupled Plazma)等使用高密度等离子源的干式蚀刻装置。注意，根据蚀刻条件，第二绝缘膜104可能也被蚀刻，而其一部分变薄。
这样，如图1C所示，在第二绝缘膜104上形成由第一导电层105b和第二导电层106b构成的导电叠层图案。用蚀刻处理露出第一导电层105b的两边侧壁，而且露出不与第二导电层106b重叠的区域。另外，可以使第一导电层105b的两边侧壁成为锥形。此外，也可以使第二导电层106b的两边侧壁成为锥形。
然后，在去除抗蚀剂图案107b之后，对半导体层103掺杂一导电型杂质。此处，将磷(或As)用作一导电型杂质的离子，而制作n沟道型TFT。如此，不需要形成侧壁(side wall)，就可以用导电叠层图案以自对准方式形成LDD区域和源区域以及漏区域。
当进行掺杂处理以在栅电极外边形成源区域和漏区域时，可以用导电叠层图案作为掩模，并且将一导电型杂质的离子掺杂到半导体层103中，以形成高浓度的一导电型杂质区域110、111。高浓度的一导电型杂质区域110、111中的杂质浓度设定为1×1019-5×1021/cm3(用SIMS测定的峰值)。
另外，当进行掺杂处理以便形成和栅电极重叠的LDD区域时，可以将一导电型杂质的离子经过不与第二导电层重叠的区域中的第一导电层105b而掺杂到半导体层103中，以形成低浓度的一导电型杂质区域109。这种情况下，根据第二导电层和第一导电层的厚度，需要以50kV或更高的加速电压作为掺杂条件。考虑到存在LDD区域，低浓度一导电型杂质区域109中的杂质浓度设定为1×1016-5×1018/cm3(用SIMS测定的峰值)。
注意，掺杂处理的顺序没有特别的限制，可以首先进行用于形成源区域和漏区域的掺杂处理，然后进行用于形成LDD区域的掺杂处理。另外，还可以首先进行用于形成LDD区域的掺杂处理，然后进行用于形成源区域和漏区域的掺杂处理。
此外，这里表示了由两次掺杂处理形成具有不同浓度的杂质区域的例子，但是，可以通过调整处理条件，由一次掺杂处理形成具有不同浓度的杂质区域。
另外，这里表示了在掺杂处理之前去除抗蚀剂图案的例子，但是，也可以在掺杂处理之后去除抗蚀剂图案。通过留下抗蚀剂图案来进行掺杂处理，可以用抗蚀剂图案保护第二导电层的表面而进行掺杂处理。
注意，在上述掺杂处理中，位置与第二导电层重叠的半导体层成为不添加一导电型杂质离子的区域，且用作后面形成的TFT的沟道形成区域。
此外，导电叠层图案(第一导电层105b和第二导电层106b)的交叉于半导体层103的部分成为栅电极。另外，第一导电层105b的不与第二导电层106b重叠的区域成为Lov区域的长度。注意，Lov区域是指与栅电极重叠的低浓度杂质区域。按包含TFT的电路的种类和用途，确定需要的Lov区域长度，根据该长度设定曝光掩模和蚀刻条件。
然后，用氮化硅形成第三绝缘膜112。接着，对于添加在半导体层中的杂质元素进行激活和氢化。
接下来，用具有透光性的无机材料(氧化硅、氮化硅、氧氮化硅等)或介电常数低的有机化合物材料(光敏性或非光敏性的有机树脂材料)来形成第四绝缘膜113。另外，也可以用具有硅氧烷的材料来形成第四绝缘膜。注意，硅氧烷是由硅(Si)和氧(O)的结合形成其骨架结构而构成的材料。其中，使用至少包含氢的有机基(诸如烷基或芳烃)作为取代基。氟基也可以用作取代基。此外，至少含氢的有机基和氟基可以用作取代基。
然后，通过第三光掩模形成由抗蚀剂组成的掩模，且通过选择性蚀刻用作层间绝缘膜的第三绝缘膜112和第四绝缘膜113以及用作栅绝缘膜的第二绝缘膜104形成接触孔。此后，去除由抗蚀剂形成的掩模。
随后，在用溅射法在第四绝缘膜113上层叠金属叠层膜后，通过第四光掩模形成由抗蚀剂形成的掩模，且通过选择性蚀刻金属叠层膜形成接触到半导体层的源电极114或漏电极115。
此外，可以在形成TFT的源电极114或漏电极115的同时将连接电极(电连接多个TFT之间的电极)和端子电极(和外部电源连接的电极)形成在第四绝缘膜113上。然后，去除由抗蚀剂形成的掩模。另外，该金属叠层膜是具有100nm厚的Ti膜、含有小量Si的具有350nm厚的Al膜和具有100nm厚的Ti膜的三层叠层。优选的是，在同一金属溅射装置中连续形成金属叠层膜。
根据上述工艺，完成如图1D所示的只在沟道形成区域的一边上提供有低浓度杂质区域的顶栅型TFT。另外，图1D表示沟道长度L。
如上所述，本实施方式通过采用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模来进行曝光，形成左右不对称的抗蚀剂图案107a，并使用该抗蚀剂图案来获得左右不对称的栅电极。
从而，通过控制抗蚀剂图案107a的厚度薄的部分的长度，可以以自对准方式控制Lov区域的长度。
例如，在形成用于缓冲器电路的n沟道型TFT的情形中，可以使沟道长度L为10μm，并使Lov区域的长度为1μm-1.5μm。在此情况下，栅电极的幅度，即导电叠层图案的幅度(沿沟道长度方向的幅度)为11μm-11.5μm。
本实施方式中，用n沟道型TFT进行了说明，但是，也可以通过用p型杂质元素代替n型杂质元素来形成p沟道型TFT。
此外，可以在同一衬底上形成n沟道型TFT和p沟道型TFT，而且可以通过互补性地组合这些TFT来构成CMOS电路。CMOS电路是指包括至少一个n沟道型TFT和一个p沟道型TFT的电路(反相器电路、NAND电路、AND电路、NOR电路、OR电路、移位寄存器电路、取样电路、D/A转换器电路、A/D转换器电路、锁存电路、缓冲器电路等)。而且，通过组合这样的CMOS电路，可以在衬底上形成存储元件诸如SRAM和DRAM或其他元件。另外，也可以集成各种各样的元件和电路而在衬底上形成CPU。
此外，只通过变更曝光掩模，不需增加工艺数量就可以在同一衬底上形成具有上述结构(只在沟道形成区域的一边上具有Lov区域的结构)的顶栅型TFT和在沟道形成区域的两边上具有Lov区域的结构的顶栅型TFT。
另外，在本实施方式中采用单栅极结构的顶栅型TFT进行了说明，但是，也可以形成具有多个沟道形成区域的多栅极结构的顶栅型TFT。另外，只通过变更曝光掩模，不需增加工艺步骤亦可在同一衬底上形成单栅极结构的顶栅型TFT和多栅极结构的顶栅型TFT。
从而，不需增加工艺步骤就可以在同一衬底上配置最佳结构的晶体管以形成各种各样的电路。
实施方式2
在本实施方式中，将用图2说明在实施方式1中使用的提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的曝光掩模。
注意，图1A表示曝光掩模的截面图，同样，在图2中的t1表示遮光部分的幅度，t2表示提供有辅助图案的部分的幅度。
作为辅助图案的具体例子，在图2A和2B中示出了具有衍射光栅图案的曝光掩模的俯视图的一部分，其中，衍射光栅图案具有由比曝光装置的分辨极限更窄的线或空间构成的狹縫部分。所述狹縫部分的狹縫方向可以如狹縫部分203那样平行于主图案(遮光部分202)的方向，也可以如狹縫部分207那样垂直于主图案(遮光部分206)的方向。注意，由于该光刻步骤中所使用的抗蚀剂难以采用负性抗蚀剂，所以该栅电极形成用光掩模或中间掩模的图案结构以正性抗蚀剂为前提。
在对于所述栅电极形成用光掩模或中间掩模201、205照射曝光光线时，遮光部分202、206的光强度为0，透光部分204、208的光强度为100％。另一方面，通过具有由比曝光装置的分辨极限更窄的线或空间构成的衍射光栅图案的狹縫部分203、207而形成的具有光强度降低功能的辅助图案的光强度可以设定为10-70％的范围内。在图2C中的光强度分布209示出了其代表性的光强度分布的例子。通过调节狹縫部分203、207的间距和狭缝幅度来实现调节衍射光栅图案的所述狭缝部分203、207的光强度。
此外，作为辅助图案的具体例子，在图2D中表示了提供有半透明部分的曝光掩模的俯视图的一部分，其中，半透明部分由具有使曝光光线的光强度减少的功能的半透明膜构成。作为半透明膜，除了MoSiN之外，可以使用MoSi、MoSiO、MoSiON、CrSi等。用具有半透明部分的曝光掩模而进行的曝光方法也称作半色调曝光法。
在栅电极形成用光掩模或中间掩模210中，栅电极形成用掩模图案的主图案的区域是遮光部分211，有光强度降低功能的辅助图案的区域是由半透明膜构成的半透光部分212，此外面的区域是透光部分213。
另外，当对于所述栅电极形成用光掩模或中间掩模210曝光时，遮光部分211的光强度为0，透光部分213的光强度为100％。通过由半透明膜构成的半透光部分212而形成的辅助图案区域的光强度可以设定为10-70％的范围内。在图2E中的光强度分布214示出了其代表性的光强度分布的例子。
另外，本实施方式可以与实施方式1自由组合。
实施方式3
实施方式1所示的导电叠层图案的形成方法没有特别的限制。在此，用图3表示在蚀刻处理中几次改变蚀刻条件来形成导电叠层图案的例子。
首先，以和实施方式1同样的方式，在第二导电层306a上形成抗蚀剂图案307a。图3A相当于图1B。
此外，图3A的衬底301上形成有第一绝缘膜(基底绝缘膜)302、半导体层303、第二绝缘膜(栅绝缘膜)304，并在其上形成有第一导电层305a、第二导电层306a。
然后，如图3B所示，用抗蚀剂图案307a作为掩模并在第一蚀刻条件下进行蚀刻，以去除第二导电层的一部分来形成第二导电层306b。注意，这时的第二导电层306b被形成在整个表面上。
接着，如图3C所示，在第二蚀刻条件下对抗蚀剂图案进行整形处理，以形成抗蚀剂图案307b。注意，在通过第一蚀刻处理蚀刻抗蚀剂图案来获取几乎与抗蚀剂图案307b相同形状的情况下，不需要特别进行整形处理。另外，可以将用涂敷法而形成的抗蚀剂的厚度在最初形成时形成得很薄，以便不需进行整形处理。这里所谓的整形处理是指，蚀刻抗蚀剂图案而加工抗蚀剂图案的大小。
然后，如图3D所示，用抗蚀剂图案307b作为掩模，在第三蚀刻条件下去除第二导电层的一部分以露出第一导电层的一部分。这时的第二导电层306c的截面成为L形状。
随后，如图3E所示，用第二导电层306c作为掩模，在第四蚀刻条件下去除第一导电层的一部分以露出第二绝缘膜304的一部分。这时的第一导电层305b具有与第二导电层306c相同的幅度。到该第四蚀刻条件，第二绝缘膜被第一导电层覆盖而保护。
然后，如图3F所示，在第五蚀刻条件下进行各向异性蚀刻以形成第二导电层306d。该各向异性蚀刻中，第一导电层和第二导电层在蚀刻速率方面具有很大的差异是重要的。所以优选使用不同的导电材料作为第一导电层和第二导电层的材料。另外，通过调节第五蚀刻条件，可以防止第二绝缘膜由该各向异性蚀刻部分变薄。
如此，通过多次改变蚀刻条件而形成导电叠层图案，可以抑制导电叠层图案的形状不均匀。
随后的步骤与实施方式1中的那些相同，因此，在此省略其详细描述。
另外，本实施方式可以与实施方式1或2自由组合。
实施方式4
在此，将用图4说明一个实例，其中，只通过变更曝光掩模，不需增加工艺步骤就可以在同一衬底上形成具有上述结构(只在沟道形成区域的一边上具有Lov区域的结构)的顶栅型TFT和在沟道形成区域的两边上具有Lov区域的结构的顶栅型TFT。
在图4A中，在衬底500和绝缘层508上形成有半导体层502和半导体层503。栅绝缘层504、第一导电膜505、第二导电膜506被形成为覆盖半导体层502和半导体层503。而且，形成有具有不同形状的抗蚀剂图案529、抗蚀剂图案539、抗蚀剂图案549。通过使用实施方式1或实施方式2描述的曝光掩模，可以形成这些抗蚀剂图案。
抗蚀剂图案529表示在其两边上具有坡度小的台阶形状，抗蚀剂图案539表示其突出部分位于从中心错开的部分的形状，而且，抗蚀剂图案549表示没有台阶和凹凸等的形状。
用抗蚀剂图案529、抗蚀剂图案539、以及抗蚀剂图案549通过蚀刻处理进行图案化，以形成第一栅电极层521、第二栅电极层522、第一栅电极层531、第二栅电极层532、第一布线层541和第二布线层542。在形成这些电极层时，少量蚀刻栅绝缘层504而形成栅绝缘层507。通过少量蚀刻栅绝缘层504，可以不在栅绝缘层上留下导电膜的蚀刻残留物，并且由于在后面步骤中形成达到半导体层的接触孔时，能够将形成接触孔的位置的栅绝缘层减薄，所以可以缩短蚀刻时间。
用第二栅电极层522和第二栅电极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成低浓度杂质区域524a、低浓度杂质区域524b、低浓度杂质区域534a、低浓度杂质区域534b(参照图4B)。
而且，用第一栅电极层521、第二栅电极层522、第一栅电极层531和第二栅电极层532作为掩模，给半导体层502和半导体层503添加有一导电型的杂质元素，以形成高浓度杂质区域525a、高浓度杂质区域525b、低浓度杂质区域526a、低浓度杂质区域526b、高浓度杂质区域535a、高浓度杂质区域535b、低浓度杂质区域536。
然后，去除抗蚀剂图案523、抗蚀剂图案533、抗蚀剂图案543。
如此，可以在同一衬底上形成第一TFT部分530、第二TFT部分520、布线部分540。在第一TFT部分530中形成有只在沟道形成区域的一边上具有低浓度杂质区域536的TFT。另外，在第二TFT部分520中形成有在沟道形成区域的两边上具有低浓度杂质区域526a、526b的TFT(参照图4C)。而且，在布线部分540中可以取得具有相同的端面位置的叠层，即，第一布线层541和第二布线层542的叠层。
并且，通过使用相同的抗蚀剂图案，可以形成和第一TFT部分530相同的结构，以在同一衬底上形成电容器和TFT。另外，还可以形成通过将栅绝缘层504用作电介质，并将低浓度杂质区域536、第一栅电极层531和第二栅电极层532作为成对电极来构成的电容器。
另外，本实施方式可以与实施方式1、2或3自由组合。
实施方式5
本实施方式中将用图5和图6说明有源矩阵型发光器件的结构和其制造方法。
首先，在具有绝缘表面的衬底610上形成基底绝缘膜。在将衬底610一侧作为显示面而提取发光的情况下，透光性玻璃衬底或石英衬底可以用作衬底610。此外，可以使用能够承受处理温度的耐热性和透光性的塑料衬底。在将相反于衬底610一侧的面作为显示面而抽取发光的情况下，除了使用上述的衬底之外，还可以使用表面上具有绝缘膜的硅衬底、金属衬底、或者不锈钢衬底。这里，使用玻璃衬底作为衬底610。注意，玻璃衬底的折射系数约是1.55。
作为基底绝缘膜611，形成由绝缘膜如氧化硅膜、氮化硅膜或氧氮化硅膜等构成的基底膜。虽然这里描述了使用单层结构作为基底膜的例子，但是可以使用上述绝缘膜的两层或更多层的层叠结构。但是，在衬底的凹凸和杂质扩散不成问题的情况下，不需要特别形成基底绝缘膜。
然后，在基底绝缘膜上形成半导体层。在通过已知方法(例如，溅射法、LPCVD法或等离子CVD法)形成具有非晶结构的半导体膜之后，进行已知的结晶处理(激光结晶法、热结晶法、使用诸如镍的催化剂的热结晶法等)以得到晶体半导体膜，并通过第一光掩模对该晶体半导体膜进行图案化以形成具有所需形状的半导体层。如果采用等离子CVD法，可以在不与大气接触的情况下连续层叠基底绝缘膜和具有非晶结构的半导体膜。半导体膜的厚度为25nm至80nm(优选，30nm至70nm)。晶体半导体膜的材料没有特别限制，然而，优选采用硅、硅锗(SiGe)合金等。
在此，作为用于结晶具有非晶结构的半导体膜的技术，将在日本专利申请公开8-78329号描述的技术用于结晶。在该公开的技术中，用于促进结晶的金属元素选择性地加入到非晶硅膜，通过进行热处理形成具有结晶结构的半导体膜，该结晶结构以添加有金属元素的区域作为起点而扩展。
下文中，将详细说明晶体半导体膜的形成方法的一个实例。
首先，用旋转器将包括重量比为1至100ppm的金属元素(这里是镍)的醋酸镍溶液涂敷到具有非晶结构的半导体膜的表面上以形成含镍的层，其中金属元素具有促进结晶的催化作用。作为除了通过涂敷而形成包含镍的层的方法之外的另一方法，可以采用通过溅射法、蒸发淀积法、或者等离子处理形成极薄的膜的方法。虽然这里示出了在整个半导体膜上涂敷的例子，然而也可以形成掩模以选择性地形成包含镍的层。
然后，进行用于结晶的热处理。在这种情况下，在半导体膜的与促进半导体结晶的金属元素接触部分中形成硅化物，并以其作为核而进行结晶。这样，形成了具有晶体结构的半导体膜。注意，优选使在结晶后包括在半导体膜中的氧密度为5×1018原子/cm3或更小。此处，在用于脱氢的热处理(在450℃下1小时)后，进行用于结晶的热处理(在550℃至650℃下4至24小时)。在通过强光照射进行结晶的情况下，可以使用红外光、可见光和紫外光的任何一种，或者它们的组合。如果必要，在强光辐照之前，可以进行热处理以释放包含在具有非晶结构的半导体膜中的氢。另外，可以同时进行热处理和强光照射以进行结晶。如果考虑到生产率，则优选通过强光照射进行结晶。
在这样得到的晶体半导体膜中残留有金属元素(这里指镍)。即使金属元素在膜中不均匀地分布，金属元素也以1×1019原子/cm3以上的平均浓度残留。当然，即使在这种情况下，也能够形成以TFT为代表的各种半导体元件。然而，通过随后描述的吸除方法去除上述元素。
在进行激光照射之前，去除在结晶步骤中形成的自然氧化膜。因为自然氧化膜包含高浓度的镍，所以优选去除自然氧化膜。
然后，为了提高结晶的程度(结晶成分的体积和整个膜的体积的比率)和修复在晶粒中保留的缺陷，用激光照射晶体半导体膜。通过激光照射，在半导体膜中形成应变和脊，并且在其表面处形成薄的表面氧化膜(未示出)。作为激光，可以使用从脉冲振荡激光器光源发射的具有400nm或更小波长的准分子激光或者YAG激光器的二次或三次谐波。另外，也可以使用能够连续振荡的固体激光器的基波的二次至四次谐波作为激光。典型的，可以采用Nd：YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
然后，在氮气气氛中进行用于减小晶体半导体膜的应变的第一热处理(瞬间加热半导体膜到大约400至1000℃)以得到平坦的半导体膜。对于瞬间加热的热处理，可以采用强光照射或将衬底放入加热气体并且停留几分钟后将衬底取出的热处理。依靠热处理的条件，能够在减小应变的同时修复留在晶粒中的缺陷，即能够改善结晶度。另外，该热处理减小应变以致于镍在随后的吸除步骤中很容易被吸除。注意，当该热处理的温度低于用于结晶的温度时，镍将移动到固相状态的硅膜中。
然后，在晶体半导体膜上形成含有稀有气体元素的半导体膜。可以在形成含有稀有气体元素的半导体膜之前，形成1nm-10nm厚的氧化膜(称作阻挡层)作为蚀刻停止膜。也可以通过用于减小半导体膜的应变的热处理来同时形成阻挡层。
包含稀有气体元素的半导体膜通过等离子CVD法或溅射法形成，以形成膜厚为10nm至300nm的吸除位置。作为稀有气体元素，采用选自氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的一种或多种。总之，优选便宜的气体氩(Ar)。
在此使用等离子CVD法用甲硅烷和氩作为材料气体以0.1∶99.9至1∶9，优选1∶99至5∶95的比率(甲硅烷：氩)形成半导体膜。优选将沉积时的RF功率密度控制为0.0017至0.48W/cm2。优选RF功率密度尽可能地高，因为RF功率密度越高得到的膜就越能获得吸除效果，且沉积速率也得到改善。另外，优选将沉积时的压力控制为1.333Pa(0.01托)至133.322Pa(1托)。由于可以改善沉积速率，所以优选压力尽可能地大。并且，优选将沉积温度控制在300至500℃。这样，半导体膜可以通过等离子CVD形成，其包括浓度为1×1018至1×1022原子/cm3的氩，优选1×1020至1×1021原子/cm3。通过在上述的范围内控制半导体膜的沉积条件，能够减小在沉积期间对阻挡层的损伤以致于能够抑制半导体膜的膜厚的不均匀和形成在半导体膜中的孔缺陷。
在膜中包含惰性气体的稀有气体元素离子具有两个含义。一个是形成悬挂键以使半导体膜应变，另一个是在半导体膜的晶格之中施加应变。为了在半导体膜的晶格中施加应变，使用比硅的原子半径更大的元素是非常有效的，如氩(Ar)、氪(Kr)或氙(Xe)。另外，通过在膜中包含稀有气体元素，不仅形成晶格应变而且形成悬空键(dangling bond)以有助于吸除作用。
然后，进行用于吸除的热处理以便减小在晶体半导体膜中的金属元素(镍)的浓度或者去除金属元素。对于用于吸除的热处理，可以采用强光照射的热处理、使用炉子的热处理、或者将衬底放入加热气体并在停留几分钟后取出的热处理。这里，在氮气气氛中进行用于吸除的第二热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。
该第二热处理使得金属元素移动到含有稀有气体元素的半导体膜中，以便去除包括在被阻挡层覆盖的晶体半导体膜中的金属元素或者减小金属元素的浓度。包括在晶体半导体膜中的金属元素向垂直于衬底表面的方向且向含有稀有气体元素的半导体膜的方向移动。
在吸除中的金属元素的移动距离可以是与晶体半导体膜的厚度基本一样的距离，吸除可以在相对短的时间内完成。这里，将镍移动到含有稀有气体元素的半导体膜中以防止偏析到晶体半导体膜中而进行充分的吸除，以致于几乎没有镍包含在晶体半导体膜中，即在膜中的镍的浓度为1×1018原子/cm3或更小，优选为1×1017原子/cm3或更小。注意，不仅是含有稀有气体元素的半导体膜，阻挡层也用作吸除位置。
然后，用阻挡层作为蚀刻停止层，仅仅选择性地去除含有稀有气体元素的半导体膜。作为用于选择性地仅仅蚀刻含有稀有气体元素的半导体膜的方法，可以采用不使用ClF3的等离子的干式蚀刻或利用碱溶液如包含联氨或氢氧化四甲基铵(化学式：(CH3)4NOH；缩写：TMAH)的水溶液的湿式蚀刻。在这里的蚀刻中，花更少的时间过蚀刻以防止在晶体半导体膜中形成针孔。
然后，通过使用包含氢氟酸的蚀刻剂去除阻挡层。
另外，在进行用于减小晶体半导体膜的应变的第一热处理之后，可以通过使用冲洗材料进行冲洗处理，以去除F等杂质。例如，通过等离子CVD装置使用甲硅烷作为冲洗材料，在8-10SLM的气体流量且5-20分钟(优选为10-15分钟)的条件下将甲硅烷引入到反应室中，以对于衬底表面进行冲洗(也称作硅烷冲洗)。注意，1SLM相当于1000sccm，即是0.06m3/h。另外，通过使用等离子CVD装置，可以连续进行冲洗处理和形成含有稀有气体元素的半导体膜的步骤，这是优选的。
根据上述工艺，可以获取良好的晶体半导体膜。
在通过第一光掩模对晶体半导体膜执行图案化而形成所希望的形状之后，去除抗蚀剂掩模。接着，如果必要，将少量的杂质元素(硼或磷)添加到半导体层中，以便控制TFT的阈值。这里采用离子掺杂方法，在该方法中，将乙硼烷(B2H6)激发成等离子，并使之没有质量分离。
随后，在使用包含氢氟酸的蚀刻剂来去除在半导体层表面上的氧化膜的同时，清洗半导体层的表面。
接着，形成覆盖半导体层的绝缘膜。用等离子CVD法或溅射法形成厚1nm-200nm的绝缘膜。优选用包含硅的绝缘膜的单层或叠层形成薄至10nm-50nm的绝缘膜后，执行使用根据微波的等离子的表面氮化处理。该绝缘膜用作后面形成的TFT的栅绝缘膜。
接着，在缘膜上层叠而形成厚20nm-100nm的第一导电膜和厚100nm-400nm的第二导电膜。在本实施方式中，在绝缘膜613上依次层叠50nm厚的氮化钽膜和370nm厚的钨膜，并且根据实施方式1所示的图形化来形成各个栅电极和布线。本实施方式中，通过采用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模来形成各个电极和布线。
注意，虽然这里使用了TaN膜和W膜的叠层，但是导电膜并不局限于此，选自Ta、W、Ti、Mo、Al和Cu的元素或包含上述元素作为其主要成分的合金材料或化合物材料的叠层可以被用作导电膜的材料。而且，以掺有诸如磷的杂质元素的多晶硅膜为典型的半导体膜也可以作为导电膜。另外，该导电膜不限定于两层结构，例如亦可做成依序层叠厚50nm的钨膜、厚500nm的铝和硅的合金(Al-Si)膜、厚30nm的氮化钛膜的三层结构。
可以使用ICP(感应耦合等离子)蚀刻法来蚀刻第一和第二导电膜(第一和第二蚀刻处理)。通过使用ICP蚀刻法以及通过适当地改变蚀刻条件(施加在线圈电极上的电量、施加在衬底一侧的电极上的电量、衬底一侧的电极的温度等)，可以将薄膜蚀刻成所需的形状。
接着，为了将赋予n型的杂质元素添加在半导体层中，使用栅电极作为掩模进行对整个表面进行掺杂的第一掺杂处理。第一掺杂处理可以采用离子掺杂法或者离子注入法来进行。采用离子掺杂法的条件是：剂量为1.5×1013atoms/cm2；加速电压为50至100keV。作为赋予n型的杂质元素，典型的是使用磷(P)或砷(As)。
接着，在形成由抗蚀剂构成的掩模之后，进行以高浓度掺杂赋予半导体n型的杂质元素的第二掺杂工艺。该掩模保护形成像素部分的p沟道型TFT的半导体层的沟道形成区域和其附近区域、像素部分的n沟道型TFT的一部分、以及形成驱动电路的p沟道型TFT的半导体层的沟道形成区域和其附近区域。
执行第二掺杂工艺中的离子掺杂法的条件是：剂量为1×1013/cm2至5×1015/cm2；加速电压为60至100keV。
接着，在去除掩模后，形成新的由抗蚀剂构成的掩模，进行以高浓度掺杂赋予半导体p型的杂质元素(典型为硼)的第三掺杂工艺。该掩模保护形成像素部分的n沟道型TFT的半导体层的沟道形成区域和其附近区域以及形成驱动电路的n沟道型TFT的半导体层的沟道形成区域和其附近区域。
然后，去除抗蚀剂掩模。根据上述工艺，在各个半导体层中形成具有n型或p型导电型的杂质区域。
接下来，在用溅射法、LPCVD法或等离子CVD法等形成含有氢的绝缘膜之后，对添加在半导体层中的杂质元素进行激活和氢化。通过PCVD法制成的氮氧化硅膜(SiNO膜)用作含有氢的绝缘膜。这里，含有氢的绝缘膜的厚度为50nm至200nm。另外，在使用用于促进结晶的金属元素通常为镍来结晶半导体膜的情况下，在激活的同时也能进行用于减少沟道形成区域中的镍的吸除。注意，含有氢的绝缘膜是层间绝缘膜的第一层，并包含氧化硅。
随后，通过溅射法、LPCVD法或等离子CVD法等形成无机绝缘膜作为层间绝缘膜的第二层。氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜的单层或叠层用作无机绝缘膜。这里，无机绝缘膜的厚度为600nm至800nm。
然后，用光掩模形成由抗蚀剂构成的掩模，选择性地对绝缘膜进行蚀刻以形成接触孔。接着，去除由抗蚀剂构成的掩模。
接下来，在通过溅射法层叠金属膜后，用光掩模形成由抗蚀剂构成的掩模，选择性地对金属叠层膜进行蚀刻以形成作为TFT的源电极或漏电极发挥作用的电极。注意，金属叠层膜在同一金属溅射装置中连续形成。然后，去除由抗蚀剂构成的掩模。
根据上述工艺，可以在同一衬底上制作以多晶硅膜作为激活层的顶栅型TFT636、637、638、639。
注意，配置在像素部分中的TFT638是在每个TFT中具有多个沟道形成区域的n沟道型TFT。TFT638是双栅型TFT。另外，在像素部分中提供有和后面形成的发光元件电连接的TFT639。这里，为了降低截止电流，示出了双栅型的p沟道型TFT作为TFT639，但TFT639并不局限于此，也可以采用单栅型TFT。
另外，配置在驱动电路部分的TFT636是只在漏极侧具有与栅电极重叠的低浓度杂质区域(也称作Lov区域)的n沟道型TFT。此外，TFT637是在源极和漏极两侧上具有与栅电极重叠的低浓度杂质区域(Lov区域)的p沟道型TFT。该两种TFT都是单栅结构的TFT。在驱动电路部分中，可以将TFT636和TFT637彼此互补连接形成CMOS电路，而获得各种各样的电路。如果必要，也可以采用多栅结构的TFT。
然后，形成第一电极623，即有机发光元件的阳极(或阴极)。作为第一电极623，可以使用功函数大的材料，例如选自Ni、W、Cr、Pt、Zn、Sn、In或Mo的元素或以这些元素作为其主要成分的合金材料，例如使用TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN来形成单层或叠层膜，其总厚度在100nm-800nm的范围内。
具体来说，第一电极623可以采用由具有透光性的导电材料构成的透明导电膜，即可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加有氧化硅的铟锡氧化物(ITSO)等。
以下说明各种具有透光性的导电材料的组成比。含有氧化钨的铟氧化物的组成比可以为1.0wt％的氧化钨和99.0wt％的铟氧化物。含有氧化钨的铟锌氧化物的组成比可以为1.0wt％的氧化钨、0.5wt％的氧化锌和98.5wt％的铟氧化物。含有氧化钛的铟氧化物的组成比可以为1.0wt％-5.0wt％的氧化钛和99.0wt％-95.0wt％的铟氧化物。铟锡氧化物(ITO)的组成比可以为10.0wt％的氧化锡和90.0wt％的铟氧化物。铟锌氧化物(IZO)的组成比可以为10.7wt％的氧化锌和89.3wt％的铟氧化物。含有氧化钛的铟锡氧化物的组成比可以为5.0wt％的氧化钛、10.0wt％的氧化锡和85.0wt％的铟氧化物。上述组成比只是例子，可以适当地设定该组成比。
然后，对于根据涂敷法而获得的绝缘膜(例如有机树脂膜)进行图案化，以形成覆盖第一电极623的边沿部分的绝缘体629(也称为堤坝、隔离物、障碍物、势垒等)。注意，绝缘体629的形成方法不限制于利用掩模的图案化处理，也可以只通过用光敏性材料进行曝光和显像而形成。
然后，用蒸发淀积法或涂敷法形成包含有机化合物的层624。
含有有机化合物的层624是叠层，可以使用缓冲层作为含有有机化合物的层624的一层。缓冲层是含有有机化合物和无机化合物的复合材料，并所述无机化合物对于所述有机化合物具有电子受体性。该无机化合物是选自氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰和氧化铼中的一种或多种。缓冲层是包含具有空穴传输性的有机化合物和无机化合物的复合材料。
例如，在第一电极623和第二电极之间优选提供包含有机化合物的叠层(缓冲层和有机化合物层的叠层)。缓冲层是复合层，其中包含金属氧化物(氧化钼、氧化钨或氧化铼等)和有机化合物(具有空穴传输性的材料(如4，4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯(简称TPD)、4，4’-双[N-(1-萘基)-N-苯基氨基]联苯(简称α-NPD)、或4，4’-双{N-[4-(N，N-二-m-甲苯基氨基)苯基]-N-苯基氨基]联苯(简称DNTPD)等))。另外，有机化合物层可以使用例如三(8-喹啉醇合)铝(简称Alq3)、三(4-甲基-8-喹啉醇合)铝(简称Almq3)或α-NPD等。此外，有机化合物层还可以含有掺杂物，例如可以使用N，N’-二甲基喹吖啶酮(简称DMQd)、香豆素6或红荧烯等。在第一电极和第二电极之间形成的含有机化合物的叠层可以由电阻加热法等的蒸发淀积法形成。
通过调节缓冲层的厚度，可以控制第一电极和有机化合物层的间距来提高发光效率。通过调节缓冲层的厚度，可以显示将从每个发光元件发出的发光颜色清晰显示出来的高质量图像，并可以获得低功耗的发光器件。
然后，形成第二电极625，即有机发光元件的阴极(或阳极)。MgAg、MgIn、AlLi等的合金或透明导电膜(ITO等)用作第二电极625。
随后，通过蒸发淀积法或溅射法形成保护层626。保护层626保护第二电极625。当透过保护层626而从发光元件获取发光时，保护层626优选使用透明性材料。注意，如果没有必要，也可以不提供保护层626。
然后，用密封材料628键合密封衬底633从而密封发光元件。换言之，发光显示器件的显示区域外围被密封材料包围，被密封在一对衬底之间。TFT的层间绝缘膜提供在整个衬底上，当密封材料的图案被描画在层间绝缘膜外边缘的内侧时，位于密封材料的图案的外侧的层间绝缘膜的一部分有侵入水分和杂质的担忧。所以，用密封材料覆盖作为TFT的层间绝缘膜而使用的绝缘膜的边缘并使该绝缘膜的外周重叠密封材料的图案的内侧，优选重叠密封材料的图案。注意，在被密封材料628包围的区域填充填充材料627。或者，在被密封材料628包围的区域填充干燥的惰性气体。
最后，用各向异性导电膜631通过已知的方法将FPC632粘贴到端子电极上。图5表示这时的截面图。注意，端子电极优选使用由和第一电极623相同工序而得到的透明导电膜作为其最上层，并且，在和栅布线同时形成的端子电极上形成。
另外，图6表示像素部分的俯视图，并且，沿图6中的虚线E-F切割的截面对应于图5的像素部分的p沟道型TFT639的截面结构。此外，沿图6中的虚线M-L切割的截面对应于图5的像素部分的n沟道型TFT638的截面结构。注意，图6中的参考数字680所示的实线表示出绝缘体629的外边缘。然而，图6上只表示了第二导电层，而第一导电层没有图示出。
根据上述工艺，在同一衬底上形成像素部分、驱动电路和端子部分。
在本实施方式中，为了降低截止电流使像素部分的TFT具有双栅结构，并且将本实施方式1的TFT用作驱动电路的n沟道型TFT。
另外，在发光器件中，发光器件的发光显示表面可以是单面或双面。当用透明导电膜形成第一电极623和第二电极625的情况下，发光元件的光经过衬底610和密封衬底633而从双面发射。在此情况下，优选使用透明材料作为密封衬底633和填充材料627。
在使用金属膜形成第二电极625，并使用透明导电膜形成第一电极623时，成为来自发光元件的光只透过衬底610而从那一侧被获取的结构，也就是底面发射型结构。在此情况下，密封衬底633和填充材料627不需要使用透明材料。
在使用金属膜形成第一电极623，并使用透明导电膜形成第二电极625时，成为来自发光元件的光只透过密封衬底633而从那一侧被获取的结构，也就是顶面发射型结构。在此情况下，衬底610不需要使用透明材料。
对于第一电极623以及第二电极625，需要根据功函数选择它们的材料。注意，根据像素结构，第一电极和第二电极可以为阳极或阴极。优选地，当驱动TFT的极性为p沟道型时，第一电极为阳极，第二电极为阴极。优选地，当驱动TFT的极性为n沟道型时，第一电极为阴极，第二电极为阳极。
图7表示在进行全色显示时的本实施方式的像素部分的等效电路图。图7的TFT638对应于图5的开关TFT638，TFT639对应于电流控制TFT639。在显示红色的像素中，电流控制TFT639的漏区连接到发红色光的OLED703R，并其源区提供有阳极侧电源线(R)706R。OLED703R提供有阴极侧电源线700。在显示绿色的像素中，电流控制TFT的漏区连接到发绿色光的OLED703G，并其源区提供有阳极侧电源线(G)706G。在显示蓝色的像素中，电流控制TFT的漏区连接到发蓝色光的OLED703B，并其源区提供有阳极侧电源线(B)706B。根据EL材料对每个不同颜色的像素分别施加不同的电压。
而且，对发光器件中驱动屏幕显示的方法没有特别的限制。例如，可以采用逐点驱动方法、逐行驱动方法、逐面驱动方法等。典型采用逐行驱动方法，也可以适当地采用时分灰度驱动方法或面积灰度驱动方法。而且，输入到发光器件源线的图像信号可以是模拟信号，也可以是数字信号。可以根据图像信号来适当地设计驱动电路等。
而且，在视频信号为数字式的发光器件中，输入到像素的视频信号包括恒压(CV)视频信号和恒流(CC)视频信号。视频信号为恒压(CV)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CVCV)和施加到发光元件的信号的电流为一定的信号(CVCC)。另外，视频信号为恒流(CC)视频信号时，其包括施加到发光元件的信号的电压为一定的信号(CCCV)和施加到发光元件的信号的电流为一定的信号(CCCC)。
此外，发光器件可以提供有用于防止静电损坏的保护电路(保护二极管等)。
这里，作为显示器件，描述了有源矩阵型发光器件的例子，但是，也可以适用于有源矩阵型液晶显示器件。
另外，本实施方式可以与实施方式1、2、3或4自由组合。
实施方式6
本实施方式示出了与实施方式5的晶体半导体膜的形成方法部分不同的例子。而且，将用图8以多栅结构的TFT的制造作为例子进行说明。
首先，与实施方式5同样，在具有绝缘表面的衬底上形成基底绝缘膜和具有非晶结构的半导体膜。
随后，与实施方式5同样，用旋转器将包含促进晶化的具有催化剂作用的重量比为1至100ppm的金属元素(这里是镍)的醋酸镍溶液涂敷到具有非晶结构的半导体膜的表面上以形成含镍的层。
然后，与实施方式5同样，进行用于结晶的热处理。在此，在用于脱氢的热处理(在450℃下1小时)后，进行用于结晶的热处理(在550℃至650℃下4至24小时)来获得晶体半导体膜。
然后，与实施方式5同样，为了提高结晶的程度和修复在晶粒中保留的缺陷，对晶体半导体膜照射激光。
然后，用光掩模对晶体半导体膜进行图案化。这里，在形成岛状半导体层801的同时，在该岛状半导体层中形成几个开口803。
然后，在氮气气氛中进行用于减小晶体半导体膜的应变的第一热处理(瞬间加热半导体膜到大约400至1000℃的热处理)，以得到平坦的半导体膜。注意，可以在晶体半导体膜的图案化步骤之前进行该第一热处理。
然后，在通过使用冲洗材料进行冲洗处理以去除F等杂质后，在晶体半导体膜之上形成含有稀有气体元素的半导体膜802。这里，通过包括20个反应室的等离子CVD装置使用甲硅烷气体作为冲洗材料，在8SLM-10SLM的气体流量且5-20分钟的条件下将甲硅烷气体引入到反应室中，以对于衬底表面进行冲洗，接着，连续地形成含有稀有气体元素的半导体膜。注意，当将气体流量设定为10SLM时，每个反应室的气体流量为0.5SLM，即1.2×10-7m3/h。
在氮气气氛中进行用于吸除的第二热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。该第二热处理使得金属元素移动到含有稀有气体元素的半导体膜中，以便去除包括在被阻挡层覆盖的晶体半导体膜中的金属元素或者减小金属元素的浓度。
在吸除处理之前，晶体半导体膜被图案化，并且由晶体半导体膜构成的岛状半导体层801的端面也被含有稀有气体元素的半导体膜802覆盖。因此，如图8A所示，包含在晶体半导体膜中的金属元素不仅向含有稀有气体元素的半导体膜802，即沿垂直于衬底表面的方向移动，而且在端面附近沿平行于衬底表面的方向移动。图8A所示的箭形符号模式地表示金属元素由第二热处理移动的方向。此外，图8B是俯视图，沿虚线A-B切割的截面对应于图8A。
另外，因为在由晶体半导体膜构成的岛状半导体层801的图案里面提供有开口803，所以也在开口803附近金属元素沿平行于衬底表面的方向移动。图8B中示出了晶体半导体膜的图案具有三个开口的实例，但开口的数量没有特别限制，可以提供两个、一个、四个或更多个开口。
通过在由晶体半导体膜构成的岛状半导体层801的图案里面提供开口803，可以有效地去除岛状半导体层801中的金属元素。
然后，选择性地只去除含有稀有气体元素的半导体膜。
随后，在使用包含氢氟酸的蚀刻剂来去除在半导体层表面上的氧化膜的同时，清洗半导体层的表面。
而且，形成覆盖半导体层的绝缘膜806。该绝缘膜806用作后面形成的TFT的栅绝缘膜。
接着，在绝缘膜806上层叠形成厚20nm-100nm的第一导电膜和厚100nm-400nm的第二导电膜。在本实施方式中，在绝缘膜上依次层叠50nm厚的氮化钽膜和370nm厚的钨膜，并且根据实施方式1所表示的图形化来形成各个栅电极和布线。本实施方式中，通过采用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模来形成各个栅电极和布线。
在以下的步骤中，根据实施方式1或实施方式5进行给半导体层添加杂质元素的处理、使添加的杂质元素激活的处理、层间绝缘膜808的形成、源布线809或漏布线810的形成，以形成图8C到8E所示的多栅结构的TFT。在此描述了具有两个沟道形成区域的TFT，但也可以采用具有三个或更多个沟道形成区域的TFT。
图8E是俯视图，沿虚线C-D切割的截面对应于图8C，且沿虚线G-H切割的截面对应于图8D。
图8C所示的TFT是在源极侧的高浓度杂质区域807a和漏极侧高浓度杂质区域807c之间具有两个沟道形成区域的TFT，并在两个沟道形成区域之间具有一个低浓度杂质区域800a。而且，漏极侧的沟道形成区域和高浓度杂质区域807c之间具有另一个低浓度杂质区域800b。低浓度杂质区域800a和低浓度杂质区域800b彼此分开。低浓度杂质区域800a和800b与第一导电层804重叠。并且，两个沟道形成区域与第二导电层805重叠。
由于两个沟道形成区域之间的高浓度杂质区域807b形成有开口803，所以在图8C中高浓度杂质区域807b分开表示。在高浓度杂质区域807b的没有开口的部分中，如图8D所示那样彼此连接。即使该多栅结构的TFT具有开口803，也没有驱动工作的问题
本实施方式中，可以只在漏极侧提供低浓度杂质区域800a和800b，从而能够提高具有本实施方式所示的TFT的整个电路的可靠性。此外，与在源极侧和漏极侧两边上形成低浓度杂质区域的情况相比，本实施方式所示的TFT能够缩小整个电路的占用面积。此外，与在源极侧和漏极侧两边上形成与栅电极重叠的低浓度杂质区域的情况相比，本实施方式所示的TFT能够降低寄生电容。
此外，与在源极侧和漏极侧两边上形成低浓度杂质区域的情况相比，本实施方式所示的TFT能够降低寄生电阻。在源极侧和漏极侧两边上形成低浓度杂质区域的TFT时，由于附加上源极侧的电阻，而使寄生电阻增大。
另外，本实施方式可以与实施方式1、2、3、4或5自由组合。
实施方式7
在此，将用图9说明FPC或用于驱动的驱动IC安装在发光显示面板上的实例。
图9A显示了发光器件的俯视图的一个例子，其中FPC1209粘贴到四个端子部分1208上。在衬底1210上，形成有包括发光元件和TFT的像素部分1202、包括TFT的栅极侧驱动电路1203、以及包括TFT的源极侧驱动电路1201。TFT的激活层由具有晶体结构的半导体膜构成，并这些电路形成在相同衬底上。因此，可以制作实现了系统位于面板上(system on panel)的EL显示面板。
注意，除了接触部分之外的衬底1210被保护膜覆盖，在保护膜上设置含有光催化材料的基底层。
设置两个连接区域1207以夹住像素部分，从而使发光元件的第二电极与底部布线相接触。注意，发光元件的第一电极与设置在像素部分中的TFT电连接。
将密封衬底1204通过环绕像素部分和驱动电路的密封材料1205以及被密封材料环绕的填充材料固定于衬底1210上。另外，可以充填包含透明干燥剂的填充材料。另外，干燥剂可以位于与像素部分不重叠的区域。
图9A所示的结构适合于具有相对较大尺寸(例如，对角：4.3英寸)的XGA类发光器件。图9B中采用了适合于实现了窄小框架的较小尺寸(例如，对角：1.5英寸)的发光器件的COG方式。
在图9B中，驱动IC 1301安装在衬底1310上，FPC 1309安装于设置在驱动IC一端的端子部分1308上。从提高生产率方面考虑，优选地，要安装的多个驱动IC 1301形成在矩形衬底上，该衬底的一侧为300mm至1000mm或更大。换言之，将多个具有驱动电路部分和输入/输出端子作为一个单元的电路图案形成在衬底上，最后，其可以被分割而分别取出驱动IC。根据像素部分一个边的长度和像素间隔，驱动IC可以为矩形，其长边为15至80mm，短边为1至6mm，或其长边的长度为像素区域一个边的长度，或者像素部分一个边和每个驱动电路的一个边的长度之和。
与IC芯片相比，驱动IC的外部尺寸的优势在于其长边的长度。当驱动IC的长边为15至80mm时，与采用IC芯片的情况相比，需要安装于像素部分的驱动IC的数量减少了，从而可以提高制造时的成品率。另外，当在玻璃衬底上形成驱动IC时，由于不受母体所使用衬底形状的限制，生产率不会受到影响。与从圆形硅晶片所获得的IC芯片情况相比，这是一个显著的优点。
另外，可以采用TAB方式，在该情况下，粘附多个带子，然后将驱动IC安装在这些带子上。和COG方式同样，一个驱动IC可以安装于一个带子上，在这种情况下，考虑到强度的问题，优选同时粘附金属片等以固定驱动IC。
设置位于像素部分1302和驱动IC1301之间的连接区域1307以使发光元件的第二电极与底部布线接触。注意，发光元件的第一电极与提供在像素部分中的TFT电连接。
将密封衬底1304通过环绕像素部分1302的密封材料1305和被密封材料环绕的填充材料固定于衬底1310上。
当采用非晶半导体膜作为像素部分的TFT的激活层时，即使具有较大尺寸也采用图9B所示的结构，这是因为很难在同一衬底上形成驱动电路。
这里，作为显示器件示出了有源矩阵型发光器件的例子，但是，当然可以适用于有源矩阵型液晶显示器件。在有源矩阵型液晶显示器件中，通过驱动以矩阵形式排列的像素电极，从而在显示屏幕上形成显示图案。更具体地说，在选择的像素电极和相应于这一选择的像素电极的对面电极之间施加电压，因此提供在元件衬底的像素电极和提供在相对衬底的对面电极之间排列的液晶层被光学调制，而这一光调制作为显示图案被观看者看到。该相对衬底和元件衬底以规则间距被排列，并充填有液晶材料。作为液晶材料的形成方法，可以采用通过具有封闭图案的密封材料在减压下滴加液晶以防止气泡进入并使两块衬底彼此贴合，也可以采用在提供具有开口部分的密封图案并将TFT衬底连接到相对衬底后，利用毛细现象注入液晶的浸渍涂布法(管吸(piping up)法)。
本发明还可以适用于采用场序制方式的驱动方法的液晶显示器件，其中场序制方式是不使用滤色片而用光学快门使RGB三色的背光源高速闪烁的方式。
如上所述，通过实施本发明，即，使用实施方式1至6的任何一种制造方法或结构能够完成各种电子器具。
实施方式8
作为本发明的半导体器件以及电子器具可举出摄像机、数码照相机、护目镜式显示器(头盔式显示器)、导航系统、音频播放装置(例如，汽车放音设备或放音组件)、笔记本个人计算机、游戏机、便携式信息终端(例如，移动计算机、手提式电话、便携式游戏机和电子图书)以及配备记录介质的放像设备(具体来说是具有可重放诸如数字通用盘(DVD)之类的存储介质并能够显示重放的图像的显示器的装置)的例子。这些电子器具的具体例子示于图10和图11。
图10A显示了一种数码照相机，其包括主体2101、显示部分2102、成像部分、操作键2104、快门2106等。注意，图10A是从显示部分2102侧所看到的视图，因此不显示成像部分。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的数码照相机。
图10B显示了一种笔记本个人计算机，其包括主体2201、机壳2202、显示部分2203、键盘2204、外部接口2205、鼠标2206等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的笔记本个人计算机。
图10C显示了一种配备有记录媒质的便携式放像设备(具体地说是DVD播放器)。此设备包含主体2401、机壳2402、显示部分A 2403、显示部分B 2404、记录媒质(例如DVD)读出单元2405、操作键2406、扬声器单元2407等。显示部分A 2403主要显示图像信息，而显示部分B 2404主要显示文本信息。注意，配备有记录媒质的放像设备包括家用游戏机等。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的放像设备。
图10D显示了一种显示器件，其包括机壳1901、支撑台1902、显示部分1903、扬声器单元1904、图像输入端子1905等。该显示器件是通过将采用上述实施方式所示的制造方法形成的薄膜晶体管用于其显示部分1903和驱动电路中而制造的。注意，该显示器件包括液晶显示器件和发光器件等，具体地，用于显示信息的所有显示器件，包括用于个人计算机、用于电视广播接收和用于显示广告的显示器件。根据本发明，可以获得具有高精细度的显示部分并且可靠性高的显示器件，特别是具有22英寸至50英寸大屏幕的大型显示器件。
通过除了形成具有本发明的TFT的薄膜集成电路之外还形成天线等，可以用作非接触薄膜集成电路装置(也称为无线IC标签或RFID(射频标识，Radio FrequencyIdentification))。另外，通过将IC标签粘贴到各种电子器具上，可以明确电子器具的传输路线等。
此外，图10E示出了将无线IC标签1942粘贴到护照1941的状态。可以在护照1941中嵌入无线IC标签。按照相同方式，能够将无线IC标签粘贴到或嵌入到驾照、信用卡、纸币、硬币、债券、礼品赠券、票、旅行支票(T/C)、健康保险、居住卡、户口簿等。在此情况下，只有显示真实的信息才被输入到无线IC标签中，并设置访问权限以防止不当读取或写入信息。这通过采用在其它实施方式中所描述的存储器，就能够实现。在这种方式下，通过采用IC芯片作为标签，就能够识别出假冒品。除了上述方式之外，还可以采用无线IC标签作为存储器。另外，通过给包装容器、记录媒质、商品、食品、服装、生活用品、电子器具等提供该无线IC标签，能够提高系统诸如检查系统的效率。
在图11所示的一种手机中，包括操作开关904和扩音器905等的主体(A)901与包括显示盘(A)908、显示盘(B)909、扬声器906等的主体(B)902在铰链910处能够开关地连接。显示盘(A)908和显示盘(B)909和电路衬底907一起被收容在主体(B)902的机壳903中。显示盘(A)908和显示盘(B)909的像素部分布置得可以从形成在机壳903的窗口被视觉确认。
显示盘(A)908与显示盘(B)909可以按照其手机900的功能适当地设定像素数量等规格。例如，可以将显示盘(A)908作为主屏、将显示盘(B)909作为副屏而组合。
根据本发明，可以获得具有高精细度的显示部分并且可靠性高的便携式信息终端。
根据本实施方式的手机可以根据其功能或用途而被改变成各种各样的样式。例如，可以将摄像元件组合在铰链910部分而制造带照相机功能的手机。此外，即使通过将操作开关904、显示盘(A)908以及显示盘(B)909安装在一个机壳中而使它们成一体的结构时，也可以获得上述效果。另外，当在具有多个显示部分的信息显示终端适用本实施方式的结构时，也可以获得相同的效果。
如上所述，通过实施本发明，即，使用实施方式1至7的任何一种制造方法或结构能够完成各种电子器具。
根据本发明的结构，即，只在漏极侧提供有与栅电极重叠的LDD区域的TFT，可以减轻漏极附近的电场强度，从而可以抑制电路退化。而且，由于可以减小寄生电容，因此能够降低电路的功耗。
本说明书根据2005年6月10日在日本专利局受理的日本专利申请编号2005-171565而制作，所述申请内容包括在本说明书中。

Claims (10)

1.一种半导体器件的制造方法，包括以下步骤：
在半导体层上形成绝缘膜；
在所述绝缘膜上形成第一导电膜；
在所述第一导电膜上形成第二导电膜；
通过使用具有衍射光栅图案或半透明部分的光掩模，在所述第二导电膜上形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的第一抗蚀剂图案；
选择性地蚀刻所述第一导电膜和所述第二导电膜来形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的栅电极，其中所述栅电极的所述第一区域包括所述第一导电膜和所述第二导电膜，所述栅电极的所述第二区域包括所述第一导电膜；
通过使用所述栅电极的厚度厚的第一区域和厚度薄的第二区域作为掩模来将杂质元素添加到所述半导体层中，以在所述半导体层的与所述栅电极重叠的区域两边上形成一对第一杂质区域；
将杂质元素经过所述栅电极的厚度薄的第二区域来添加到所述半导体层中，以在所述半导体层的与所述栅电极的厚度薄的第二区域重叠的区域中仅形成一个第二杂质区域，其中所述一个第二杂质区域连接地设置在沟道形成区域和所述一对第一杂质区域中的一个之间，由此形成设置于驱动电路中的晶体管，所述晶体管包括所述栅电极、所述一对第一杂质区域以及所述一个第二杂质区域，
形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的栅电极的所述步骤包括以下步骤：
用所述第一抗蚀剂图案作为掩模并在第一蚀刻条件下进行蚀刻，以去除第二导电膜的一部分；
在第二蚀刻条件下对所述第一抗蚀剂图案进行整形处理，以形成第二抗蚀剂图案；
用所述第二抗蚀剂图案作为掩模，在第三蚀刻条件下去除所述第二导电膜的一部分以露出所述第一导电膜的一部分；
用所述第二导电膜作为掩模，在第四蚀刻条件下去除所述第一导电膜的一部分以露出所述绝缘膜的一部分，其中，所述第一导电膜具有与所述第二导电膜相同的幅度；以及
在第五蚀刻条件下进行所述第二导电膜的各向异性蚀刻。
2.根据权利要求1的半导体器件的制造方法，其中所述沟道形成区域与所述栅电极的所述第一区域重叠。
3.根据权利要求1的半导体器件的制造方法，其中所述第一导电膜的导电材料不同于所述第二导电膜的导电材料。
4.根据权利要求1的半导体器件的制造方法，其中所述第一抗蚀剂图案的截面形状沿着栅电极的宽度或长度方向不对称。
5.根据权利要求1的半导体器件的制造方法，其中所述一个第二杂质区域的幅度大于等于0.5μm。
6.根据权利要求5的半导体器件的制造方法，其中所述沟道形成区域与所述栅电极的第一区域重叠。
7.根据权利要求5的半导体器件的制造方法，其中所述第一导电膜的导电材料不同于所述第二导电膜的导电材料。
8.根据权利要求5的半导体器件的制造方法，其中所述第一抗蚀剂图案的截面形状沿着栅电极的宽度或长度方向不对称。
9.根据权利要求1的半导体器件的制造方法，其中所述光掩模是中间掩模。
10.根据权利要求5的半导体器件的制造方法，其中所述光掩模是中间掩模。
CN2006100915449A 2005-06-10 2006-06-07 半导体器件以及其制作方法 Expired - Fee Related CN1877799B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-171565 2005-06-10
JP2005171565 2005-06-10
JP2005171565 2005-06-10

Publications (2)

Publication Number Publication Date
CN1877799A CN1877799A (zh) 2006-12-13
CN1877799B true CN1877799B (zh) 2012-10-03

Family

ID=37510188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100915449A Expired - Fee Related CN1877799B (zh) 2005-06-10 2006-06-07 半导体器件以及其制作方法

Country Status (4)

Country Link
US (2) US7588970B2 (zh)
JP (2) JP5448278B2 (zh)
KR (1) KR101258474B1 (zh)
CN (1) CN1877799B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878175B2 (en) 2008-12-25 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7836420B2 (en) * 2007-10-22 2010-11-16 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with assist feature
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7923733B2 (en) * 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US8857128B2 (en) * 2009-05-18 2014-10-14 Apple Inc. Reinforced device housing
KR101094280B1 (ko) * 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
US8408972B2 (en) * 2010-01-25 2013-04-02 Apple Inc. Apparatus and method for intricate cuts
US8372495B2 (en) 2010-05-26 2013-02-12 Apple Inc. Electronic device enclosure using sandwich construction
NL2006655A (en) * 2010-06-28 2011-12-29 Asml Netherlands Bv Multiple patterning lithography using spacer and self-aligned assist patterns.
US9120272B2 (en) 2010-07-22 2015-09-01 Apple Inc. Smooth composite structure
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9011623B2 (en) 2011-03-03 2015-04-21 Apple Inc. Composite enclosure
WO2012160800A1 (ja) 2011-05-24 2012-11-29 シャープ株式会社 半導体装置の製造方法
KR101892264B1 (ko) * 2011-09-19 2018-08-28 삼성디스플레이 주식회사 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치
US10407955B2 (en) 2013-03-13 2019-09-10 Apple Inc. Stiff fabric
KR102091664B1 (ko) 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN204608330U (zh) 2013-12-20 2015-09-02 苹果公司 编织纤维带
CN104752458B (zh) * 2013-12-25 2017-12-22 清华大学 有机发光二极管阵列的制备方法
CN105679772B (zh) * 2016-01-29 2018-11-09 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
US9768244B1 (en) * 2016-03-17 2017-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
KR102586938B1 (ko) 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20180052171A (ko) * 2016-11-09 2018-05-18 삼성전자주식회사 반도체 집적회로 레이아웃의 설계 방법 및 이를 이용한 반도체 소자의 제조방법
TWI713096B (zh) * 2017-06-28 2020-12-11 世界先進積體電路股份有限公司 半導體裝置之製造方法
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
US10864686B2 (en) 2017-09-25 2020-12-15 Apple Inc. Continuous carbon fiber winding for thin structural ribs
JP6463536B1 (ja) * 2018-05-09 2019-02-06 株式会社エスケーエレクトロニクス プロキシミティ露光用フォトマスクとその製造方法
KR20210076695A (ko) 2019-12-16 2021-06-24 엘지디스플레이 주식회사 트랜지스터 어레이 기판 및 이를 포함하는 전자장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195976A (ja) * 1984-03-16 1985-10-04 Nippon Telegr & Teleph Corp <Ntt> 薄膜電界効果トランジスタ
JPS62268161A (ja) * 1986-05-16 1987-11-20 Hitachi Ltd 薄膜トランジスタ素子
US4818715A (en) 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
KR940007451B1 (ko) 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
JP2949404B2 (ja) 1993-05-20 1999-09-13 エルジイ・セミコン・カンパニイ・リミテッド 薄膜トランジスタ及びその製造方法
JPH0794744A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd Ｍｉｓトランジスタ
US5744381A (en) 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
JPH098314A (ja) * 1995-06-26 1997-01-10 Sharp Corp 薄膜トランジスタ
JPH0974205A (ja) * 1995-09-04 1997-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JPH1032327A (ja) 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
KR100223927B1 (ko) 1996-07-31 1999-10-15 구본준 전계 효과 트랜지스터 및 그 제조방법
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
US6071652A (en) 1997-03-21 2000-06-06 Digital Optics Corporation Fabricating optical elements using a photoresist formed from contact printing of a gray level mask
US6420073B1 (en) 1997-03-21 2002-07-16 Digital Optics Corp. Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask
JP4566295B2 (ja) * 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JP2000112114A (ja) 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4531175B2 (ja) 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US7245018B1 (en) 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6534425B1 (en) 1999-12-02 2003-03-18 Seagate Technology Llc Mask design and method for controlled profile fabrication
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
JP4037117B2 (ja) 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003178979A (ja) * 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3892368B2 (ja) * 2001-09-10 2007-03-14 株式会社半導体エネルギー研究所 レーザー装置及びレーザー照射方法
JP2003124473A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置
JP4326734B2 (ja) * 2001-11-16 2009-09-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003218357A (ja) * 2002-01-21 2003-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置
JP4165079B2 (ja) * 2002-01-30 2008-10-15 富士電機デバイステクノロジー株式会社 半導体装置
JP4115153B2 (ja) * 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP4408012B2 (ja) 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878175B2 (en) 2008-12-25 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20060128718A (ko) 2006-12-14
US8043902B2 (en) 2011-10-25
CN1877799A (zh) 2006-12-13
US7588970B2 (en) 2009-09-15
KR101258474B1 (ko) 2013-04-26
JP2013012748A (ja) 2013-01-17
US20060278875A1 (en) 2006-12-14
JP5448278B2 (ja) 2014-03-19
JP2012182466A (ja) 2012-09-20
US20100015764A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
CN1877799B (zh) 半导体器件以及其制作方法
CN100587968C (zh) 半导体器件以及其制造方法
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
KR101303114B1 (ko) 노광 마스크
KR101256446B1 (ko) 반도체 장치 및 그 제조 방법
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
JP5110821B2 (ja) 半導体装置の作製方法
JP4954495B2 (ja) 半導体装置の作製方法
TW201030925A (en) Display device
JP4850616B2 (ja) 半導体装置の作製方法
JP5137342B2 (ja) 半導体装置の作製方法
JP5046565B2 (ja) 半導体装置の作製方法
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP2006332314A (ja) 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法
JP2005322935A (ja) 半導体装置およびその作製方法
JP2007005775A (ja) 半導体装置およびその作製方法
KR20070019578A (ko) 노광 마스크
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2009059779A (ja) 薄膜トランジスタ、その製造方法、及び表示装置
JP2006128240A (ja) 半導体装置の製造方法、及び電気光学装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20180607