CN1864115A - 功率系统抑制方法及其装置和结构 - Google Patents

功率系统抑制方法及其装置和结构 Download PDF

Info

Publication number
CN1864115A
CN1864115A CNA2004800289656A CN200480028965A CN1864115A CN 1864115 A CN1864115 A CN 1864115A CN A2004800289656 A CNA2004800289656 A CN A2004800289656A CN 200480028965 A CN200480028965 A CN 200480028965A CN 1864115 A CN1864115 A CN 1864115A
Authority
CN
China
Prior art keywords
doped region
output
transistor
periphery
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800289656A
Other languages
English (en)
Other versions
CN100458638C (zh
Inventor
约瑟夫·哈拉米克
杰斐逊·W·哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN1864115A publication Critical patent/CN1864115A/zh
Application granted granted Critical
Publication of CN100458638C publication Critical patent/CN100458638C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit

Abstract

一种功率控制系统(25)使用两个分开的电流来控制功率控制系统(25)的启动工作。两个电流分流到接地以抑制功率控制系统(25)的工作，且两个电流之一被禁用以使功率耗散最小化。这两个独立受控电流由多输出电流高电压装置(12)响应于两个分开的控制信号(23、24)来产生。

Description

功率系统抑制方法及其装置和结构
技术领域
本发明一般地涉及电子学，更具体地，涉及形成半导体装置和结构的方法。
背景技术
过去，电子工业利用各种方法和装置来控制高值或大输入电压以提供受控输出电压和电流。1995年12月19日授予Tisinger等人的美国专利号5477175公开了这种装置的一个例子，称作离线自举启动电路，此处将其引入作为参考。自举启动电路接收大输入电压并产生输出电流，对电容器充电并引起输出电压。然而许多应用需要一系列电流，可以控制来对电容器充电并形成输出电压。然而，使用多个自举启动电路增加了制作成本和所得半导体产品以及使用该产品的应用的复杂性。
因此，需要有能够接收具有高电压值的输入电压并从该输入电压产生一系列电流的启动电路。
附图说明
图1示意性示出根据本发明的高电压多输出电流装置的一个部分的实施方案；
图2示出图1的根据本发明的高电压多输出电流装置的实施例的一个部分的放大俯视图；
图3示出图2的根据本发明的高电压多输出电流装置的一个部分的放大剖视图；
图4示意性示出利用图2的根据本发明的高电压多输出电流装置的功率控制电路的一部分的实施方案；
图5图示出图4的根据本发明的功率控制电路的某些信号；以及
图6示意性示出利用图2的根据本发明的高电压多输出电流装置的静电放电(ESD)保护电路的一部分的实施方案。
为了例示简单和清楚，图中的元件并不一定是成比例的，不同附图中的类似参考号表示类似元件。另外，为了描述简单，省略了众所周知的步骤的描述和细节。用于此处，载流电极指的是装置的承载通过该装置的电流的元件，例如MOS晶体管的源极或漏极，或双极晶体管的发射极和收集极，控制电极指的是装置的控制通过该装置的电流的元件，例如MOS晶体管的栅极，或双极晶体管的基极。
具体实施方式
图1示例性示出高电压多输出电流装置12的一部分的实施方案，它能够由单个高电压输入引起多个独立受控输出电流。装置12包括高电压多输出元件11，优选地形成为包括JFET晶体管13、第一MOS晶体管14，和第二MOS晶体管15。装置12还包括第一偏置电阻17和第二偏置电阻18，用于分别向晶体管14和15的栅极提供偏置电流。装置12接收高电压输入22处的高电压并分别响应施加到输入23和24上的控制信号而分别在输出19和21处引起第一输出电流和第二输出电流。
为了提供这一功能，晶体管13的漏极与输入22相连，源极与公共节点16相连。晶体管14和15的漏极与晶体管13的源以及公共节点16相连。晶体管14的栅极与输入23以及晶体管17的第一接线端相连，源极与输出19相连。晶体管15具有与输入24以及晶体管18的第一接线端相连的栅极以及与输出21相连的源极。晶体管17和18的第二接线端与晶体管13的源极以及晶体管14和15的漏极相连。在图3的描述中将更详细地解释晶体管13的栅极连接。在优选实施方案中，晶体管14和15都是N沟道MOS晶体管，而晶体管13为N沟道J-FET晶体管。在其它实施方案中，晶体管14和15可以是其它晶体管结构，例如J-FET和双极晶体管。
当电压施加到输入22上时，由施加到控制输入23和24上的电压控制输出19和21。晶体管14和15独立地启用和禁用，这样，每个相应的输出19和21具有独立受控的输出电流。如果没有外部电压施加到输入23或24上，例如输入23或24浮动，相应的电阻17或18提供来自晶体管13的偏置电流以启用装置12和相应的晶体管以在相应的输出19或21处引起输出电流。在实际运作的电路中，控制电压通常施加到输入23和24上以控制输出电流的值。当施加到输入23或24上的电压产生小于相应的晶体管的预置电压的栅-源电压时，该晶体管通常被禁用。即使当晶体管14或15被禁用时，还是有电流流经相应的晶体管17或18，这样，晶体管17和18被设计用来确保偏置电流非常小，以使装置12的功率耗散最小化。禁用晶体管14和15就禁用了装置12。当施加到输入23上的电压产生大于晶体管14的阈值电压的栅-源电压时，晶体管14被启用，电流流经晶体管13和14到达输出19。类似地，当施加到输入24上的电压大于晶体管15的阈值电压时，晶体管13和15被启用，电流流经晶体管13和15到达输出21。正如以下所要见到的，装置12的新颖结构以及元件11有助于由一个装置引起这两个不同的且独立受控的输出电流。装置12所提供的输出电流的最大值通过调节晶体管14和15的沟道宽度来选择。
晶体管13、14和15的击穿电压取决于应用和各种其它因素。在用于环球线电压应用的一个实施方案中，晶体管13的漏极关于衬底76的击穿电压可以超过四百伏特(400V)，而晶体管14和15的源极处可承受的电压可超过五十伏特(50V)。
图2示出在图1的描述中所解释的装置12的实施方案的一部分的放大俯视图。图3示出示于图2中的装置12沿3-3线的放大剖视图。这一描述参考了图2和图3。晶体管14和15一般地由图2中的虚线标示。晶体管13、14和15形成为半导体衬底76表面上的封闭几何形状。通常这些封闭几何形状具有同心的中心，并具有一些重叠的边缘。在优选实施方案中，封闭几何形状形成为具有不同同心半径的圆形或圆形的弧。为了解释清楚，说明了优选实施方案，然而，本领域技术人员将意识到，也可使用其它封闭形状——例如椭圆形、方形、五边形、六边形等——代替圆形，并且晶体管13、14和15可具有不同的长度和宽度。
在优选实施方案中，晶体管13的封闭几何形状形成为半径递增的同心圆。晶体管14和15的几何形状的第一部分形成为圆形，而第二部分形成为圆形的弧，其半径大于晶体管13、14和15的圆形部分的半径。晶体管13包括漏极接触72和覆盖在接触72上的漏极电极71。晶体管14还包括一对掺杂区域，形状为圆形的弧，形成一对源极区域84，还包括栅极多晶硅88，形状为圆形的弧。晶体管15包括一对掺杂区域，形状为圆形的弧，形成一对源极区域85，还包括栅极多晶硅86，形状为圆形的弧。
在优选实施方案中，晶体管13的漏极接触72形成为衬底76表面上的掺杂区域。接触72形状为具有第一半径和中心70的中空第一圆形。圆形掺杂区域73形成在衬底76表面上，与接触72同心，具有大于接触72的半径的第二半径。因为接触72的中空圆形形状，区域73的第一圆形内部位于接触72下方(见图3)。区域73的第二圆形部分从接触72的外围延伸到多晶硅88和86的内缘，形成晶体管13的沟道。衬底76与区域73位于接触72之下的部分以及区域73的第二部分之间的界面用作J-FET晶体管13的栅极。通常，衬底76(从而晶体管13的栅极)与使用装置12的电路中最低的电势相连。区域73位于多晶硅88和86的内弧下方的弧形成晶体管13的源极以及每个晶体管14和15的漏极。这一第三圆形区域径向延伸到区域73的外缘77。从而晶体管13的漏极和源极形成封闭几何形状，源极半径大于漏极半径。此外，一个掺杂区域用来形成晶体管13的源极和漏极以及晶体管14和15的漏极。
晶体管14的源极区域84形成为两个掺杂区域，每一个的形状都是圆形的弧，半径大于晶体管14的漏极的半径。通常，源极区域84的内部位于多晶硅88的下方。源极接触83形成在源极区域84内。源极区域84的两个掺杂区域由沿多晶硅88的外围形成的开孔114隔开。多晶硅88的一部分延伸通过开孔114并形成凸出部(tab)116，帮助形成与多晶硅88的接触。电阻17形成为衬底76表面上的掺杂区域。电阻17的一端在凸出部116的下方延伸——虚线所示——以在节点16处形成与区域73的电接触。电阻17的第二端通过金属连接118与凸出部116相连。类似地，晶体管15的源极区域85形成为两个掺杂区域，每一个都是弧形，半径大于晶体管15的漏极的半径。通常，源极区域85的内部位于多晶硅86的下方。源极接触80形成在源极区域85内。源极区域85的两个掺杂区域由沿多晶硅86的外围形成的开孔115隔开。多晶硅86的一部分延伸通过开孔115并形成凸出部117，帮助形成与多晶硅86的接触。电阻18形成为衬底76表面上的掺杂区域。电阻18的一端在凸出部117的下方延伸——虚线所示——以在节点16处形成与区域73的电接触。电阻18的第二端通过金属连接119与凸出部117相连。对每个晶体管14和15的源极使用两个掺杂区域有助于每个晶体管与栅极电极的连接以及形成电阻17和18。
正如图2和3的说明中可见，由区域73形成的晶体管14和15的圆形部分的内围合并到晶体管13的外围中以形成合并到晶体管14和15的漏极中的晶体管13的源极。区域73的外围具有曲线轮廓，而区域84和85的内围具有与区域73的周边形状相同的形状。另外，栅极结构78和79具有与区域73的外围形状相同的轮廓。使用相同的轮廓有助于为晶体管14和15形成控制良好的沟道。
在优选实施方案中，漏电极71形成为绝缘体64——例如场氧化层——上和层间电介质102上的封闭圆形。由于漏极接触72具有中空圆形结构，电极71与接触72重叠的部分延伸通过绝缘体64和电介质102直到接触72。电极71还用作焊接点以形成与装置12的接触。接触72中央部分的开孔部分有助于在不损伤装置12的情况下与电极71的焊接。在其它实施方案中，接触72可以形成为区域73中的封闭圆形。
参见图3，晶体管13、14和15形成在衬底76的表面上。衬底76表面的一部分进行掺杂以形成圆形区域73。区域73的一部分更重掺杂以形成区域73内的同心中空圆形漏极接触72。源极区域85和源极区域84形成为衬底76表面上的掺杂区域，并与区域73的圆周隔开。源极接触83和80形成在相应的源极区域84和85中。
晶体管14的体区域75形成为衬底76表面上的掺杂区域，位于多晶硅88下方。区域75的一部分延伸通过开孔114(图2)以帮助形成与区域75的接触。类似地，晶体管15的体区域74形成为衬底76表面上的掺杂区域，位于多晶硅86下方。为了使附图清楚，通过开孔114和115的延伸部分没有示出。区域74的一部分延伸通过开孔115(图2)以帮助形成与区域74的接触。栅极结构78形成在衬底76上，插入源极区域84和区域73之间，栅极区域79形成在衬底76上，插入源极区域85和区域73之间。栅极结构78包括形成在衬底76上的栅极绝缘体81、形成在绝缘体81上的栅极多晶硅88以及形成在多晶硅88上的电介质102。类似地，栅极结构79包括形成在衬底76上的栅极绝缘体82、形成在绝缘体81上的栅极多晶硅86、形成在多晶硅86上的电介质102，以及形成在电介质102上的栅极电极87。通常，结构78的一个边缘覆盖在源极区域84的一部分上，而另一边缘覆盖在区域73的一部分上。类似地，结构79的一个边缘覆盖在源极区域85的一部分上，而另一边缘覆盖在区域73的一部分上。优选地，衬底76为P型材料，区域73、源极区域85和源极区域84为N型材料，从而晶体管13形成为N沟道J-FET晶体管而晶体管14和15形成为N沟道MOS晶体管。
本领域技术人员将意识到装置12的圆形的封闭几何图形也可以是这样的：区域73形成为椭圆形而区域84和85形成为弧形，或区域73形成为方形而区域84和85形成为沿方形每一边的矩形，或区域73形成为五边形而区域84和85形成为沿五边形某些边的矩形，或区域73形成为六边形而区域84和85形成为沿六边形某些边的矩形，等等。
图4示意性示出使用装置12的功率控制系统25的一部分的实施方案。功率控制系统25使用装置12和启动控制电路34用于控制系统25的高电压加电序列和抑制系统25的工作。系统25接收电压输入57和电压回路(voltage return)58之间的输入电压。其它元件通常从外部与电路34连接，以提供系统25所需要的功能。例如，储能电容49，具有初级电感54、次级电感55和辅助电感60的变压器53，整流二极管61，另一存储电容62，脉宽调制器(PWM)控制器51，功率晶体管52，抑制晶体管35，以及负载63通常都是系统25的一部分。示出电容49和62、变压器53、控制器51、晶体管52以及二极管61和30只不过是为了帮助描述装置12和电路34的工作。本领域技术人员能够理解在图4中未示出的元件和功能通常也包括在其中，形成完整的功率控制系统。在多数实施方案中，电容49和62、变压器53、控制器51、晶体管35以及二极管61和30不在形成装置12和电路34的半导体单元片上。在某些实施方案中，控制器51和晶体管52可以是形成装置12和电路34的半导体单元片的另一部分或不在单元片上。
在优选实施方案中，晶体管14具有比晶体管15更窄的沟道宽度，向输出19提供比晶体管15提供给输出21更小的输出电流。在这一优选实施方案中，晶体管15具有大约六百(600)微米的宽度，而晶体管14具有大约一百(100)微米的宽度。本领域技术人员将意识到，取决于所需的电流密度和晶体管设计规则，晶体管14和15可以具有大约相等的宽度或各种其它宽度。
装置12和电路34用来提供初始电压，用于激励系统25中的电路，从而系统25可以提供施加给与系统25相连的其它电路——例如控制器51——初始电压序列的平滑受控的启动。电路34具有第一输出46和第二输出47，提供基本等于来自装置12的输出19的第一输出电流和来自输出21的第二输出电流的两个受控电流。在优选实施方案中，输出46和47连在一起以形成输出48以及电路34的相关受控输出电流。在其它实施方案中，输出46和47可以分开，用于为不同的电路功能提供电流。为了控制装置12的输出电流，装置34具有第一电流控制回路，包括第一检测电阻26、第一检测晶体管28，以及包括第一参考晶体管32和第一镜像晶体管33的第一电流镜31a电路34的第二电流控制回路包括第二检测电阻27、第二检测晶体管29，以及包括第二参考晶体管37和第二镜像晶体管38的第二电流镜36。第一控制回路控制输出19处产生的第一输出电流。输出19处的电流流经电阻26并在电阻26上产生相应的电压降。电阻26连接在晶体管28的栅极和源极之间，形成晶体管28的栅-源电压，从而降落在电阻26上的电压建立流经晶体管28的第一检测电流。电流镜31接收来自晶体管28的第一检测电流，并作为响应控制施加到控制输入23上的电压，从而控制晶体管14的栅极电压和第一输出电流的值。随着输出19处的输出电流增大，第一检测电流相应增大，降低了晶体管28的栅极电压并相应地降低了输入23上的控制电压，从而减小输出电流值。因此，这一负反馈回路用于控制晶体管14中的电流。类似地，第二控制环包括第二偏置电阻27，用于接收输出21处的第二输出电流，并作为响应为晶体管29产生栅-源电压并产生流经晶体管29的第二检测电流。晶体管29与第二电流镜36耦合，后者接收来自晶体管29的第二检测电流，并作为响应控制施加到第二控制输入24上的控制电压，从而控制晶体管15的栅极电压和第二输出电流的值。在某些实施方案中可省略这两个电流控制回路。
电路34还包括工作电压探测器39和初始电压探测器40，用于对装置12的工作进行排序。在启动周期期间，探测器39和40根据在输出48处形成的电压的值控制晶体管14和15的工作。在某些实施方案中，输出46和47可以是分开的，用于向不同的电路功能提供电流，从而，探测器39和40可以与电路34或其它电路(见，例如图6)的相同或不同输出相连。电压参考电路56在参考电路56的第一和第二输出上提供两个参考电压。探测器39和40利用这两个参考电压来设置探测电平用于探测初始电压值和所需工作电压值。控制器51具有启用输入，由探测器39的输出控制，以保证控制器51不会驱动主级电感54，直到达到所需工作电压。本领域技术人员将意识到，只要控制回路控制电流，并且探测器根据输出46和47上的电压控制装置12，那么就可以用很多种设计来实现电流控制电路以及探测器39和40。
随着输入57和22处的电压从零开始并随时间增大，输出46和47处的输出电压从零开始并增大超过初始电压值并达到所需的工作电压值。所需的工作电压值通常选定为为其它位于电路34外部的电路——例如控制器51和负载63——提供正常工作的值。初始电压值通常远小于所需工作值，并且一般是能用来开动某些基本电路功能的电压值的下限。例如，初始电压值可以是在输出电压达到所需工作值之前某些基本的比较器和其它电路需要在这个值处工作的值。初始电压值通常用于开动参考电路56和探测器39和40。为了提供这一初始电压，输出48与电容49相连，来自输出46和47的电流对电容49充电以在输出48上形成电路34的输出电压。电路34接收这一输出电压并作为响应控制装置12的排序。初始电压选择为尽可能低，从而电容49可以尽快充电至初始电压以减小启动系统25所需要的总时间。
只要输出电压小于初始电压值，探测器40就接收输出电压并作为响应禁用晶体管15并启用装置12以提供来自晶体管14的电流。当输出电压等于或大于初始电压值时，探测器40也启用晶体管15从而装置12能够产生第一和第二输出电流。当输出电压等于或大于所需工作电压时，探测器39接收输出48上的输出电压并作为响应禁用装置12。在优选实施方案中，探测器39具有滞后以防止输出电压在所需工作电压值附近略微变化时探测器39的开和关。由于滞后输入，当输出电压下降到大约等于所需工作电压值减去探测器39的滞后偏移电压的第三值时，探测器39重新启用装置12。为了辅助这一功能，探测器39具有与输出48耦合的输入，以及分别与第一禁用晶体管41和第二禁用晶体管42耦合的两个输出。探测器39和40以及相应的参考电路可以由本领域技术人员所熟知的多种电路来形成，包括单个MOS晶体管，利用晶体管的阈值来建立参考电压值。
图5为一曲线图，具有曲线43和45，分别示出电路34的输出电压和输出电流。这一描述参考了图4和图5。在向输入57施加功率之前，电容62和49放电，输出48为零伏特。因此，电路34不工作，没有来自装置12的输出电流。当在时间T0处输入电压施加到输入57上时，电流开始流经电感54并流入装置12的输入22。随着输入22上的电压增大，晶体管13开启并通过电阻17和18向晶体管14和15提供偏置电流。探测器39的输出为低而探测器40的输出为高，从而，晶体管41和42被禁用而晶体管44被启用以将输入24拉低并禁用晶体管15。电阻17拉动控制输入23——从而拉动晶体管14的栅极——拉到输入22的输入电压并启用晶体管14向电路34提供第一输出电流。电路34控制输出电流以输出电流值68向输出48提供第一控制电流(见曲线45)。输出电流开始对电容49充电。在时间T1，电容49充电至初始电压值65，探测器40的输出切换至低值，从而禁用晶体管44并使电阻18能够启动晶体管15。电路34接收第二输出电流并控制该值以向输出48提供第二控制电流。电路34还向控制器51提供第三输出。晶体管14保持启用，从而，输出48处的受控输出电流增大到值69，电容49现在被来自装置12的第一和第二输出电流充电。
当输出48上的电压的值在时间T2处增大到所需工作电压值66时，探测器39的输出切换至高值，从而启用晶体管41和42以将控制输入23和24拉低并禁用装置12。探测器39的输出上的高电压也启用控制器51，且晶体管52开始响应于控制器51驱动输入22。系统25开始向负载63施加功率。如果输出48上的输出电压增大到第三电压值67，则探测器39的滞后偏移在时间T3处探测到低电压并禁用晶体管41和42，从而启用装置12以向输出48提供第一和第二输出电流，并再一次将电容49充电至工作电压值66。第三电压值67可以是任何值，包括非常接近值65的值。
在系统工作过程中，有可能需要禁用或抑制系统25。例如，负载63可能探测到需要禁用系统25的条件。在这样的情形中，负载63或另一电路(未示出)可启用晶体管35以将输出48拉低并抑制系统25的工作。将输出48拉低使得电容49放电。当电容49放电至小于初始电压值的值时，探测器40启用晶体管44来禁用装置12的晶体管15。禁用晶体管15抑制了系统25提供第二输出电流并保持装置12能够提供第一输出电流。由于第一输出电流远小于第二输出电流——优选地至少小十倍，保持晶体管14启用禁用了控制器51并防止了系统25向负载63提供电压，并使得装置12能够提供第一输出电流作为待机电流。这样，这一方法提供了简单的方法来抑制系统25的工作而同时又保持待机电流，并提供了在负载63禁用晶体管35时能够容易地对电容49进行重新充电的方法。重要的是在系统25被抑制时使耗散的总功率最小化。由于第一输出电流的低电流，这一抑制系统25的方法使得因向输入57提供电压而耗散的功率总量最小化。通常第一输出电流的值被选择为小于认证标准——例如ENERGY STAR——中所指定的待机电流。可以看出装置12和晶体管35形成系统控制器50和系统25的抑制电路。
本领域技术人员将理解，可以在工作序列中的任意时刻启用晶体管35，抑制功能开始于在那一时间存在的输出电压和电流值。另外，探测器39和40也能够使用其它控制序列，例如在探测到初始电压值滞后启用装置12以仅提供第二输出电流，或者倒转次序在探测到初始电压值之前提供第二输出电流并在探测到初始电压值滞后提供第一输出电流，等等。
图6示意性示出静电放电(ESD)保护电路90的一部分的实施方案。电路90利用装置12的输出21作为启动电流源来保护输出91处的受控启动电压，还利用输出19来为与输入57相连的电路启用ESD保护。在电路工作过程中，电路常常会受到来自外部源的ESD放电。
这样的ESD放电能够容易地破坏与ESD放电源相连且离得很近的半导体装置。在ESD事件过程中，电路90利用装置12的晶体管14来启用晶体管，97并使用晶体管15来提供电路90的输出91上的输出电压受控启动。这样，晶体管14和15独立工作以实现来自晶体管13的输出的两个不同功能。探测器39和晶体管41用于控制晶体管15来提供输出电压的控制启动，ESD探测器96用于禁用晶体管14除非发生ESD事件。电路90还包括参考电路93，提供用于探测输出91上的所需工作电压值的第一参考电压，并提供用于禁用晶体管14的第二参考电压。
工作电压探测器39控制晶体管15对电容49充电直到输出91上的电压达到所需工作电压值。当施加到输入22上的输入电压最初施加到电路90上时，电容49被放电。输入电压充分增大来开启晶体管13，并通过晶体管18向晶体管15提供偏置电流。探测器39的输出开始于低电压值并保持低直到输出91上的输出电压达到所需工作电压值。低电压禁用晶体管41，使得电阻18能够启用晶体管15以形成输出电流对电容49进行充电并形成输出电压。当电容49充电至所需工作电压值时，探测器39的输出变高，启用晶体管41并禁用装置12的晶体管15。探测器39的滞后用于将输出电压保持在所需工作电压值，如图4的描述中所解释的那样。探测器39对晶体管14没有作用。
当ESD事件发生时，ESD对晶体管14的栅极充电，从而启用晶体管14。晶体管14用于提供足以将晶体管97驱动至低阻抗状态的驱动电流。晶体管97通常为低导通电阻功率晶体管，当晶体管97处于低阻抗状态中时能容易地吸收ESD放电导致的电流。只要电路90没有处在大于探测器96的参考输入电压的输出91所确定的正常工作状态中，则晶体管14就将被探测器96的高输出状态启用。在电路90的正常工作状态下，晶体管14将被禁用从而使得驱动器控制块98能够控制晶体管97。
本领域技术人员将注意到探测器96可具有多种实现方式。一个示例实现方式包括比较器94，接收倒转输入上的输出电压和非倒转输入上的ESD探测电压。比较器94的输出与装置12的输入23相连。
考虑到上面所有的，显然公开了新装置、形成该装置的方法，以及使用该装置的方法。在其它特征中还包括了通过将启动装置的输入拉至低电压来抑制功率控制系统的工作。输出上的低电压导致启动装置禁用充电电流并抑制功率控制系统的工作，同时耗散尽可能低的电流。还包括了使用一个掺杂区域来形成J-FET晶体管的源极和漏极以及两个MOS晶体管的漏极。该单个掺杂区域形成为封闭几何形状。对所有三个晶体管使用一个掺杂区域使得高电压多输出电流装置的成本最小化。封闭形状还有助于形成邻近于单个掺杂区域的两个MOS晶体管的源极，进一步使得用于高电压多输出电流的空间最小化。独立受控MOS晶体管有助于将高电压多输出电流装置用于两个不同电流，用于对功率控制电路和其它需要多个独立受控输出电流的电路的启动进行排序。
应当指出，元件11和装置12可包括多于两个的输出以及像晶体管14和15这样的晶体管。例如，元件11和装置12可包括与晶体管14和15并联的第三晶体管。第三晶体管还可具有与节点16相连的漏极、形成装置12的第三输出的源极，以及形成装置12的第三输入的栅极。第三晶体管可具有相关的第三电阻，它具有与介电16相连的第一端和与第三晶体管的栅极相连的第二端。第三晶体管可形成与第一和第二输出电流不同的第三输出电流。使用全部三个晶体管的应用的例子可包括晶体管14和15提供第一和第二输出电流，如图4的描述中所解释的那样，第三晶体管可提供第三输出电流来驱动晶体管97，如图6的描述中所解释的那样。另外，元件11和装置12可具有任意数目的这样的晶体管和相关的电阻。

Claims (20)

1.一种形成高电压多输出电流装置的方法，包括：
提供第一导电类型的衬底；
在衬底的第一部分上形成第二导电类型的第一掺杂区域(73)，包括将第一掺杂区域形成为第一封闭几何形状，具有中心和第一周边(77)，其中第一周边的第一部分具有第一轮廓而第一周边的第二部分具有第二轮廓，其中第一掺杂区域(73)包括J-FET晶体管(13)的漏极和源极、第一MOS晶体管(14)的漏极以及第二MOS晶体管(15)的漏极；
在衬底上形成第二导电类型的第二掺杂区域(84)，具有第二周边，其中第二周边的一部分与第一周边(77)的第一部分并列，并具有形状与第一轮廓相同的第三轮廓，其中第二掺杂区域为第一MOS晶体管(14)的源极；以及
在衬底上形成第二导电类型的第三掺杂区域(85)，具有第三周边，其中第三周边的一部分与第一周边的第二部分并列，并具有形状与第二轮廓相同的第四轮廓，其中第三掺杂区域为第二MOS晶体管的源极。
2.根据权利要求1的方法，进一步包括形成第一MOS晶体管的栅极(88)，覆盖在第一周边的第一部分的一部分和第二周边的该部分上，其中第一MOS晶体管的栅极的一部分具有形状与第一轮廓相同的第五轮廓，还包括形成第二MOS晶体管的栅极(86)，覆盖在第一周边的第二部分的一部分和第三周边的该部分上，其中第二MOS晶体管的栅极的一部分具有形状与第二轮廓相同的第六轮廓。
3.根据权利要求1的方法，其中包括将第一掺杂区域形成为具有中心和第一周边的第一封闭几何形状的、在衬底的第一部分上形成第二导电类型的第一掺杂区域包括将第一掺杂区域形成为具有距离中心的第一半径的圆形。
4.根据权利要求3的方法，其中在衬底上形成第二掺杂区域和在衬底上形成第三掺杂区域包括将第二掺杂区域形成为具有第二半径的圆的第一弧并将第三掺杂区域形成具有第三半径的圆的第二弧。
5.根据权利要求1的方法，进一步包括在第一掺杂区域(73)中形成第二导电类型的第四掺杂区域(72)。
6.根据权利要求1的方法，进一步包括形成具有与第一掺杂区域(73、16)耦合的第一端和与第二掺杂区域(84)耦合的第二端的第一电阻(17)。
7.根据权利要求1的方法，进一步包括形成具有与第一掺杂区域(73、16)耦合的第一端和与第三掺杂区域(85)耦合的第二端的第二电阻(18)。
8.一种高电压多输出电流装置，包括：
第一导电类型的衬底；
位于衬底的第一部分上的第二导电类型的第一掺杂区域(73)，第一掺杂区域形成为第一封闭几何形状，具有中心和第一周边，其中第一周边的第一部分具有第一轮廓而第一周边的第二部分具有第二轮廓，其中第一掺杂区域为J-FET晶体管的漏极和源极、第一MOS晶体管的漏极以及第二MOS晶体管的漏极；
位于衬底上的第二导电类型的第二掺杂区域(84)，具有第二周边，其中第二周边的一部分与第一周边的第一部分并列，并具有形状与第一轮廓相同的第三轮廓，其中第二掺杂区域为第一MOS晶体管(14)的源极；以及
位于衬底上的第二导电类型的第三掺杂区域(86)，具有第三周边，其中第三周边的一部分与第一周边的第二部分并列，并具有形状与第二轮廓相同的第四轮廓，其中第三掺杂区域为第二MOS晶体管(15)的源极。
9.根据权利要求8的高电压多输出电流装置，进一步包括第一栅极结构(78)，覆盖在第一周边和第二周边的第一部分的一部分上，还包括第二栅极结构(79)，覆盖在第一周边和第三周边的第二部分的一部分上。
10.根据权利要求8的高电压多输出电流装置，进一步包括第二导电类型的第四掺杂区域(72)，位于第一掺杂区域中，第四掺杂区域具有比第一掺杂区域更重的掺杂。
11.根据权利要求8的高电压多输出电流装置，进一步包括低导通电阻晶体管(97)，耦合为接收来自第一MOS晶体管的电流并作为响应将ESD传导至电压回路。
12.根据权利要求11的高电压多输出电流装置，其中低导通电阻晶体管(97)也与J-FET晶体管的漏极耦合。
13.根据权利要求11的高电压多输出电流装置，进一步包括工作电压探测器(39)，具有输入以接收第二MOS晶体管(15)的输出电压并在输出电压等于或大于所需值时禁用第二MOS晶体管。
14.根据权利要求11的高电压多输出电流装置，进一步包括第一电流控制回路(29、36)，接收来自第二导电类型的第三掺杂区域(86)的电流，第一电流控制回路具有输入；还包括第二电流控制回路(29、36)，接收来自第二导电类型的第二掺杂区域(84)的电流，第二电流控制回路具有输出；还具有电容(49)，与第一第二电流控制回路的输出耦合。
15.根据权利要求14的高电压多输出电流装置，进一步包括工作电压探测器(39)，具有与第一电流控制回路耦合的输入以接收第一和第二电流控制回路的输出电压并当输出电压等于或大于所需值时禁用第一MOS晶体管(15)和第二MOS晶体管。
16.根据权利要求15的高电压多输出电流装置，进一步包括抑制晶体管(35)，与第一电流控制回路的输出耦合，以将来自第二MOS晶体管的电流耦合到电压回路。
17.一种功率控制系统抑制方法，包括：
响应于输出电压的第一值(初始值)在系统控制器(50)的输出(48)处产生第一输出电流(21)；以及
将输出耦合到电压回路(58)以抑制第一输出电流的产生。
18.根据权利要求17的方法，进一步包括响应于输出电压的第二值(0伏特)在系统控制器的输出处产生第二输出电流(19)，其中第二输出电流小于第一输出电流。
19.根据权利要求18的方法，其中产生第二输出电流(19)包括在输出电压大于第一值(初始值)时产生第一输出电流和第二输出电流(19)，并在输出电压至少等于第三值(所需值)时禁止产生第一输出电流(21)和第二输出电流(19)，其中第一值(初始)大于第二值(零伏特)，第三值(所需值)大于第一值和第二值。
20.根据权利要求17的方法，进一步包括在系统控制器(50)的输入(22)上接收输入电压，产生第一输出电流，对以第一输出电流与输出耦合的电容(49)充电，以及在输出电压为大于第一值的第二值(所需值)时禁用第一输出电流。
CNB2004800289656A 2003-10-14 2004-09-10 高电压多输出电流装置和形成其的方法 Active CN100458638C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/685,091 US6943069B2 (en) 2003-10-14 2003-10-14 Power system inhibit method and device and structure therefor
US10/685,091 2003-10-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101481795A Division CN101106130B (zh) 2003-10-14 2004-09-10 高电压多输出电流装置

Publications (2)

Publication Number Publication Date
CN1864115A true CN1864115A (zh) 2006-11-15
CN100458638C CN100458638C (zh) 2009-02-04

Family

ID=34423095

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101481795A Active CN101106130B (zh) 2003-10-14 2004-09-10 高电压多输出电流装置
CNB2004800289656A Active CN100458638C (zh) 2003-10-14 2004-09-10 高电压多输出电流装置和形成其的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101481795A Active CN101106130B (zh) 2003-10-14 2004-09-10 高电压多输出电流装置

Country Status (10)

Country Link
US (3) US6943069B2 (zh)
EP (2) EP1843470B1 (zh)
JP (2) JP4836796B2 (zh)
KR (1) KR101137242B1 (zh)
CN (2) CN101106130B (zh)
AT (2) ATE388433T1 (zh)
DE (2) DE602004012305T2 (zh)
HK (2) HK1095393A1 (zh)
TW (1) TWI339324B (zh)
WO (1) WO2005040952A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545575A (zh) * 2010-12-24 2012-07-04 三垦电气株式会社 起动电路、开关电源用ic以及开关电源装置
CN101197541B (zh) * 2006-12-05 2012-10-10 半导体元件工业有限责任公司 电源控制器的结构及其形成方法
CN105391280A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 用于生成备用电压的系统和方法
CN106298768A (zh) * 2015-06-10 2017-01-04 联华电子股份有限公司 半导体元件及半导体元件的操作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US20060086974A1 (en) * 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7955943B2 (en) * 2005-01-25 2011-06-07 Semiconductor Components Industries, Llc High voltage sensor device and method therefor
US7477532B2 (en) 2005-08-18 2009-01-13 Semiconductor Components Industries, L.L.C. Method of forming a start-up device and structure therefor
CN100495881C (zh) * 2005-12-21 2009-06-03 昂宝电子（上海）有限公司 用于驱动双极晶体管的系统和用于控制电源变换器的系统
JP5343306B2 (ja) * 2006-03-24 2013-11-13 富士電機株式会社 スイッチング電源用ｉｃおよびスイッチング電源
JP5564749B2 (ja) * 2006-11-20 2014-08-06 富士電機株式会社 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
KR20080111333A (ko) * 2007-06-18 2008-12-23 삼성전기주식회사 전압 검출 소자 및 이를 이용한 ａｄ 컨버터
JP2009147001A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置
JP5217544B2 (ja) * 2008-03-19 2013-06-19 富士電機株式会社 スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
TWI503956B (zh) 2009-09-30 2015-10-11 Semiconductor Components Ind 高電壓感測器設備及其方法
US8411471B2 (en) * 2010-06-18 2013-04-02 Infineon Technologies Ag Electronic circuit and semiconductor arrangement with a load, a sense and a start-up transistor
JP2012161117A (ja) * 2011-01-28 2012-08-23 Rohm Co Ltd Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US9048747B2 (en) 2011-11-23 2015-06-02 Zahid Ansari Switched-mode power supply startup circuit, method, and system incorporating same
US20130271102A1 (en) * 2012-04-12 2013-10-17 Roger Lin Power supply control structure
JP6070164B2 (ja) * 2012-12-21 2017-02-01 サンケン電気株式会社 スイッチング電源装置
US10340686B2 (en) 2014-12-11 2019-07-02 Denso Corporation Electronic device
JP6072881B2 (ja) * 2015-11-04 2017-02-01 ローム株式会社 Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US10910822B2 (en) * 2018-07-06 2021-02-02 Texas Instruments Incorporated Control of a power transistor with a drive circuit
US10679938B2 (en) * 2018-07-31 2020-06-09 Texas Instruments Incorporated Power transistor coupled to multiple sense transistors

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370701A (en) * 1981-04-24 1983-01-25 Rockwell International Corporation Energy conserving drive circuit for switched mode converter utilizing current snubber apparatus
US4450338A (en) * 1982-05-04 1984-05-22 Tre Corporation Method of fabricating a truss core sandwich panel
JPS61290767A (ja) * 1985-06-19 1986-12-20 Hitachi Ltd Ｍｏｓ電界効果トランジスタ
JPS6281054A (ja) * 1985-10-04 1987-04-14 Nec Corp 半導体装置
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5285369A (en) * 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5313082A (en) * 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit
JPH07123709A (ja) * 1993-10-28 1995-05-12 Matsushita Electric Ind Co Ltd 電源装置
CA2172890C (en) * 1995-06-06 2005-02-22 Harold R. Schnetzka Switch driver circuit
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
TW432276B (en) * 1997-03-08 2001-05-01 Acer Peripherals Inc Power-saving type power-supply with the capability of quickly restoring the start
JPH10309078A (ja) * 1997-04-30 1998-11-17 Canon Inc スイッチング型直流電源装置
US5892389A (en) * 1997-06-03 1999-04-06 Motorola, Inc. Method and circuit for current limiting of DC-DC regulators
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
US6204655B1 (en) * 1999-11-01 2001-03-20 Maxim Integrated Products, Inc. Voltage-controlled current source with variable supply current
JP3664061B2 (ja) 1999-12-28 2005-06-22 日産自動車株式会社 電流制御型半導体素子用駆動回路
US6259618B1 (en) * 2000-05-03 2001-07-10 Analog And Power Electronics Corp. Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup
JP3645165B2 (ja) * 2000-10-02 2005-05-11 オリンパス株式会社 給電制御装置
US6528980B1 (en) * 2001-03-22 2003-03-04 National Semiconductor Corporation Method and system for multiple bias current generator circuits that start each other
IL153606A0 (en) * 2002-12-24 2003-07-06 Lightech Electronics Ind Ltd Energy saving startup circuit for power supply
US6940320B2 (en) * 2003-10-14 2005-09-06 Semiconductor Components Industries, L.L.C. Power control system startup method and circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197541B (zh) * 2006-12-05 2012-10-10 半导体元件工业有限责任公司 电源控制器的结构及其形成方法
CN102545575A (zh) * 2010-12-24 2012-07-04 三垦电气株式会社 起动电路、开关电源用ic以及开关电源装置
CN103840651A (zh) * 2010-12-24 2014-06-04 三垦电气株式会社 起动电路、开关电源用ic以及开关电源装置
CN102545575B (zh) * 2010-12-24 2014-08-13 三垦电气株式会社 起动电路、开关电源用ic以及开关电源装置
US8934271B2 (en) 2010-12-24 2015-01-13 Sanken Electric Co., Ltd. Startup circuit, switching power source IC, and switching power source apparatus
CN103840651B (zh) * 2010-12-24 2016-08-24 三垦电气株式会社 起动电路、开关电源用ic以及开关电源装置
CN105391280A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 用于生成备用电压的系统和方法
CN105391280B (zh) * 2014-08-29 2017-12-01 英飞凌科技奥地利有限公司 用于生成备用电压的系统和方法
CN106298768A (zh) * 2015-06-10 2017-01-04 联华电子股份有限公司 半导体元件及半导体元件的操作方法
CN106298768B (zh) * 2015-06-10 2019-03-19 联华电子股份有限公司 半导体元件及半导体元件的操作方法

Also Published As

Publication number Publication date
TWI339324B (en) 2011-03-21
ATE388433T1 (de) 2008-03-15
US20070190700A1 (en) 2007-08-16
CN101106130B (zh) 2010-06-02
DE602004012305T2 (de) 2009-03-19
KR20110039579A (ko) 2011-04-19
DE602004012305D1 (de) 2008-04-17
WO2005040952A3 (en) 2005-08-04
EP1843470B1 (en) 2009-08-05
HK1114945A1 (en) 2008-11-14
JP5602111B2 (ja) 2014-10-08
ATE438953T1 (de) 2009-08-15
JP2012023953A (ja) 2012-02-02
JP4836796B2 (ja) 2011-12-14
US20050077551A1 (en) 2005-04-14
EP1673671A2 (en) 2006-06-28
JP2007509493A (ja) 2007-04-12
CN100458638C (zh) 2009-02-04
US7227203B2 (en) 2007-06-05
US20050225362A1 (en) 2005-10-13
WO2005040952A2 (en) 2005-05-06
US7826238B2 (en) 2010-11-02
EP1673671B1 (en) 2008-03-05
US6943069B2 (en) 2005-09-13
HK1095393A1 (en) 2007-05-04
EP1843470A1 (en) 2007-10-10
DE602004022470D1 (de) 2009-09-17
KR101137242B1 (ko) 2012-04-26
TW200513822A (en) 2005-04-16
CN101106130A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
CN100458638C (zh) 高电压多输出电流装置和形成其的方法
JP4316036B2 (ja) 静電放電（ｅｓｄ）保護回路
KR101655519B1 (ko) 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로
US7982248B2 (en) Junction field effect transistor, integrated circuit for switching power supply, and switching power supply
EP0505191A1 (en) Semiconductor device with low concentration n region to improve dV/dt capability
EP0745273B1 (en) Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
US20050111150A1 (en) Electrostatic discharge protection circuit
US7782637B2 (en) Switched-mode electronic power device
JP3444045B2 (ja) 半導体回路およびその駆動方法並びに半導体素子
KR101045197B1 (ko) 전력 시스템 억제 방법 및 디바이스 및 그 구조
JP4236236B2 (ja) 半導体装置
JP2005204362A (ja) 電源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1095393

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1095393

Country of ref document: HK