CN1836370A - 宽带调制锁相环路及其调制系数调整方法 - Google Patents
宽带调制锁相环路及其调制系数调整方法 Download PDFInfo
- Publication number
- CN1836370A CN1836370A CNA2004800234085A CN200480023408A CN1836370A CN 1836370 A CN1836370 A CN 1836370A CN A2004800234085 A CNA2004800234085 A CN A2004800234085A CN 200480023408 A CN200480023408 A CN 200480023408A CN 1836370 A CN1836370 A CN 1836370A
- Authority
- CN
- China
- Prior art keywords
- modulation
- pll
- signal
- sensitivity
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Abstract
本发明提供一种具有良好调制精度的低成本宽带调制PLL。关于具有VCO(21)、分频器(22)、相位比较器(23)、电荷泵(24)和环路滤波器(25)的PLL,控制VCO(21)和分频器(22)的分频比以执行调制。VCO(21)具有用于PLL和用于调制的两个控制端子,且控制信号产生部件(28)基于相位调制数据和用于PLL的控制端子的输入电压Vt1产生VCO(21)的控制电压Vtm。在调整调制系数时,控制输入到VCO(21)的用于调制的控制端子的控制电压Vtm,并且测量输入电压Vt1,计算对应于Vtm的VCO(21)的频率的调制灵敏度,并且基于所得调制灵敏度调整相位调制数据的调制系数。
Description
技术领域
本发明涉及能够产生并输出经带宽大于PLL的带宽的调制信号调制的RF(射频)调制信号的宽带调制PLL及其调制系数调整方法。
背景技术
通常,PLL(锁相环路:Phase Lock Loop)调制电路要求低成本、低功耗、良好的干扰特性和调制精度。当在PLL中进行调制时,需要加宽PLL的频率带宽(PLL频带),使其大于调制信号的频率带宽(调制频带),从而提高调制精度。
然而,加宽PLL带宽会使干扰特性降级。因此,已设计出两点调制技术,其中将PLL带宽的值设定成比调制带宽窄,且在两个不同点进行PLL频带内的调制和PLL频带外的调制(例如,参看专利文献1)。
图10是展示现有宽带调制PLL的示意性配置图。如图10所示,现有宽带调制PLL包括:PLL,其具有振荡频率根据控制电压端子(Vt)的电压而变化的压控振荡器(下文称为VCO:Voltage Controlled Oscillator)1、用于对从VCO 1输出的RF(Radio Frequency)调制信号进行分频的分频器2、用于比较参考信号与分频器2的输出信号的相位并根据相位差输出信号的相位比较器3、和用于平均化相位比较器的输出信号的环路滤波器4;调制灵敏度表7,用于基于调制数据输出调制信号;D/A转换器10,用于将调制灵敏度表7的输出信号转换成模拟电压,同时根据来自控制部件6的增益控制信号调整增益;Δ-∑调制器9,其中对通过在来自调制灵敏度表7的输出信号中添加信道选择信息而获得的信号执行Δ-∑调制,并将这个信号输出到分频器2以作为分频比;和A/D转换器11,用于将Vt的电压值转换成数字值,并将这个值输出到控制部件6。
图11是展示用于描述宽带调制PLL的作用的频率特性的示意图。此处,将PLL的传递函数设定成H(s)(其中,s=jω)。H(s)具有如图11所示的低通特性。将具有传递函数H(s)的低通滤波器应用于添加到分频器2中所设定的分频比中的调制信号。另一方面,将具有如图11所示的传递函数1-H(s)的高通滤波器应用于添加到VCO 1的控制电压端子(Vt)的调制信号。
由于在VCO 1的控制电压端子中增加了这两个调制分量,因此调制信号要等效地乘以如图11中的虚线所示的特性,即1,且将这个调制信号传输给VCO 1。结果,可从VCO 1输出宽带范围超出PLL频带的RF调制信号。
顺便提一下,输入到VCO 1的控制电压端子的调制信号的振幅被转换成从VCO 1输出的RF调制信号的频移。转换增益称作调制灵敏度,调制灵敏度的单位通常是[Hz/V]。
从D/A转换器10输出的信号的振幅必须与VCO 1的调制灵敏度匹配。那是因为当这样的匹配没有实现时,传递函数1-H(s)要乘以偏移量(a倍),并且如虚线所示的与H(s)组合的特性相对频率并不平坦,如图12所示。这变成一个降低调制精度的因素。
图13是展示代表对应于通用VCO的控制电压的输出信号频率的特性的一个实例的示意图。频率相对电压的此特性的曲线斜率代表调制灵敏度。如图13所示,调制灵敏度随着VCO的振荡频率而变化,因此必需根据VCO的振荡频率来改变输入到VCO的控制电压端子的调制信号的振幅,以便在VCO的不同振荡频率下获得相同的频移调制信号。
图14是展示相对于通用VCO振荡频率的调制灵敏度特性的示意图。由此图显而易见,调制灵敏度随着振荡频率而改变。
此处,将描述由于调制灵敏度随着VCO的振荡频率改变而必需改变控制电压的情况的一个实例。假设在2GHz频率下VCO 1的调制灵敏度是100MHz/V,并且调制信号的最大频移是5MHz。在此情况下,必需向Vt输入最大振幅为50mV的信号。然而,假设当VCO1的频率是2.1GHz时,调制灵敏度变成80MHz/V。在此情况下,必需向Vt输入最大振幅为62.5mV的信号。即,需要根据VCO 1的频率的变化,来改变D/A转换器10的输出信号的振幅。
顺便提一下,分频器2中所设定的分频比中包括的调制分量的调制灵敏度变成参考信号的频率,且相对于VCO 1的频率没有改变。例如,假设VCO1的频率是2GHz,参考信号的频率是1MHz,并且调制信号的最大频移是5MHz,将使用这种情况作为实例来进行描述。在此情况下,最大分频比的变化范围变成5。因此,在此计算中,与VCO 1的频率无关。
在图10的情况下,通过把调制灵敏度相对频率的特性作为调制灵敏度表7,并且通过计算信道频率改变时的控制电压的变化量,来校正调制灵敏度,并且调整D/A转换器的增益。
此处,图15是VCO的原理图的一个实例。VCO 1由电感器L、电容器C、电容随着控制电压Vt的电压值而改变的变容二极管Cv和有源元件100构造而成,且其振荡频率fVCO根据数学公式1确定。
<数学公式1>
当将这一VCO集成到LSI中时,诸如电感器L、电容器C和变容二极管Cv等元件的值在制造过程发生变化。由此,对于VCO振荡频率的调制灵敏度的特性因各LSI而异。
然而,在现有宽带调制PLL中,由于这些元件的值的变化,所以需要为每个LSI制定用于调制灵敏度特性的调制灵敏度表。即,需要单独测量每个LSI的调制灵敏度相对频率的表,并将这些表写入并保存在存储器等中。
为了制定调制灵敏度表,需要测量所使用的所有信道的调制灵敏度相对频率,且因此,通过测量点的数量来执行PLL的频率切换。因此,存在这样的情形,即花费大量时间,制造成本增加,存储器量也较大,并且LSI的成本也增加。
此外,虽然在切换信道频率时校正了调制灵敏度,但是还存在这样的情形,即无法校正因随后的环境变换而引起的调制灵敏度的变化,并且难以很好地保持调制精度。
(专利文献1)美国专利第6,211,747号。
发明内容
实施本发明是为了解决现有问题,并且本发明的目的是提供具有良好调制精度的低成本宽带调制PLL。
本发明的宽带调制PLL包含:PLL部件,包括:压控振荡器;分频器,用于对所述压控振荡器的输出信号进行分频;相位比较器,用于基于参考信号与所述分频器的输出信号之间的相位差输出信号;和环路滤波器,用于平均化所述相位比较器所输出的信号,并将平均化后的所述相位比较器所输出的信号输出到所述压控振荡器;第一调制输入部件,用于基于被输入的调制数据将第一调制信号输入到所述压控振荡器以用于调制;和第二调制输入部件,用于基于所述调制数据将第二调制信号输入到不同于所述PLL部件的所述压控振荡器的位置,其中所述压控振荡器包括第一控制端子和第二控制端子,所述第一调制信号输入到所述第一控制端子,而基于所述第二调制信号的信号则输入到所述第二控制端子;并且所述第一调制输入部件具有用于计算所述第一控制端子中的第一调制灵敏度的调制灵敏度计算单元和用于基于所计算的第一调制灵敏度调整所述调制数据的调制系数并输出所述第一调制信号的调制系数调整单元。
通过此配置,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
并且,在本发明的宽带调制PLL中,调制灵敏度计算单元具有调制灵敏度计算部件,用于测量输入到第二控制端子的信号,计算第二控制端子中的第二调制灵敏度,测量表示第二调制灵敏度与第一调制灵敏度之比的值,并且基于所计算的第二调制灵敏度计算第一调制灵敏度。
通过此配置,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
此外,在本发明的宽带调制PLL中,第一调制输入部件具有:A/D转换器,用于对输入到压控振荡器的第二控制端子的信号进行数字转换;所述调制灵敏度计算单元;所述调制系数调整单元;和D/A转换器,用于对所述调制系数调整单元的输出信号进行模拟转换,并将模拟转换后的所述输出信号输出到所述第一控制端子。
通过此配置,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
并且,在本发明中,第一调制输入部件包含用于对输入到压控振荡器的第二控制端子的信号进行数字转换的A/D转换器、所述调制灵敏度计算单元和所述调制系数调整单元,并且调制系数调整单元输出数字信号到第一控制端子,且压控振荡器根据输入到第一控制端子的数字信号改变频率。
通过此配置,可以提供小尺寸、低成本且低功耗的宽带调制PLL系统。
此外,在本发明的宽带调制PLL中,第二调制输入部件具有分频比产生单元,用以基于载频数据和调制数据控制分频器的分频比。
通过此配置,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
并且,在本发明的宽带调制PLL中,第二调制输入部件具有直接数字合成器,用以基于载频数据和调制数据产生调制信号并将这个信号输出到相位比较器。
通过此配置,可以提供小尺寸、低成本且低功耗的宽带调制PLL系统。
此外,在本发明的宽带调制PLL中,第一调制输入部件在宽带调制PLL开始时和在开始后的每隔一段预定时期计算第一调制灵敏度,调整调制系数,并输出第一调制信号。
通过此配置,可以提供相对于由温度变化或电源电压变化等引起的环境变化良好且稳定的调制精度。
并且,本发明提供包含宽带调制PLL的无线终端设备。
通过此配置,可以用低成本提供良好的调制精度。
本发明的宽带调制PLL的调制系数调整方法是包含PLL部件的宽带调制PLL的调制系数调整方法,其中所述宽带调制PLL包含PLL部件,所述PLL部件包括压控振荡器、用于对所述压控振荡器的输出信号进行分频的分频器、用于根据参考信号与所述分频器的输出信号之间的相位差输出信号的相位比较器、和用于平均化所述相位比较器所输出的信号并将平均化后的所述相位比较器所输出的信号输出到所述压控振荡器的环路滤波器,所述方法包括以下步骤:将第一调制信号输入到所述压控振荡器的第一控制端子以用于调制;通过输入载频数据,基于所述PLL将第二调制信号输入到不同于所述PLL部件的所述压控振荡器的位置;计算所述压控振荡器的所述第一控制端子中的第一调制灵敏度;和基于所计算的第一调制灵敏度调整所述第一调制信号的调制系数。
通过此方法,在调整调制系数时,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
并且,在本发明的调制系数调整方法中,计算第一调制灵敏度的步骤包括以下步骤:基于第二调制信号测量输入到不同于压控振荡器的第一控制端子的第二控制端子的输入电压,计算第二控制端子中的第二调制灵敏度,测量表示第二调制灵敏度与第一调制灵敏度之比的值,并基于所计算的第二调制灵敏度计算第一调制灵敏度。
通过此方法,在调整调制系数时,就不再需要每个信道一个查找表,从而可以提供具有良好调制精度的低成本宽带调制PLL系统。
根据本发明,可以提供具有良好调制精度的低成本宽带调制PLL。
附图说明
图1是展示用于描述本发明第一实施例的宽带调制PLL的示意性配置图;
图2是展示根据第一实施例的宽带调制PLL的控制信号产生部件的示意性配置图;
图3是展示根据第一实施例的宽带调制PLL的VCO的原理图;
图4是展示VCO的振荡频率相对于分别施加到用于PLL的控制电压端子和用于调制的控制电压端子的电压的特性的示意图;
图5是展示调制系数调整的时序图的示意图;
图6是展示用于描述本发明第二实施例的宽带调制PLL的示意性配置图;
图7是展示用于描述本发明第三实施例的宽带调制PLL的示意性配置图;
图8是展示根据第三实施例的宽带调制PLL中所用的VCO的一个实例的原理图;
图9是用于描述本发明第四实施例的宽带调制PLL;
图10是展示现有宽带调制PLL的示意性配置图;
图11是展示用于描述宽带调制PLL的作用的频率特性的示意图;
图12是展示用于描述宽带调制PLL的作用的频率特性的示意图;
图13是展示代表通用VCO的输出信号频率相对于控制电压的变化的特性的一个实例的示意图;
图14是展示通用VCO的调制灵敏度相对于振荡频率的特性的示意图;以及
图15是VCO的原理图的一个实例。
顺便提一下,图中的附图标记21和50表示压控振荡器,附图标记22表示分频器,附图标记23表示相位比较器,附图标记24表示电荷泵,附图标记25表示环路滤波器,附图标记26表示分频比产生部件,附图标记27表示A/D转换器,附图标记28表示控制信号产生部件,附图标记29表示D/A转换器,附图标记30表示测量结果存储部件,附图标记31表示运算部件,附图标记32表示运算结果存储部件,附图标记33表示调制系数调整单元,附图标记34表示校准数据产生部件,附图标记35表示输出信号控制部件,附图标记40表示DDS。
具体实施方式
(第一实施例)
图1是展示用于描述本发明第一实施例的宽带调制PLL的示意性配置图。在图1中,根据第一实施例的宽带调制PLL包含这样一个PLL,该PLL具有:压控振荡器(下文称为VCO)21,其具有用于PLL(输入电压Vtl)和调制信号输入(输入电压Vtm)的两个控制电压端子;分频器22,用于对VCO 21的输出信号分频;相位比较器23,用于比较参考信号的相位与分频器22的输出信号的相位,并根据相位差输出信号;电荷泵24,用于将相位比较器23的输出信号转换成VCO 21的控制信号;环路滤波器25,用于使电荷泵24的输出信号平滑,并将控制电压Vtl输出到VCO 21的用于PLL的控制电压端子。
此外,根据第一实施例的宽带调制PLL包含:分频比产生部件26,用于从外部输入的相位调制数据和载频数据产生在分频器22中所设定的分频比;A/D转换器27,其连接到环路滤波器25;控制信号产生部件28,用于调整调制数据的调制系数,同时基于相位调制数据和A/D转换器27的输出信号产生输入到VCO 21的控制信号;和D/A转换器29,用于对经过调整的调制数据进行D/A转换,并将控制电压Vtm作为模拟信号输出到VCO 21的用于调制信号的控制电压端子。
接下来,将使用图2来描述控制信号产生部件28。图2是展示根据第一实施例的宽带调制PLL的控制信号产生部件的示意性配置图。控制信号产生部件28包含:测量结果存储部件30,用于存储A/D转换器27的输出;运算部件31,用于计算存储在测量结果存储部件30中的值;运算结果存储部件32,用于存储在运算部件31中经计算的结果;调制系数调整单元33,用于基于存储在运算结果存储部件32中的运算结果调整相位调制数据的调制系数;校准数据产生部件34,基于设定值控制信号设定用于在测量调制灵敏度时输入到VCO 21的用于调制信号的控制电压端子的控制电压Vtm;和输出信号控制部件35,用于基于选择控制信号选择由校准数据产生部件34输出的校准数据与由调制系数调整单元33输出的调制数据中的任一数据,并将此数据输出到D/A转换器29。此处,输出信号控制部件35在正常调制操作时选择调制系数调整单元33的输出,而在测量调制灵敏度时选择校准数据产生部件34的输出。
此处,载频数据、相位调制数据、设定值控制信号和选择控制信号是从控制部件(未图示)中输出的。顺便提一下,这些控制信号和数据可以由多个单独的控制部件输出,或者可以由一个用于控制宽带调制PLL的控制部件输出。此外,当将此类宽带调制PLL应用于诸如无线基站或移动终端设备等无线通信设备时,这些控制信号和数据可由用于控制此类无线通信设备等的作用的控制部件输出。
图3是根据第一实施例的宽带调制PLL的VCO的原理图。其包含电感器L、电容器C、变容二极管Cvl、变容二极管Cvm和有源元件100,其振荡频率fVCO根据数学公式2来确定。
<数学公式2>
此处,在本实施例中,通过控制电压Vtl来改变Cvl的电容值,从而控制VCO 21的频率。由此,不管VCO21的频率如何变化,可以固定Vtm的偏电位(bias potential),从而可以使由Vtm的变化所引起的VCO 21的调制灵敏度大体上保持恒定。
图4是展示VCO的振荡频率相对分别施加到用于PLL的控制电压端子和用于调制的控制电压端子的电压的特性的示意图。图4(a)是VCO 21的振荡频率fVCO相对施加到用于PLL的控制电压端子的电压Vtl的特性,此时,将用于调制的控制电压Vtm设定成固定值Vtm0。图4(b)是VCO 21的振荡频率fVCO相对施加到用于调制的控制电压端子的电压Vtm的特性,此时,将用于PLL的控制电压Vtl设定成固定值Vtl0。当将控制电压Vtl和Vtm中的任一电压设定成固定值时,可通过改变另一控制电压来改变VCO 21的振荡频率。接下来,将描述用于调整根据本实施例的宽带调制PLL中的调制系数的方法。在本实施例中,在图2所示的控制信号产生部件28中,计算VCO 21的用于调制的控制电压端子中的调制灵敏度Km,并且调整调制数据的调制系数,以便基于此调制灵敏度Km通过分频比为调制系数补偿增益误差。
此处,VCO 21的用于调制的控制电压端子中的调制灵敏度Km取决于用于PLL的控制电压端子中的调制灵敏度K1,因此首先必需获得K1。下文将描述测量并计算用于PLL的控制电压端子中的调制灵敏度K1和用于调制的控制电压端子中的调制灵敏度Km的方法。
首先,通过控制信号产生部件28的校准数据产生部件34将控制电压Vtm设定成固定值Vtm0。输出信号控制部件35处于测量调制灵敏度的状态,因此通过D/A转换器29,将控制电压的固定值Vtm0作为校准数据产生部件34的输出信号输入到VCO 21中。
在此状态中,将其中VCO 21的频率锁定在f0的载频数据输入到分频比产生部件26中。此处,频率f0是会在最后使用的信道的频率。当假定参考频率是fref且分频器中所设定的分频比是N0时,N0由数学公式3表示。
<数学公式3>
当将满足数学公式3的N0输入到分频器22中时,其结果是fVCO被锁定在频率f0(图4(b)中的点αm)。此时,如图4(a)的点αt所示,施加于VCO 21的用于PLL的控制电压端子的电压变成Vtl=Vtl0,且使用A/D转换器27将此值转换成数字值,并将Vtl0存储在控制信号产生部件28的测量结果存储部件30中。
接着,以类似方式将其中VCO 21的频率锁定在f1的载频输入到分频比产生部件26中。在此情况下,当假设分频器中所设定的分频比是N1时,N1如数学公式4所示。
<数学公式4>
当将满足数学公式4的N1输入到分频器22中时,其结果是fVCO被锁定在频率f1。此时,如图4(a)的点βt所示,施加于VCO 21的用于PLL的控制电压端子的电压变成Vtl=Vtl1,且类似地,通过A/D转换器27转换成数字值,并将Vtl1存储在控制信号产生部件28的测量结果存储部件30中。
控制信号产生部件28的运算部件31基于测量结果计算用于PLL的控制电压端子中的调制灵敏度K1。此处,调制灵敏度K1由数学公式5表示。
<数学公式5>
如上所述,可在信道频率f0附近获得用于PLL的控制电压端子的调制灵敏度K1。将此结果存储在控制信号产生部件28的运算结果存储部件32中。
接下来,将描述VCO 21的用于调制的控制电压端子中的调制灵敏度Km的计算方法。首先,以类似于获得调制灵敏度K1的情况的方式,考虑在将用于调制的控制电压端子的输入控制电压Vtm的电压值设定成Vtm=Vtm0的情况下将VCO 21的频率锁定于f0的状态。此时作为用于PLL的控制电压端子的输入的控制电压的Vtl0的值已在计算调制灵敏度K1的过程中获得,且已存储在测量结果存储部件30中。
接着,将校准数据产生部件34的设定值(即,从控制信号产生部件28输出的值)变成Vtm=Vtm1。然后,如图4(b)所示,在Vtl=Vtl0中,fVCO往往会变成频率f2(往往会从图4(b)中的点αm移动到点δm)。然而,通过PLL的环路特性,Vtl会发生变化而使fVCO变成频率f0,并且如箭头所示,控制电压Vtm相对频率fVCO的特性发生变化,且最终锁定在频率f0(从图4(b)中的点δm移动到点γm)。
将此时用于PLL的控制电压端子的输入的控制电压Vtl设定成Vtl2(图4(b)中点γt )。将其中此Vtl2经A/D转换器27转换成数字值的值存储在控制信号产生部件28的测量结果存储部件30中。此时,调制灵敏度Km与调制灵敏度K1之间具有数学公式6所示的关系。
<数学公式6>
此处,K1已获得且存储在控制信号产生部件28的运算结果存储部件32中,并且Vtl0、Vtl2、Vtm0、Vtm1也存储在测量结果存储部件30中,从而运算部件31基于数学公式6在载频f0附近获得用于调制信号的控制电压端子的调制灵敏度Km,且所得调制灵敏度Km存储在运算结果存储部件32中。
顺便提一下,数学公式6是展示调制灵敏度Km与调制灵敏度K1之比的数学公式的转换,因此所测量的Vtl0、Vtl2、Vtm0、Vtm1变成展示调制灵敏度Km与K1之比的因数。因此,换句话说,获得调制灵敏度Km的方法也就是测量并计算调制灵敏度Km与K1之比的方法。
基于以此方式获得的调制灵敏度Km,调制系数调整单元33为相位调制数据确定增益。在完成调制系数调整后,宽带调制PLL开始正常调制操作,控制信号产生部件28的输出信号控制部件35通过选择控制信号被转换,将来自调制系数调整单元33的输出输出到D/A转换器29。压控振荡器21的控制电压调制与分频器22的分频比调制的增益误差可以通过基于相位调制数据控制VCO 21的电压来补偿,其中相位调制数据的增益通过调制系数调整单元33来调整。
例如,每次宽带调制PLL开始时和每次改变所使用的载频时进行此调制系数调整(下文称为初始校正)。下文将参考图5描述此初始校正时的程序。图5是展示调制系数调整的时序图的示意图。此处,将使用在中心频率f0和Vtm=Vtm0下执行调制的情况作为实例来进行描述。
首先,在时间t0,输入频率为f1的载频数据。此时,校准数据产生部件34将Vtm设定为Vtm0。PLL经过时间t1会聚于频率f1,且测量结果存储部件30在t1与t2之间测量并存储Vtl1。
接着,在时间t2,将载频数据设定于频率f0,且校准数据产生部件34将Vtm设定为Vtm1。在此状态下,测量结果存储部件30测量并存储Vtl2。最后,在时间t3,校准数据产生部件34将Vtm设定为Vtm0,因此虽然频率f0因为PLL的环路特性没有改变,但是Vtl从Vtl2变成Vtl0。在此状态中,测量结果存储部件30测量并存储Vtl0,且运算部件31基于数学公式5和数学公式6计算调制灵敏度Km。以此方式,通过调制系数调整单元33,将增益设定成恰当值,且从时间t4开始正常调制操作。
顺便提一下,如上所述,通过使用Vtl1、Vtl2、Vtl0作为测量输入到VCO21的用于PLL的控制电压端子的输入电压Vt的次序的具体实例,在开始正常调制操作时,已在载频f0和控制电压Vtm0下进行了设定,从而宽带调制PLL可以迅速地变换到正常调制操作。然而,也可以按任一次序实现此电压Vt的测量。
接下来,将描述在初始校正之后(即,在开始正常调制操作之后)环境变化的校正方法。在完成初始校正时或在完成初始校正之后,VCO 21的用于PLL的控制电压端子中的Vtl的振幅的峰值在经过A/D转换器27后存储在测量结果存储部件30中。此时,将Vtm值(DC值)看作Vtm0。接着,随后以类似方式,在恰当时间间隔监控振幅。此处,恰当时间间隔是指可监控到温度或电源电压变化的时间范围。当此峰值改变时,PLL控制电压端子中的调制灵敏度K1发生对应于此峰值变化比率的改变,并且获得从通过初始校正获得的调制灵敏度K1变化的调制灵敏度K1的绝对值。
另一方面,仍然在恰当的时间间隔,Vtm从Vtm0发生微小变化成Vtm0′。此时,Vtl以类似于初始校正的方式发生微小改变。存储此改变量,并将Vtm的值再次变成Vtm0。根据调制灵敏度K1和Vtl的此改变量的比例,以类似于初始校正的方式获得用于调制的控制电压端子侧的调制灵敏度Km。通过基于此调制灵敏度Km调整调制系数,可以提供相对于由温度变化或电源电压变化引起的环境变化良好且稳定的调制精度。
根据此一第一实施例的宽带调制PLL,不再需要每个信道一个查找表,从而可以提供小尺寸、低成本且低功耗的宽带调制PLL。此外,其可以在实际使用(例如,正常调制操作或每次初始操作)时响应环境变化,从而可以提供用于实现良好且稳定的调制精度的宽带调制PLL。
(第二实施例)
图6是展示用于描述本发明第二实施例的宽带调制PLL的示意性配置图。与第一实施例中所描述的图1一致的部分使用相同的附图标记。
在图6中,根据第二实施例的宽带调制PLL包括直接数字合成器(下文称为DDS)40,且其与第一实施例的不同之处在于,其执行相位调制的点是DDS 40和VCO 21两个点。
DDS 40适于通过内置D/A转换器等直接输出数值运算的结果,并且如图6所示,基于载频数据和相位调制数据,可以执行数值计算以输出载波信号和调制信号。由于DDS 40中的调制类似于第一实施例中的分频比调制,因此可以通过类似方法获得用于调制信号的控制电压端子的调制灵敏度的计算以及调制系数的调整。
然而,在DDS 40的输出中,波形直接通过数值运算产生,因此可以应用可以固定分频比的固定分频器作为设置于宽带调制PLL中的分频器2。固定分频器可以通过按纵向顺序连接多个个分频器构造而成,并且工作频率随后面阶段(back stage)进一步降低,从而可以降低功耗。
根据本发明的此一第二实施例,可以提供相对于由温度变化或电源电压变化等引起的环境变化良好且稳定的调制精度。并且,不再需要每个信道一个查找表,从而可以提供小尺寸、低成本且低功耗的宽带调制PLL系统。此外,可以应用固定分频器作为分频器,从而可以降低功耗。
(第三实施例)
图7是展示用于描述本发明第三实施例的宽带调制PLL的示意性配置图。与第一实施例中所描述的图1一致的部分使用相同的附图标记。
在本实施例中,从控制信号产生部件28输出的信号没有进行D/A转换,而是在数字信号状态下输入到VCO 50中。VCO 50具有开关和与LC共振器并联的小电容,并且通过数字信号控制此开关来改变总电容值,从而执行类似于图3所示的VCO 21的作用。测量和调整调制灵敏度的方法类似于第一
实施例。
图8是展示根据第三实施例的宽带调制PLL中所用的VCO的一个实例的原理图。如图8所示,在VCO 50中,并联连接了n个电容器Cvm(1)到Cvm(n),这些电容器的电容可以通过输入数字信号而以二进制的形式(in binary)改变,通过转换其中每一个电容,可以通过这些电容的总和来执行调制。通过此配置,可以使用控制信号产生部件28的数字输出Vtm控制VCO 50,以便来执行调制。
根据本发明的此一第三实施例,可以提供相对于由温度变化或电源电压变化等引起的环境变化良好且稳定的调制精度。并且,不再需要每个信道一个查找表,或不再需要D/A转换器,从而可以提供小尺寸、低成本且低功耗的宽带调制PLL系统。
(第四实施例)
图9是展示用于描述本发明第四实施例的宽带调制PLL的示意性配置图。与第一、第二和第三实施例中所描述的图1、图6和图7一致的部分使用相同的附图标记。
如图9所示,在本实施例的宽带调制PLL中,在点DDS 40和VCO 50处执行调制,并且将数字信号应用于从控制信号产生部件28输入到VCO 50的调制侧控制端子的调制信号。调制灵敏度的测量和校正方法类似于第一实施例,DDS 40的作用类似于第二实施例,并且VCO 50的作用类似于第三
实施例。
根据本发明的此一第四实施例,可以提供相对于由温度变化或电源电压变化等引起的环境变化良好且稳定的调制精度。并且,不再需要每个信道一个查找表,或不再需要D/A转换器,从而可以提供小尺寸、低成本且低功耗的宽带调制PLL系统。此外,可以应用固定分频器作为分频器,从而可以降低功耗。
虽然上文就第一到第四实施例做出了描述,但是本发明并不限于这些配置。举例而言,虽然已就环路内部的可变分频器设定了分频比,但是也可以通过类似方式实现其中设置用于对参考信号进行分频并将这个信号输出到相位比较器的可变分频器并且通过这个可变分频器设定分频比的配置。并且,可以在描述中所用的地方以外的地方以类似方式实现A/D转换器或D/A转换器,并且模拟与数字之间的边界可以存在于任何地方。并且,可以用类似方式实现在输出侧中包括低通滤波器的D/A转换器。
虽然已就特定实施例详细描述了本发明,但是所属领域的技术人员将明白,可在不偏离本发明的精神和范畴的情况下做出各种改变或修改。
本申请案基于2003年8月22日申请的日本专利申请案第2003-298858号,其内容以引用的方式并入本文中。
工业适用性
本发明的宽带调制PLL能够以低成本实现良好调制精度,并且适用于无线基站设备等或移动无线装置的无线通信设备等。
Claims (10)
1.宽带调制PLL,其包含:
PLL部件,包括:
压控振荡器;
分频器,用于对所述压控振荡器的输出信号进行分频;
相位比较器,用于基于参考信号与所述分频器的输出信号之间的相位差输出信号;和
环路滤波器,用于平均化所述相位比较器所输出的信号,并将平均化后的所述相位比较器所输出的信号输出到所述压控振荡器;
第一调制输入部件,用于基于被输入的调制数据将第一调制信号输入到所述压控振荡器以用于调制;和
第二调制输入部件,用于基于所述调制数据将第二调制信号输入到不同于所述PLL部件的所述压控振荡器的位置,
其中所述压控振荡器包括第一控制端子和第二控制端子,所述第一调制信号输入到所述第一控制端子,而基于所述第二调制信号的信号则输入到所述第二控制端子;并且
其中所述第一调制输入部件具有用于计算所述第一控制端子中的第一调制灵敏度的调制灵敏度计算单元和用于基于所计算的第一调制灵敏度调整所述调制数据的调制系数并输出所述第一调制信号的调制系数调整单元。
2.根据权利要求1所述的宽带调制PLL,其中所述调制灵敏度计算单元具有调制灵敏度计算部件,用于测量输入到所述第二控制端子的信号,计算所述第二控制端子中的第二调制灵敏度,测量表示所述第二调制灵敏度与所述第一调制灵敏度之比的值,并且基于所述计算获得的第二调制灵敏度计算所述第一调制灵敏度。
3.根据权利要求1或2所述的宽带调制PLL,其中所述第一调制输入部件具有:A/D转换器,用于对输入到所述压控振荡器的所述第二控制端子的信号进行数字转换;所述调制灵敏度计算单元;所述调制系数调整单元;和D/A转换器,用于对所述调制系数调整单元的输出信号进行模拟转换,并将模拟转换后的所述输出信号输出到所述第一控制端子。
4.根据权利要求1和2中任一权利要求所述的宽带调制PLL,其中所述第一调制输入部件包括:A/D转换器,用于对输入到所述压控振荡器的所述第二控制端子的信号进行数字转换;所述调制灵敏度计算单元;和所述调制系数调整单元;
其中所述调制系数调整单元将数字信号输出到所述第一控制端子;并且
其中所述压控振荡器基于输入到所述第一控制端子的所述数字信号改变频率。
5.根据权利要求1至4中任一权利要求所述的宽带调制PLL,其中所述第二调制输入部件具有分频比产生单元,用于基于载频数据和所述调制数据控制所述分频器的分频比。
6.根据权利要求1至4中任一权利要求所述的宽带调制PLL,其中所述第二调制输入部件具有直接数字合成器,用于基于载频数据和所述调制数据产生调制信号,并将所述调制信号输出到所述相位比较器。
7.根据权利要求1至6中任一权利要求所述的宽带调制PLL,其中所述第一调制输入部件在所述宽带调制PLL启动时和在所述启动之后每隔一段预定时期计算所述第一调制灵敏度,调整调制系数,并输出所述第一调制信号。
8.无线终端设备,其包含根据权利要求1至7中任一权利要求所述的宽带调制PLL。
9.宽带调制PLL的调制系数调整方法,其中所述宽带调制PLL包含PLL部件,所述PLL部件包括压控振荡器、用于对所述压控振荡器的输出信号进行分频的分频器、用于根据参考信号与所述分频器的输出信号之间的相位差输出信号的相位比较器、和用于平均化所述相位比较器的输出并将平均化后的所述相位比较器的输出输出到所述压控振荡器的环路滤波器,所述方法包括以下步骤:
将第一调制信号输入到所述压控振荡器的第一控制端子以用于调制;
通过输入载频数据,基于所述PLL将第二调制信号输入到不同于所述PLL部件的所述压控振荡器的位置;
计算所述压控振荡器的所述第一控制端子中的第一调制灵敏度;和
基于所计算的第一调制灵敏度调整所述第一调制信号的调制系数。
10.根据权利要求9所述的宽带调制PLL的调制系数调整方法,其中计算所述第一调制灵敏度的所述步骤包括以下步骤:
基于所述第二调制信号测量输入到所述压控振荡器中不同于所述第一控制端子的第二控制端子的输入电压;
计算所述第二控制端子中的第二调制灵敏度;和
测量表示所述第二调制灵敏度与所述第一调制灵敏度之比的值,并基于所计算的第二调制灵敏度计算所述第一调制灵敏度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003298858A JP3852939B2 (ja) | 2003-08-22 | 2003-08-22 | 広帯域変調pllおよびその変調度調整方法 |
JP298858/2003 | 2003-08-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1836370A true CN1836370A (zh) | 2006-09-20 |
Family
ID=34213735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800234085A Pending CN1836370A (zh) | 2003-08-22 | 2004-07-22 | 宽带调制锁相环路及其调制系数调整方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7236063B2 (zh) |
EP (1) | EP1657812A4 (zh) |
JP (1) | JP3852939B2 (zh) |
CN (1) | CN1836370A (zh) |
WO (1) | WO2005020429A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013894B (zh) * | 2007-02-02 | 2011-09-28 | 智原科技股份有限公司 | 具有宽锁频范围的锁相回路及其操作方法 |
CN101436858B (zh) * | 2007-11-16 | 2013-03-27 | 瑞萨电子株式会社 | 输出振荡信号的半导体装置 |
CN103427839A (zh) * | 2013-08-28 | 2013-12-04 | 贵州中科汉天下电子有限公司 | 用于两点调制的数/模转换器的校准方法及两点调制电路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL176231A (en) * | 2005-06-14 | 2010-12-30 | Given Imaging Ltd | Modulator and method for producing a modulated signal |
WO2007004465A1 (ja) * | 2005-07-04 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびそれを用いた無線回路装置 |
EP1940018A4 (en) | 2005-10-21 | 2013-07-31 | Panasonic Corp | MF MODULATOR |
EP2009797A1 (en) * | 2006-03-07 | 2008-12-31 | Panasonic Corporation | Frequency synthesizer, wireless communication system, and semiconductor device |
KR20080027975A (ko) * | 2006-09-25 | 2008-03-31 | 삼성전자주식회사 | 투-포인트 모듈레이션 장치 및 방법 |
US8467748B2 (en) | 2007-03-02 | 2013-06-18 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor |
DE602008004158D1 (de) * | 2008-10-03 | 2011-02-03 | Swatch Group Res & Dev Ltd | Selbstkalibrierverfahren eines Frequenzgenerators mit Zweipunkt-FSK-Modulation |
JP5234088B2 (ja) * | 2010-10-19 | 2013-07-10 | 株式会社Jvcケンウッド | 無線通信機 |
EP3168983B1 (fr) | 2015-11-13 | 2018-10-17 | The Swatch Group Research and Development Ltd. | Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points |
JP6828484B2 (ja) * | 2017-02-08 | 2021-02-10 | 株式会社デンソー | レーダ用pll回路 |
JP6903234B2 (ja) * | 2018-07-04 | 2021-07-14 | 三菱電機株式会社 | 周波数変調発振源、レーダ装置及び周波数変調発振源の制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2661083B2 (ja) | 1987-12-25 | 1997-10-08 | 東洋紡績株式会社 | 磁気記録媒体 |
JPH01171114U (zh) * | 1988-05-12 | 1989-12-04 | ||
JP3354453B2 (ja) | 1997-08-21 | 2002-12-09 | 株式会社ケンウッド | Fm通信機の変調特性調整回路 |
EP0961412B1 (en) | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
JP3488180B2 (ja) * | 2000-05-30 | 2004-01-19 | 松下電器産業株式会社 | 周波数シンセサイザ |
JP3433194B2 (ja) | 2001-09-19 | 2003-08-04 | 沖電気工業株式会社 | 変調度偏移補正機能を有する変調装置 |
US7095819B2 (en) * | 2001-12-26 | 2006-08-22 | Texas Instruments Incorporated | Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission |
-
2003
- 2003-08-22 JP JP2003298858A patent/JP3852939B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-22 US US10/539,426 patent/US7236063B2/en not_active Expired - Fee Related
- 2004-07-22 EP EP04748041A patent/EP1657812A4/en not_active Withdrawn
- 2004-07-22 CN CNA2004800234085A patent/CN1836370A/zh active Pending
- 2004-07-22 WO PCT/JP2004/010776 patent/WO2005020429A1/ja active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013894B (zh) * | 2007-02-02 | 2011-09-28 | 智原科技股份有限公司 | 具有宽锁频范围的锁相回路及其操作方法 |
CN101436858B (zh) * | 2007-11-16 | 2013-03-27 | 瑞萨电子株式会社 | 输出振荡信号的半导体装置 |
CN103427839A (zh) * | 2013-08-28 | 2013-12-04 | 贵州中科汉天下电子有限公司 | 用于两点调制的数/模转换器的校准方法及两点调制电路 |
CN103427839B (zh) * | 2013-08-28 | 2017-03-01 | 北京中科汉天下电子技术有限公司 | 用于两点调制的数/模转换器的校准方法及两点调制电路 |
Also Published As
Publication number | Publication date |
---|---|
EP1657812A1 (en) | 2006-05-17 |
US7236063B2 (en) | 2007-06-26 |
US20060055467A1 (en) | 2006-03-16 |
JP3852939B2 (ja) | 2006-12-06 |
WO2005020429A1 (ja) | 2005-03-03 |
EP1657812A4 (en) | 2009-01-21 |
JP2005072876A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1836370A (zh) | 宽带调制锁相环路及其调制系数调整方法 | |
CN1199355C (zh) | 频率综合器 | |
CN1088286C (zh) | 振荡器和频率合成器以及采用该振荡器的通信设备 | |
CN1608342A (zh) | 级联的延迟锁定环路 | |
CN1144381C (zh) | 能够选择最佳压控振荡器的接收机 | |
US7148760B2 (en) | VCO gain tuning using voltage measurements and frequency iteration | |
CN1768479A (zh) | 用于抖动补偿的方法和系统 | |
CN1943120A (zh) | 发送调制装置、通信设备以及移动无线设备 | |
CN1202042A (zh) | 环路状态受控的多频带锁相环频率合成器 | |
CN1714509A (zh) | Pll电路 | |
CN1543703A (zh) | 振荡器及通信设备 | |
US7369001B2 (en) | Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses | |
CN1905372A (zh) | 自动频率控制环路 | |
CN1773974A (zh) | 用于射频调制器的数字边带抑制 | |
JP2011147169A (ja) | Fm変調器 | |
CN1839540A (zh) | 宽带调制pll、用于宽带调制pll的定时误差校正系统、调制定时误差校正方法和具有宽带调制pll的无线通信装置的调整方法 | |
US10498346B2 (en) | Midband phase noise reducer for PLLS | |
CN1625070A (zh) | 通讯半导体集成电路器件和无线通讯系统 | |
CN1778034A (zh) | 温度补偿压电振荡器及包含其的电子装置 | |
CN114142854A (zh) | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 | |
CN1148887C (zh) | 无线电电路装置和无线电通信设备 | |
CN1960186A (zh) | 非整数分频频率合成器及其相关方法 | |
CN1866746A (zh) | 优化锁相环阻尼系数的系统和方法 | |
JP2007208705A (ja) | スペクトラム拡散クロック発生回路 | |
CN1677821A (zh) | 具有整流子的电荷泵电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |