CN1820418A - 里德－所罗门乘积码的错误校正方法 - Google Patents

里德－所罗门乘积码的错误校正方法 Download PDF

Info

Publication number
CN1820418A
CN1820418A CNA2004800196030A CN200480019603A CN1820418A CN 1820418 A CN1820418 A CN 1820418A CN A2004800196030 A CNA2004800196030 A CN A2004800196030A CN 200480019603 A CN200480019603 A CN 200480019603A CN 1820418 A CN1820418 A CN 1820418A
Authority
CN
China
Prior art keywords
data
correct
sram
correction
proofreading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800196030A
Other languages
English (en)
Other versions
CN100530980C (zh
Inventor
斯蒂芬·米勒
马滕·卡巴茨
泽维尔·莱贝古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1820418A publication Critical patent/CN1820418A/zh
Application granted granted Critical
Publication of CN100530980C publication Critical patent/CN100530980C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Abstract

本发明涉及里德－所罗门乘积码的软判定解码。根据本发明，一种用于编码数据流的错误校正的方法包括以下步骤：－将解调后的数据流保存在输入缓冲器2中；－在输入缓冲器2中，在传输过程中执行第一校正处理；－在校正之后，将数据传送到外部SDRAM 3；－将数据帧从外部SDRAM 3复制到内置SRAM 11；－在内置SRAM 11中开始多通道校正；以及－将校正后的数据帧从内置SRAM 11复制回外部SDRAM 3。

Description

里德-所罗门乘积码的错误校正方法
本发明涉及里德-所罗门(Reed-Solomon)乘积码的软判定解码。它还涉及一种用于校正里德-所罗门乘积码中的错误的系统。
对于诸如数字多用途盘(DVD)的光记录介质，使用里德-所罗门(RS)乘积码来进行错误校正。存储在记录介质上的数据帧包括在每行和每列上的、用于校正帧中的错误的水平和垂直奇偶校验数据。所述帧的数据行和列组成所谓的乘积码。在DVD的情况中，外部码是RS码(208，192，17)，而内部码是RS码(182，172，11)。因此，在这种情况下，数据帧由208*182＝37856字节组成。
多通道(multipass)设备将至少两个数据帧保存在存储器中。一个数据帧被保存用于输入/输出，并且第二个被保存用于校正。目前的系统将所述数据保存在外部SDRAM(同步动态随机存取存储器)或内部SRAM(静态随机存取存储器)中。由于错误校正期间的随机存取，SDRAM方法比使用内部SRAM的方法慢得多。
US 6032283公开了一种DVD控制器的实现。输入/输出流动(streaming)和校正是在外部SDRAM中进行的。为了快速处理而使用内部SRAM。当在外部SDRAM中进行校正时，将校正子(syndrome)保存在内部SRAM中。在校正期间，利用错误值来更新正交校正子。因此，需要额外的硬件，但是加速了该处理。所公开的该实现具有这样的缺点：需要对SDRAM的随机存取，这使得校正变慢。在该实现中，多通道校正的内部SRAM消耗大约是2*4992＝9984字节。
本发明的目的是提出一种改进的用于错误校正的方法。
根据本发明，通过一种用于编码数据流的错误校正的方法来达到此目的，所述方法包括以下步骤：
-将解调后的数据流保存在输入缓冲器中；
-在输入缓冲器中，在传输过程中(on-the-fly)执行第一校正处理；
-在第一内部校正之后，将数据传送到外部DRAM；
-将数据从外部DRAM复制到内置SRAM；以及
-在多通道校正之后，将校正后的数据从内置SRAM复制回外部DRAM。
该方法使用外部DRAM和内部SRAM的混合。输入/输出流动是由比较慢的外部DRAM执行的，而校正是在快速内部SRAM中执行的。因此，将来自外部DRAM的数据复制到仅用于校正的快速内部SRAM中。在第一校正处理、即所谓的“内部1(Inner 1)”之后，使数据流动到外部DRAM。在DRAM中收集到完整的ECC块之后，使数据流动到内置内部SRAM。在内置SRAM中，通过多通道校正来校正ECC块，并在完成之后使其流动回去。以这一方式，减少了对外部DRAM的随机存取次数。如果将错误排序，则可以同时执行“内部1”校正处理和所述数据的传送。此外，还减小了内部SRAM的大小。内部SRAM校正简化了校正处理期间的硬件复杂度。
根据本发明的另一方面，一种用于编码数据流的错误校正的设备包括：
-输入缓冲器，用于保存解调后的数据流，并在传输过程中执行第一校正处理；
-外部DRAM，在校正之后向其传送数据；
-内置SRAM，用于对校正后的数据执行多通道校正；
-用于将数据帧从外部DRAM复制到内置SRAM的部件；以及
-用于在多通道校正之后将校正后的数据从内置SRAM复制回外部DRAM的部件。
因为这种设备是根据本发明的方法的实现，所以它具有减少了所需要的SRAM和对DRAM的随机存取的优点。此外，由于该内部SRAM方法而使得能够实现高多通道校正。
有利的是，数据流包括由数据行和列组成的数据帧，所述数据行和列包括用于校正数据帧中的错误的水平和垂直奇偶校验数据。这种数据流的一个例子是利用里德-所罗门乘积码编码的数据流。这种类型的错误校正码被广泛用于对记录介质上的数据流进行编码，这使得本发明适用于各种不同的数据流。
有利的是，输入缓冲器的大小是数据帧每一行的字节数的至少两倍。这使得有可能在校正数据帧的当前行的同时保存该数据帧的下一个所接收的行。
有利的是，输入缓冲器是SRAM。SRAM允许对所存储的数据进行快速随机存取。这进一步增强了校正处理。
有利的是，在校正处理期间，将状态比特存储在状态存储器中，该状态比特指示数据帧的行是否正确。然后，控制单元使用这些状态比特来确定和开始对特定码字的处理。
有利的是，由用于对记录介质进行读取和/或写入的装置使用根据本发明的方法或设备。
为了更好地理解本发明，在以下描述中参考附图来详细说明示范性实施例。应当理解，本发明不限于此示范性实施例，并且在不脱离本发明的范围的情况下，也可以方便地组合和/或修改所详细说明的特征。
图1示出了数据获取和水平通道1的方框图；
图2示出了多通道校正的处理流程；以及
图3示出了SRAM2/SDRAM的数据流定时。
下面，参考同步动态随机存取存储器(SDRAM)来说明本发明。然而，本发明可应用于任何种类的动态随机存取存储器，例如双数据速率RAM(DDR-RAM)、增强同步DRAM(ESDRAM)、同步链接DRAM(SLDRAM)、Rambus DRAM(RDRAM)等。此外，对用于数字多用途盘的光学系统进行介绍。当然，本发明还可应用于使用类似编码的数据流的其它类型的盘系统以及其它应用程序。
在DVD上，输入数据被封装在交织后的ECC块中。错误校正码(ECC)块包括208行×182列的码元，由此一个码元对应一个字节。
为了将DVD数据帧解码，执行以下过程：
·输入数据，并根据帧号对数据进行排序
·将ECC块去交织
·水平校正ECC块(PI-校正；内部校正)
·垂直校正ECC块(PO-校正；外部校正)
·多通道：如果必要，则再次执行水平和垂直校正
·将数据帧解扰
·对数据帧执行EDC(检错码)检查
在所述数据流期间，执行两种类型的校正：
·水平：利用(182，172，11)RS码校正208行
·垂直：利用(208，192，17)RS码校正182列
根据本发明，使用输入缓冲器2和保存一个ECC块的数据的一个SRAM存储体11。第一校正通道，即所谓的“内部1”校正是在传输过程中进行的，而多通道校正是在内置SDRAM存储体11中进行的。下面给出对在这两个校正处理期间的数据流的简要描述。对于第一校正处理，将解调后的块ECCn的数据流保存在被称为“输入缓冲器”的较小的内置SRAM1 2中。在内置SRAM1 2中，在传输过程中执行块ECCn的校正。在内部1的校正之后，将块ECCn的数据传送到外部SDRAM 3，并且在状态存储器12中设置用于下一正交通道的状态比特。
对于第二校正处理，在外部SDRAM 3中接收到完整的块ECCn之后，将前一块ECCn-1的多通道校正后的数据从内置SRAM2 11读回外部SDRAM 3，同时将块ECCn从SDRAM 3复制回SRAM2 11。在数据复制期间，读取状态存储器12，并计算擦除位置。在内置SRAM2 11中接收到完整的块ECCn之后，开始多通道校正。获取处理和多通道处理均彼此独立地工作，
在图1中，示出了获取和水平通道1的方框图。输入控制器1将块ECCn的一行存储在输入缓冲器2中。输入缓冲器2的大小有利地是每行字节数的至少两倍，以便允许在校正当前行的同时保存下一个所接收的行。输入控制器1检测流动中断(streaming discontinuity)。小于一行(字节/帧)的任何中断都在输入缓冲器2中被立即处理。如果检测到一行或多行的流动中断，则存储此信息，并通过去交织器4将该行写入到SDRAM 3的正确位置。在完成一行之后，输入控制器1启动水平校正子单元5。水平校正子单元5从输入缓冲器2中读取所述行，并计算修正的校正子和擦除多项式。答案求解器和Chien单元6求解该方程，并将错误值和位置传送给校正单元7。前10个获取错误的位置被存储在第一擦除存储器8中。校正单元7在逐个字节(bytewise)的存取中逐行校正输入缓冲器2中的块ECCn的数据。如果一行是不可校正的，则将该行号标记为不可校正。因此，将状态比特附加到该行，从而指示所获得的码字是否正确。在校正一行之后，考虑到来自输入控制器1的行号信息，将这行经由去交织器4传送给外部SDRAM 3。如果有必要，去交织器4在SDRAM 3中逐行跳跃，以便校正由输入控制器1检测到的流动中断。在获取完整的块ECCn之后，开始多通道校正的第二处理。然后，使用不可校正的内容作为下一正交处理的擦除部分。
在SDRAM 3中接收到一个完整的块ECCn之后，将数据复制到SRAM211。当使下一个块ECCn+1通过SRAM1 2流动时，在内置SRAM2 11中执行垂直校正，并随后执行多通道校正。多通道校正的处理流程在图2中示出。在该图中，如果给出一对数字，则括号中的数字是指水平校正，而没有括号的数字是指垂直校正。复制单元9将块ECCn的数据复制到内置SRAM2 11。它还将上述状态比特映射到“内部1”通道的状态存储器12，并计算被写入到第二擦除存储器10中的不可校正错误的擦除位置。第二擦除存储器10存储多达16行/10列的位置，所述16行/10列在先前的校正处理中是不可校正的。在接收到完整的块ECCn之后，启动控制单元14。控制单元14从状态存储器12读取最后写入的码字的状态。根据此状态，开始对该码字的处理。校正子产生器5读取最后的正交处理的擦除部分，并计算所述码字的校正子。在计算校正子之后，它利用该校正子和最后的正交擦除位置来启动答案求解器和Chien 6搜索算法。校正单元7在逐个字节的存取中校正SRAM2 11中的ECC块，从而将所述码字的状态保存回状态存储器12中。输出/解扰器13将该数据流解扰，执行检错码检查，并将该数据复制回DRAM轨道缓冲区。输出/解扰器13还可以执行扇区过滤。
该处理流程所需的存储器可概括如下：
·擦除存储器1，SRAM1的每行的10字节
·状态存储器，390比特＝49字节
·擦除存储器2，16字节
·SRAM1＜4k字节
·SRAM2 37856字节
图3示出了SRAM行为的更加详细的定时结构。SRAM和SDRAM之间的流减少了留给多通道校正的时间。从该图可以看出，在图1和图2中描述的两个处理被分离开。从输入缓冲器2到SDRAM 3的流关键性地临时链接到数据输入，而无论到SDRAM 3的总线何时为空，都可以任意传送从SDRAM 3到SRAM2 11以及从SRAM2 11到SDRAM 3的流。这仅取决于SDRAM缓冲器的速度。

Claims (10)

1.一种用于编码数据流的错误校正的方法，包括以下步骤：
将解调后的数据流保存在输入缓冲器(2)中；
在输入缓冲器(2)中，在传输过程中执行第一校正处理；
在校正之后，将数据传送到外部DRAM(3)；
将数据从外部DRAM(3)复制到内置SRAM(11)；
在内置SRAM(11)中开始多通道校正；以及
在多通道校正之后，将校正后的数据从内置SRAM(11)复制回外部DRAM(3)。
2.根据权利要求1所述的方法，其中，当在外部DRAM(3)中校正一行或多行的流动中断时，在输入缓冲器(2)中立即校正少于一行的流动中断。
3.根据权利要求1或2所述的方法，还包括使用外部DRAM(3)来进行去交织的步骤。
4.根据权利要求1至3之一所述的方法，其特征在于，数据流包括由数据行和列组成的数据帧，所述数据行和列包括用于校正该数据帧中的错误的水平和垂直奇偶校验数据。
5.根据权利要求1至4之一所述的方法，其特征在于，输入缓冲器(2)的大小是数据帧每一行的字节数目的至少两倍。
6.根据权利要求1至5之一所述的方法，其特征在于，输入缓冲器(2)是SRAM。
7.根据权利要求1至6之一所述的方法，还包括将状态比特存储在状态存储器(12)中的步骤，所述状态比特指示数据帧的行是否正确。
8.一种用于编码数据流的错误校正的设备，包括：
输入缓冲器(2)，用于保存解调后的数据流，并在传输过程中执行第一校正处理；
外部DRAM(3)，在校正之后向其传送数据；
内置SRAM(11)，用于对校正后的数据执行多通道校正；
用于将数据帧从外部DRAM(3)复制到内置SRAM(11)的部件(9)；以及
用于在多通道校正之后将校正后的数据从内置SDRAM(11)复制回外部DRAM(3)的部件(13)。
9.根据权利要求8所述的设备，还包括去交织器(4)，用于去交织和/或用于校正外部DRAM(3)中的流动中断。
10.一种用于对记录介质进行读取和/或写入的装置，其特征在于，它使用根据权利要求1至7中的任一项所述的方法、或者包括根据权利要求8或9的任一项所述的用于编码数据流的错误校正的设备。
CNB2004800196030A 2003-07-09 2004-07-01 里德-所罗门乘积码的错误校正方法 Expired - Fee Related CN100530980C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03291705.6 2003-07-09
EP03291705 2003-07-09

Publications (2)

Publication Number Publication Date
CN1820418A true CN1820418A (zh) 2006-08-16
CN100530980C CN100530980C (zh) 2009-08-19

Family

ID=34042995

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800196030A Expired - Fee Related CN100530980C (zh) 2003-07-09 2004-07-01 里德-所罗门乘积码的错误校正方法

Country Status (6)

Country Link
US (1) US7509558B2 (zh)
EP (1) EP1642391A1 (zh)
JP (1) JP4624348B2 (zh)
KR (1) KR101058159B1 (zh)
CN (1) CN100530980C (zh)
WO (1) WO2005006563A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101695002B (zh) * 2009-10-13 2013-07-10 苏州国芯科技有限公司 一种基于理德-所罗门码的编码电路
CN105191146A (zh) * 2013-04-26 2015-12-23 爱思开海力士有限公司 用于解码涡轮乘积码的校验子表
CN110309014A (zh) * 2019-07-05 2019-10-08 西安微电子技术研究所 一种全行编解码sram编码器数据读写结构及数据读写方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1921754B1 (en) * 2005-09-01 2014-10-01 Nippon Telegraph And Telephone Corporation Error correcting method and apparatus
US7802169B2 (en) * 2005-12-12 2010-09-21 Mediatek Inc. Error correction devices and correction methods
US8074153B2 (en) * 2005-12-12 2011-12-06 Mediatek Inc. Error correction devices and correction methods
US20080055263A1 (en) * 2006-09-06 2008-03-06 Lemay Stephen O Incoming Telephone Call Management for a Portable Multifunction Device
DE102006045311A1 (de) * 2006-09-26 2008-03-27 Nokia Siemens Networks Gmbh & Co.Kg Verfahren und Vorrichtung zum Rekonstruieren zumindest eines Datenpaketes
CN100459438C (zh) * 2006-10-20 2009-02-04 东南大学 里德所罗门解码器的关键方程与错误值求解优化电路
KR20080036838A (ko) * 2006-10-24 2008-04-29 삼성전자주식회사 광정보저장매체 재생／기록 장치의 에러 정정 방법
CN102197429B (zh) 2008-10-23 2014-05-07 国际商业机器公司 高密度数据存储的方法和设备
KR102127287B1 (ko) 2014-02-11 2020-06-26 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러가 불휘발성 메모리로부터 데이터를 읽는 데이터 읽기 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691994A (en) * 1995-05-08 1997-11-25 Western Digital Corporation Disk drive with fast error correction validation
US5812564A (en) * 1995-05-08 1998-09-22 Western Digital Corporation Disk drive with embedded finite field processor for error correction
FR2751810B1 (fr) * 1996-07-23 1998-10-23 Sgs Thomson Microelectronics Systeme de correction d'erreurs dans des trames de donnees ayant des codes de parite horizontaux et verticaux
JP3302896B2 (ja) * 1996-12-14 2002-07-15 株式会社東芝 誤り訂正回路及びこれを用いたディスク再生装置及びｃｄ−ｒｏｍドライブ
JPH1116298A (ja) * 1997-06-19 1999-01-22 Sanyo Electric Co Ltd 符号誤り訂正検出装置
JP3165099B2 (ja) * 1998-02-05 2001-05-14 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 誤り訂正方法及びシステム
FR2776115B1 (fr) * 1998-03-13 2000-07-21 Thomson Multimedia Sa Dispositif de correction d'erreurs et lecteur de disque optique comportant un tel dispositif
JP3272308B2 (ja) * 1998-09-25 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム
TW440823B (en) * 1999-04-16 2001-06-16 Via Tech Inc Method and apparatus for data transmission of a storage device
US6526477B1 (en) * 1999-09-03 2003-02-25 Adaptec, Inc. Host-memory based raid system, device, and method
CN1286275C (zh) 1999-11-24 2006-11-22 三洋电机株式会社 纠错装置
US20030189940A1 (en) * 2001-07-02 2003-10-09 Globespan Virata Incorporated Communications system using rings architecture
US6963586B2 (en) * 2001-08-21 2005-11-08 Via Technologies, Inc. Method and apparatus for general-purpose packet reception processing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101695002B (zh) * 2009-10-13 2013-07-10 苏州国芯科技有限公司 一种基于理德-所罗门码的编码电路
CN105191146A (zh) * 2013-04-26 2015-12-23 爱思开海力士有限公司 用于解码涡轮乘积码的校验子表
CN105191146B (zh) * 2013-04-26 2019-03-05 爱思开海力士有限公司 用于解码涡轮乘积码的校验子表
CN110309014A (zh) * 2019-07-05 2019-10-08 西安微电子技术研究所 一种全行编解码sram编码器数据读写结构及数据读写方法
CN110309014B (zh) * 2019-07-05 2023-06-20 西安微电子技术研究所 一种全行编解码sram编码器数据读写结构及数据读写方法

Also Published As

Publication number Publication date
EP1642391A1 (en) 2006-04-05
US20060195757A1 (en) 2006-08-31
JP2009514126A (ja) 2009-04-02
WO2005006563A1 (en) 2005-01-20
JP4624348B2 (ja) 2011-02-02
US7509558B2 (en) 2009-03-24
KR20060056305A (ko) 2006-05-24
CN100530980C (zh) 2009-08-19
KR101058159B1 (ko) 2011-08-22

Similar Documents

Publication Publication Date Title
KR100549894B1 (ko) 부호화 장치, 부호화 방법, 이동국 장치 및 기지국 장치
US7380195B1 (en) Error correction using error detection codes
US7188295B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
CN1820418A (zh) 里德－所罗门乘积码的错误校正方法
JP4790790B2 (ja) 誤り検出訂正回路及び半導体メモリ
JP2004288283A (ja) 情報記録フォーマット、情報記録再生符号化方法・回路およびこれを用いた磁気ディスク記録再生装置、情報記録再生装置、並びに情報通信装置
JP4321394B2 (ja) 符号化装置、復号装置
US7139961B2 (en) Method and apparatus for decoding error correction code
US11323138B1 (en) Reed-Solomon code soft-decision decoding method and device
CN101165798A (zh) 高速错误更正系统及方法
KR20040093499A (ko) 오류정정의 추가층을 오류정정코드 내에 삽입하는 방법 및장치
US20150169397A1 (en) Extension of product codes with applications to tape and parallel channels
JP2004080762A (ja) クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置
US20010023495A1 (en) Error correction in digital data storage device
CN1599981A (zh) 简单的解码方法和设备
JP2001244823A (ja) クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置
US6694473B1 (en) Parallel signal decoding method
CN1180424C (zh) 光盘解码系统及其解码方法
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
CN1324602C (zh) 盘片的解码系统及其方法
CN1354467A (zh) 软盘的解码系统及其方法
KR970029568A (ko) 배속모드를 고려한 디브이씨알(dvcr)의 오류정정 부호화방법
JP3653315B2 (ja) エラー訂正方法及びエラー訂正装置
KR20040057367A (ko) 데이터 복호화 방법 및 장치
KR20050059668A (ko) 3차원 에러 정정 코드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20190701

CF01 Termination of patent right due to non-payment of annual fee