CN1771563A - 使用a/d转换器的快速、准确且低电源电压的增压器 - Google Patents

使用a/d转换器的快速、准确且低电源电压的增压器 Download PDF

Info

Publication number
CN1771563A
CN1771563A CNA2004800093000A CN200480009300A CN1771563A CN 1771563 A CN1771563 A CN 1771563A CN A2004800093000 A CNA2004800093000 A CN A2004800093000A CN 200480009300 A CN200480009300 A CN 200480009300A CN 1771563 A CN1771563 A CN 1771563A
Authority
CN
China
Prior art keywords
voltage
supercharging
boost
circuit
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800093000A
Other languages
English (en)
Other versions
CN100552804C (zh
Inventor
B·Q·利
C·T·利
L·克利夫
P-L·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1771563A publication Critical patent/CN1771563A/zh
Application granted granted Critical
Publication of CN100552804C publication Critical patent/CN100552804C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

本发明公开的闪存阵列系统(340,350,500,1200)与方法(1300)是用于产生读取操作的调整增压字线电压(348,452,532,1235)。该系统包括多级电压增压电路(347,500),其可运行以接收供电电压(343)以及一个或多个来自供电电压检测电路(342)的输出信号(345,346,525,526)以产生数值大于该供电电压(540)的增压字线电压(348,532)。该电压增压电路包括预充电电路(522)与多个增压单元(540),其连接到增压字线的共同节点(532),还包括时序控制电路(510)。多个充电单元的级(1210,1220,1230)都串联连接在级间充电共享,以及连接一组预定数目的增压单元到增压字线共同节点(532)以在预增压时序期间提供中间电压给增压字线,从而预先产生最后增压字线电压(770,770a,770b),其是在增压时序(745)期间被提供的。该电压增压电路可运行以接收来自该供电电压检测电路的一个或更多信号,并且基于一个或更多输出信号改变多级电压增压电路的增压增益,从而使增压字线电压与供电电压值实质上无关。

Description

使用A/D转换器的快速、准确且低电源电压的增压器
技术领域
本发明主要涉及内存系统,尤其涉及用于产生电压增压电路的闪存阵列的系统与方法,其中电压检测电路可用来测量用于电压增压电路的VCC,并与增压补偿电路一起调整由VCC变化输出的增压电压,该增压电压可用于内存单元的读取模式操作的字线(wordline)。
背景技术
闪存或其它类型的电子内存装置是由成千上万个存储单元(memory cells)构成,其分别用于数据的存储,并提供数据存取(access)。典型的存储单元存储被称作位(bit)的一个单一二进制(binary)信息,其具有两种可能状态之一。这些单元(cell)通常被组织成多个单元的单位。例如包含8个单元的字节(byte),以及可能包含16个或更多单元的字符(word),所述字符通常设置为8的倍数。通过写入一组特定存储单元以执行在此类内存装置结构中的数据储存,有时被称作编程(programming)这些单元。而在读取操作中完成这些存储单元的数据检索。除了编程与读取操作,可擦除内存装置中的单元组群,其中组群内的每一个单元被编程为一个已知状态。
可将个别的单元组织为可个别寻址的单位或组群,例如字节或字符,其可以通过地址译码电路读取、编程或擦除操作的存取,由此,可在特定字节或字符内的单元上进行这些操作。个别存储单元通常典型地包括用于存储位数据的半导体结构,例如许多通常的存储单元的金属氧化半导体(MOS)装置,例如可保留一条二进制信息的晶体管。该内存装置包含适当的译码与选组电路以寻址这些字节或字符,还包括一个电路,其可提供电压给这些正被操作的单元以实现期望的操作。
擦除、编程以及读取等操作通常是通过将适当电压用于单元MOS装置的某些端子(terminal)来执行。在擦除或编程操作中,电压被施加以使得电荷被存储于存储单元内。在读取操作中,则使用适当电压以使得电流在该单元内流动,其中该电流的电流量可标示出存储于该单元内的数据值。为了判定存储于其中的数据,该存储装置包括用于感测作为结果的单元电流的适当的电路,然后将数据送到该装置的数据总线终端,以存取到使用存储装置的内存系统内的其它装置。
闪存是一种电子存储媒体,其可反复写且不用电源即可保存其内容。闪存装置一般具有10万次至1百万次写入周期(write cycle)的使用寿命。不同于动态随机存取存储器(DRAM)与静态随机存储器(SRAM)芯片可在单个字节内擦除,闪存典型地在固定的多位块或区内擦除。传统闪存是构造于单元结构(cell structure)中,其中单个位信息存储于每一块闪存内。在该单个位存储结构中,每一个单元典型地包括MOS晶体管结构,其具有源极(Source)、漏极(Drain)与在基板或P-井(P-well)内的沟道(Channel),以及覆盖于沟道上的叠栅结构(stacked gate structure)。该叠栅结构还包括形成于P-井表面上的薄栅极介电层(有时被称作隧道氧化层)。该叠栅结构也包括覆盖于隧道氧化层上的多晶硅浮动栅极(polysilicon floating gate)与覆盖于浮动栅极上的共聚介电层(interpoly dielectric layer)。该共聚介电层经常为多层绝缘体,例如在两层氧化物中夹一层氮化物的氧化物-氮化物-氧化物(ONO)层。最后,有一多晶硅控制栅极覆盖于该共聚介电层之上。
将该控制栅极连接到与一行(row)这些单元结合的字线以在典型的NOR结构中形成这样的单元区。此外,通过导电位线(conductive bit line)将这些单元的漏极区连接在一起。与由叠栅结构在沟道中形成的电场相一致,这些单元的沟道在源极与漏极之间传导电流。在该NOR设置中,每一列(column)内的晶体管的每一个漏极端子连接于同一位线。此外,与给定位线结合的每一闪存存储单元将其叠栅端子连接到不同的字线,而阵列中所有的闪存单元都将其源极端子连接到共同的源极端子。在操作中,通过使用用于编程(写)、读取、或擦除功能的外围译码器与控制电路的分别的线与字线对个别闪存单元进行寻址。
通过将相对较高的电压用于控制栅极并将源极接地以及将连接漏极连接到高于源极的预定电位,将此单个位叠栅闪存存储单元进行编程。而作为结果的跨越隧道氧化层的高电场产生一种叫“Fowler-Nordheim”隧道效应(FN隧道效应)的现象。在这个过程期间,核心单元沟道区内的电子经过栅极氧化物而穿到浮动栅极,并且因为该浮动栅极被共聚介电与隧道氧化层所包围,因此该电子在浮栅内被俘获(trap)。该俘获的电子所产生的结果是,该单元的阈值电压增加。该俘获的电子所产生的单元阈值电压(以及由此沟道导电率)的改变就是可使得该单元被编程。
为了擦除典型的单个叠栅闪存单元,而对源极施加相对较高的电压,并且控制栅极保持在负电位(potential),同时允许漏极可以浮动。在这些条件下,在浮动栅极(浮栅)与源极之间形成跨越隧道氧化层的强电场。在浮栅俘获的电子流向并且聚集在覆盖于源极上的浮栅部分,并以Fowler-Nordheim隧道方式通过该隧道氧化层,而将该电子由浮动栅极引到源极区。当这些电子从浮栅中被去除,则该单元即被擦除。
在读取操作时,某一偏压可以用于跨于单元晶体管的漏极与源极之间。该单元的漏极为位线,其可以以字节或者词群方式连接到字节内其它单元的漏极。在读取操作中,传统叠栅存储单元的漏极电压典型地供应在0.5到1.0伏特之间。然后将电压用于该存储单元晶体管的栅极(即字线)以使得电流由漏极流向源极。所施加的读取操作栅极电压典型地(typically)用在编程阈值电压(VT)与未编程阈值电压之间的级别(level)。测量作为结果的电流,并由此判断存储于单元的数据值。
近来,已引入双位闪存单元,其在每一存储单元内允许存储两位信息。由于双位单元的物理结构,读取双位存储单元所需的位线电压典型地高于单位叠栅结构存储单元的电压。例如,某些双位存储单元结构需要1.5到2.0伏特才可以在读取操作中将单元的位线或漏极进行适当地偏压。因为施加到存储单元的位线或漏极的电压是来自存储装置供电电压(VCC),当供电电压是在或者靠近较低的额定级别时,提供读取更新的双位存储单元的较高位线电压的能力可能会被减弱。此外,存储装置的低功率应用,例如移动电话、膝上计算机等,可以进一步降低可用的供电电压。
在现有技术的闪存装置中,增压电压电路施加增压的字线电压以用于存储单元的读取模式操作。在读取操作时,通常VCC的变化典型地反映在增压电压电路的输出中,其中该输出被供应到闪存阵列的字线。这种来自增压电路的字线电压的变化会降低读取模式电路中精确辨别单元是否被编程的能力。此外,因为装置密度与存储速度的需求持续增加,电压增压器电路的速度需求可能需要增加才能与其它存储电路剩余部分同步。另外,因为供电电压级别随着较高密度结构而降低,单级(stage)电压增压器电路无法充分地供给所需的增压电压。因此,需要一种应用于多级增压电压电路的补偿VCC供电电压变化以及快速进行增压电压调整的装置。
发明内容
为提供本发明某些方面的基本了解,以下介绍本发明的简明摘要。该摘要并非本发明的广泛的看法。本摘要的目的既不在于确定本发明的关键或重要元素,也不在于限定本发明的范围。其唯一目的在于要以简明的方式揭示本发明的某些概念,作为随后的更详细描述的前文。
在用于产生多级电压增压电路的闪存阵列系统与方法的本发明中,将来自电压检测电路的一个或多个输出信号应用到电压增压电路,其中该电压检测电路用以测量VCC值,而该电压增压电路用来产生存储单元读取模式操作时的增压字线电压。VCC的变化通常在增压电压电路的输出中被反映出来,其中该输出被供应到闪存阵列的字线。通过补偿施加于电压增压电路的VCC供电的变化,而调整该增压电压,从而使得字线上的读取电压更有一致性。
根据本发明的一个方面,例如使用A/D转换器以确定与VCC供电电压有关的电压值。然后将该已确定的电压值用于补偿或者调整单级或多级电压增压电路。例如,使用代表VCC电压值的数字字符(Digital Word)用于改变电压增压电路内的有效增压电容量与负载电容量的值,从而产生与VCC变化实质上无关的输出增压电压。因此,本发明提供一种通常不变的增压电压,例如增压字线电压,其不论VCC如何变动,均有助于闪存存储单元的精确读出。
在本发明的另一个方面中,在增压时序之前的预增压时序(pre-boost timing)期间,通过选定一组预定的增压单元以提供增压电压级别,以预先产生电压增压电路(电压增压器)的最后调整的输出电压。该预增压时序出现在A/D转换器完成判定以及锁存代表VCC电压值的数字字符输出之前,并随后在增压时序期间被实际的增压操作所跟随。
仍然在本发明的另一个方面中,电压增压器电路包括多个增压单元,其在每一个增压单元中都具有一个或多个增压级电容器、预充电电路以及包括预充电栅极增压器与增压定时器的时序控制电路。
为完成上述及相关的目的,本发明所包括的特性将在以下内容进行完整描述并在权利要求内进行特别指明。以下的描述及其附图详细提出本发明的某些例示的具体实施例。但是,这些具体实施例是说明性的,只是应用本发明原理的不同方法中的少数几个。由以下本发明的详细描述及其附图,将使本发明的其它目标、优点以及新颖性更加清晰。
附图说明
图1为例示了存储装置的示范布局的平面示意图;
图2为存储电路示范的核心部分的示意图;
图3是传统叠栅存储单元的部分剖视图;
图4为分布图,其例示了在示范的现有技术的闪存阵列中,数个核心单元的编程单元阈值电压分布与未编程单元阈值电压分布,以及在分布图之间的典型读取界限(read margin)。
图5例示了用于读取存储单元的示范的现有技术电压增压器电路的简化示意图;
图6例示了可实施本发明各种不同方面的示范的调整电压增压器系统的系统层次功能方块图;
图7A为依照本发明的另一个方面的类似于图6的单级电压增压器电路的示范的等效电路的简化例示示意图;
图7B为依照本发明的另一个方面的图7A的单级电压增压器电路的示范的等效电路的简化例示示意图;
图8为依照本发明的另一个方面的类似于图6的两级电压增压器电路的示范的等效电路的简化例示示意图;
图9例示了使用可实施本发明的各种不同方面的数字多位输入示范的多位两级调整电压增压器系统的系统层次功能方块图;
图10例示了实现了本发明的各种不同方面,包括预充电栅极增压器与增压定时器,并使用数字4位输入所示范的4位两级调整电压增压器系统的另一系统层次功能方块图;
图11例示了图10的电压增压器的示范的读取模式时序与输出的简化时序图;
图12为依据本发明的一个方面,使用数字供电电压补偿示范的调整电压增压器的最低有效位(least significant bits)的两级电压增压单元的示意图;
图13为依据本发明的一个方面,使用数字供电电压补偿的示范的调整电压增压器的最有效位(most significant bits)的两级电压增压单元的示意图;
图14为根据本发明的一个方面使用数字供电电压补偿的示范的调整电压增压的两级预设电压增压单元的示意图;
图15为根据本发明的一个方面示范的调整电压增压器的预充电栅极增压器的示意图;
图16为根据本发明的一个方面使用数字供电电压补偿的示范的调整电压增压器的多级电压增压单元的示意图;以及
图17为例示的与本发明的一个方面有关的用于调整增压器操作示范的方法流程图;
具体实施方式
在此将参考附图说明本发明,其中同一组件符号在全部附图中都指同一组件(element)。本发明涉及一种用于产生增压电压的闪存阵列电路,其中该增压电压与VCC的变化实质上无关,并且可以用作存储单元读取模式操作的增压字线电压。本发明包括多级电压增压电路,其中该多级电压增压电路提供高于供电电压的增压电压,并且在低供电电压应用中提供特别用处。将VCC电源施加到电压增压电路以对增压操作供应电源。典型地反映在增压电压电路输出中的VCC变化被确定,并且产生用于该变化的补偿以在读取模式期间产生与VCC的变化实质上无关的字线电压。
根据本发明示范(例示)的方面,系统从电压检测电路(例如模数转换器、数字温度计)接收一个或多个的输出信号,该电压检测电路用来测量用于电压增压电路的VCC。该电压增压电路包括多个增压单元,每一个增压单元具有一个或多个增压级。该电压增压电路可用于,例如产生用于存储单元读取模式操作的增压字线电压。然后将该经检测的VCC值用于该增压单元,其提供补偿以改变产生增压电路输出电压的方式。通过补偿用于电压增压电路的VCC供电(supply)的变化,可以调整该增压电压,使得字线读取电压更稳定。这使得即使供电电压有变动,仍可对在闪存内相关(interest)的存储单元进行正常的读取操作。
本发明的另一特点是有关于减少或消除典型的电压调整电路的低反应时间。回馈或其它类型的调整反应延迟是存储装置中主要的问题,在该存储设备中字线上升时间需要约在20纳秒以下。本发明的发明人已发明一种补偿方法,其具有可消除以下周期的优点:等待该调整电路组件对本身输出反应,回馈这些输出到输入电路组件,等待另一输出,然后尝试以递归的方式修正随后的输出与输入。此外,通过使用多级电压增压,本发明允许使用低供电电压,例如,在约1.6伏供电电压进行存储操作。
为了在本发明示范的补偿电路与一套方法中将反应延迟最小化,电压增压电路(电压增压器)预先产生电压增压电路最后调整的输出电压。将预定的最有效位(MSB)增压单元强制设为“开状态”以开始“预增压”,直到来自A/D转换器的数字字符在实际增压时序期间变为可用为止。因此,在本方法中,大约是在最高与最低增压电压之间(例如一半)的“中间电压”,其可通过数字字符加以选定,被强制设为增压电压输出,直到A/D转换器完成最后的选定为止。随后地或同时地,该A/D转换器判定代表VCC电压的数字字符并且将该字符锁存到连接增压电路输入的A/D输出。在增压电路输入端的数字字符与锁存使能信号LATCH_EN选定并使得这些增压单元将增压电压向上或向下有效调整为最后增压电压。因此,在本方法中需要实质上较少或本质上没有的回馈时间。
根据本发明的另一个方面,所有增压单元可能暂时在预增压时序期间被强制处于“开状态”如果,例如,字线具有高负载电容或必须保证能更快地达到较高增压电压。因为负载电容需要有限时间充电到所需的电压,所以在短暂的预增压期间迫使增压单元进一步减少充电延迟。
对比于现有技术的电压增压电路,该示范的快速补偿方法通过消除可以用于使增压单元相互隔离的高电压输出级开关的需要,进一步最小化反应延迟与电路复杂性。代替地,所有增压单元的输出直接绑在一起,因此“关状态”的增压单元(通过选择A/D)与字线线路一起,将作为“开状态”增压单元的负载。
当对VCC取样或另外地测定,以及打开若干A/D比较的输出,对应的多个增压单元会被加到与VCC值有关的增压电路或负载电路。提供给增压电路输出VBOOST的补偿量因而基于电压检测次数及必要的补偿组件以递归的方式被调整到VCC。可调整期望的补偿分辨率以适合增压电压用途的特定要求,例如通过将A/D转换器由8位增加到16位。
在本发明的另一个方面中,也可将数字字符的位数进行加权(例如偶数化、二进制化、指数化),或在电压检测范围以任何其它合适方式进行加权,连同将用于需要的增压补偿的各增压单元级的电容器一起加权。
首先参考现有技术的图1与图2,半导体存储装置典型地包括在基板上或基板内形成的多个个别(individual)组件。这些装置经常包括高密度区以及低密度区。例如,如现有技术的图1所例示的,诸如闪存10的存储装置包括一个或多个高密度核心区12,以及在每一个基板16上的低密度外围部分14。该高密度核心区12典型地包括至少一个可个别寻址的,并实质上相同的存储单元的M×N阵列,并且低密度外围部分14典型地包括输入/输出(I/O)电路与用于选择性地寻址个别单元的电路(例如译码器,其用于连接选定单元的源极、栅极与漏极到预设电压或阻抗以能进行该单元的指定操作,例如编程、读取或擦除)。
将在电路结构中核心部分12内的存储单元连接在一起,例如例示于图2的NOR结构。在此示范的结构中,每一个存储单元20具有漏极22,其中将大于一个单元的漏极连接到共同位线、源极24以及叠栅26。将每一个叠栅26连接到字线(WL0,WL1,...,WLN),同时将每一个漏极22连接到位线(BL0,BL1,...,BLN)。最后,将每一个源极24连接到共同源极线CS。以本技术的传统方式,使用外围译码器与控制电路(未示出),可以对每一个存储单元20寻址以用于编程或读取功能。
图3提供图1与图2中核心区12的典型存储单元20的剖面例示图。此存储单元20典型地包括源极24、漏极22与在基板30内的沟道28;以及覆盖于该沟道28的上的叠栅结构26。叠栅26包括形成于基板30表面上的薄栅极介电层32(通常称作隧道氧化层)。该隧道氧化层32盖在硅基板30的部分上表面并且用来支撑直接在沟道28上的不同层的阵列。该叠栅26包括第一薄膜层38,例如搀杂多晶硅(多晶硅或者polyI)层,其作为覆盖于隧道氧化层32上的浮栅38。应注意的是,以上强调的晶体管20的不同部分没有在图3中按比例画出,而是例示为使图解容易说明并有助于了解该装置操作。
poly I层38的上面是共聚介电层40。该共聚介电层40经常是多层绝缘体,例如氧化物-氮化物-氧化物(ONO)层,其两层氧化层之间夹着氮化物,可选择的,或者在另一例如五氧化钽介电层之间。最后,该叠栅26包括上层或第二多晶层(polyII)44,其作为覆盖于ONO层40上的多晶控制栅极。形成于给定的一行中的各个(respective)存储单元20的控制栅极44共享与单元的行(参考图2)有关联的共同字线(WL)。此外,如上述所强调的,直列中各个单元的漏极区22通过导电位线(BL)连接在一起。该单元20的沟道28根据由叠栅结构26在沟道28中形成的电场,而导通源极24与漏极22之间的电流。
通过施加相对高栅极电压VG给控制电压38与中等高漏极电压VD给漏极22,以在漏极22附近的沟道28中产生“热”(高能量)电子,而将存储单元20编程。这些热电子加速越过隧道氧化层32并且进入浮栅34,因为浮栅38被多个绝缘物(共聚介电层40以及隧道氧化层32)所包围,所以热电子在浮动栅极38中被俘获。电子俘获的结果是,存储单元20的阈值电压(VT)增加。俘获电子产生的存储单元20的阈值电压(以及从而沟道的电导性)的变化即是使得存储单元20被编程的原因。
为读取存储单20,预设栅极电压被用于控制栅极44,该预设栅极电压高于未编程的存储单元的阈值电压,但低于已编程的存储单元的阈值电压。如果存储单元20导通(例如单元内感测电流超过最小值),则该存储单元20还没有被编程(该存储单元20因此处于第一逻辑状态,例如,“1”)。相反地,如果存储单元20未导通(例如通过单元的电流没有到达阈值),则该存储单元20已被编程(该存储单元20因此处于第二逻辑状态,例如,“0”)。因此,可读取每一个存储单元20以判定是否已被编程(以及因此确定存储单元20中数据的逻辑状态)。
为了擦除存储单元20,相对较高源极电压VS被用于源极24,并且控制栅极44保持在负电位(VG<0伏),从而漏极22可以浮动。在这些情况下,在浮动栅极38与源极24之间形成跨越隧道氧化层32的强电场。在浮动栅极38中俘获的电子流向并且聚集在覆盖于源极区24上方的浮动栅极38的部分,并且通过隧道氧化层32的穿隧现象,而由浮动栅极38引入到源极区22。从而,当从浮动栅极32去除电子时,该存储单元20被擦除。
因此可见,为了进行与该装置10有关的各种操作(例如编程、擦除、读取),必须将适当的电压用于存储装置10内的单元20的不同的端子(例如源极、漏极以及栅极)。不过,如上所述,目前所施加的电压是来自装置10所连接的供电电压。然而,当供电电压不足够高以供给用来进行这些操作所需的电压时,会使得装置10无法运行或无法用于某些系统。该情形可能会导致存储装置10中的低功率应用,例如,可携式装置的应用,其中其供电电压可能较低。可选择地,存储装置中的存储单元可能包括双位结构,其在个别单元的漏极需要较高的位线电压以正常地进行读取操作。因此,在供电电压不足以进行读取操作的情形下,需要电压增压电路以增压该位线电压。还有,当VCC供电电压随着时间、温度、或应用不同的负载而改变时,增压电压会反映VCC的变化。本发明通过提供电压增压,以及在电压增压电路中用于反映VCC变化的补偿,而能克服或最小化这些问题,使得产生与VCC变化实质上无关的字线增压电压,从而在读取操作中提供更高的可靠性。
图4例示未编程250与编程260的存储单元阈值电压所需要的远远分开的分布200。在读取模式操作中,在读取界限(read margin)240内中间某处选定读取模式字线电压230。然后施加此字线电压230于特定的字线,以检查相关的闪存单元是否导通,并随后判定单元阈值是否高于该字线电压则该单元被编程,或者低于该字线电压则单元没有被编程。
如果此分析用的单元所施加的增压字线电压易受VCC供给变化的影响,则因为字线电压可能会脱离图4的读取界限240,使得判定单元是否已被编程也具有不确定性。在使用参考单元的读取模式操作中,尽管增压电压的绝对值可以在读取界限范围(Window)240之外,但是字线电压的变化仍会由于循环之后核心单元的跨导-降低(gm-degradation),而使得读取界限减少。加上单元读取模式判定所附加的不确定,施加到增压电压增压电路的参考电压也会如上所述地反映VCC供给变化的某些函数。
图5例示用于在存储单元读取操作中供给字线的现有技术的电压增压器电路300。在地址转换脉冲(ATD)时间周期(time period)(未示出)内,BOOST信号312变低,而高电压反相器327所产生的BOOSTHV信号变高。高电压反相器327的VBOOST电压325造成n-mos晶体管320的饱和导通,例如,其中在BOOST端子315保持接地时,VCC充分导通经过晶体管330,以对在320的增压电容器CB与在335的负载电容器CL进行预充电而达到VCC。在ATD时间周期结束时,该BOOST信号312命令晶体管330通过变高而关闭,并且将BOOST端子315由接地切换到VCC。因此,增压电容器上的充电电压现已增加到VCC电压以迫使在CB与CL之间共享电荷(charge sharing),从而在VBOOST端子310处产生高于VCC但小于VCC两倍的新电压。实际的VBOOST端子310的电压可用以下公式加以计算:
因为:Q=CV
所以:QB=CBVCC并且QL=CLVCC
在VBOOST稳定之后,总电荷数为:
QTOTAL(最后)=QTOTAL(初始)
QTOTAL(最后)=(VBOOST-VCC)CB+VBOOSTCL
所以:
(VBOOST-VCC)CB+VBOOSTCL=(CB+CL)VCC
求解VBOOST:VBOOST=((2CB+CL)/(CB+CL))VCC
举一个简单的例子,若CB=CL=C,可得:
VBOOST=(3C/2C)VCC
VBOOST=(3/2)VCC
因此,直观地,我们证明现有技术电压增压器用的VBOOST的结果是在VCC与2VCC之间的中间电压。不过,应注意VBOOST是VCC以及CB与CL数值的函数。因此,当VCC改变时,增压电压输出VBOOST也会改变。如上所述,因为这种VBOOST的变化会导致读取错误,所以其是不被期望的。
根据本发明的多个方面,图6例示了例如用于在存储单元读取操作中供给字线的示范的可调电压增压器系统340的系统层次功能方块图。A/D转换器342测量供电电压(电源电压)VDD343,判定且输出包括“n位”的数字码,其形成与供电电压VDD343级别有关的数字字符345。将该数字字符345在A/D锁存信号AD LT346到达时锁存到A/D转换器342的输出,其进一步锁存数字字符345到电压增压电路347的输入,以表示A/D的数字字符345可用。
然后电压增压电路347在VBOOST输出端子348处提供增压电压,其根据已检测的VDD 342以及数字字符345的位而加以补偿的。该数字字符345的每一位可用来控制增压电路347内的单独(separate)的增压单元以对增压电路输出VBOOST 348提供补偿。因此,根据电压检测数量以及期望的补偿装置(例如增压电容器、增压单元、增压单元级数)以递归方式调整输出VBOOST348到VDD342。期望的补偿的分辨率可调整以符合增压电压用途的特殊要求,例如由4位增加为8位A/D转换器。
图7A例示了单级电压增压电路400的等效电路简化示意图,电路400类似于图6的调整电压增压器340并且其作用类似于图6中大致所描述的那样。该电压增压电路400包括预充电电路、多个增压单元以及时序控制电路(未示出)。VBOOST补偿输出402为固定增压电路组件的函数,这些组件包括具有固定增压电容器CB406的固定增压单元405、负载电容器CL407(例如,代表字线负载电容),并由多个增压单元409进行补充,该单元409具有提供电压增压补偿的增压电容器C0...n-1410。多个增压单元409的输入取自AD0到ADn-1的数字字符输入411,该输入411来自例如图6的A/D转换器342。总体而言,因为增压单元409不同于固定增压单元405,其可被操作以对来自数字字符(例如,图6的345)的电压增压输出402提供补偿,因此具有来自数字字符411的A/D位输入的多个增压单元409也可被称作补偿电路412。
通过来自稳定的已锁存的A/D输出的AD0到ADn-1数字字符411的各个输入,来选定多个增压单元409以用于增压补偿。取决于可检测的供电级别,可操作该补偿电路412以在VDD与接地之间切换这些增压电容器C0...n-1410。在ATD时间周期期间,B/PG开关415与416在预充电(PG)侧为关,在增压侧为开(B)。VDD电压对该负载电容器CL407与固定增压电容器CB406以及增压电容器C0...n-1410进行预充电,其也由在PG选择内的B/PG开关415与416而接地。进一步,每一个固定增压电容器CB406,或增压电容器C0...n-1410,皆具有可连接到VDD的上拉预充电开关PV(例如,晶体管),可连接到接地电压的接地预充电开关PG(例如,晶体管),以及可连接到增压电压(例如VDD)的增压开关B。
在ATD时间周期结束时,Pre-BOOST时间周期开始,其中B/PG开关415与一组预定的B/PG开关416,在预充电PG侧为开并在增压B侧为关。在此Pre-BOOST时间周期期间,将固定增压电容器CB406与该组预定的增压单元410一起切换回到VDD。这时该A/D数字字符数据尚不可用,但是该固定增压电容器CB406,与该组预定的此时也被切换到VC的增压单元C0...n-1410,开始增压该电压到VBOOST补偿输出402。这时,如果这些已预充电的电容器没有连接到负载电容器,则VBOOST会上升到2VDD,不过,负载电容器CL407仍保持接地,并且410的未选定(未预定)的增压电容器此时被切换到地。这会迫使所有存储在CB、CL以及选定的C0...n-1电容器的预充电充电共享(charge share)VBOOST输出402上的所有电容器中的电荷,而使增压电压达到在VDD与2VDD之间的中间级别(level)。
当后续A/D字符数据可用时,在BOOST时间周期期间,AD0到ADn-1411的选定位使选定增压单元409与增压电容器C0...n-1410可将VBOOST输出402向上调整或向下调整,使增压电压成为在VDD与2VDD之间的最后级别,其对应于A/D转换器所测量的VDD,从而产生与供电电压的变化实质上无关的增压字线电压。
图7B根据本发明的一方面,并且如图7A所描述的单级电压增压电路400的示范的电压增压器430的等效电路示意图。该等效电路430表明根据本发明的一方面的电压增压电路400内的A/D转换器的最后的选定结果。图7A的电压增压电路400调整或改变有效增压电容量CBeff,以及有效负载电容量CLeff,从而产生与供电电压VDD的变化实质上无关的增压字线电压VBOOST。在该改变(altering)根据由有效增压电容量与有效负载电容量之间选择而建立的比率来提供输出电压的调整时,也对电压增压电路而建立了电压“增压增益”(boostgain)的有效改变。
如增压电路430可以看出,CBeff为有效总增压电容量435,其包括CB,加上所有A/D选定的电容器C0+...Cn-2。如加在VBOOST442增压电压输出线上的和增压电路430可以看出的,CLeff为有效总负载电容量440,其包括CL,加上所有电压检测器未选定的电容器C1+...Cn-1。因此该有效增压电容量CBeff与有效负载电容量CLeff均为VDD的函数。应注意图7B例示一组CBeff与CLeff的任意实施例。
因此,本发明的任意实施例用的图7B的有效端子电压442成为:
因为:VBOOST=((2CB+CL)/(CB+CL))VDD
得到:VBOOST=((2CBeff+CLeff)/(CBeff+CLeff))VDD
其中:CBeff=CB+C0+...Cn-2(选定增压电容器的)
以及:CLeff=CL+C0+...Cn-1(未选定增压电容器的)
应注意,本例示方法中所用电容器的总数为常数。
图8例示了两级电压增压电路450的等效电路的简化示意图,电路450类似于图6的调整电压增压器340,其中实现了本发明的不同方面。增压电路450的作用也类似于与图7A有关的一般描述,除了该两级增压器可增压到3VDD的最大最后级别,而不是如图7A所描述的在VDD与2VDD之间的最后级别。电压增压电路450包括预充电电路,例如多个两级增压单元以及时序控制电路(未示出)。该VBOOST补偿输出452也是固定增压电路组件的函数,并用多个增压单元459进行补充以提供双级电压增压补偿,该固定增压电路组件包括固定的两级增压单元455与负载电容器CL407,。该固定两级增压单元455包括固定增压电容器CBA456a与CBB456b,而多个增压单元459包括增压电容器C0A...(n-1)A460a与C0B...(n-1)B460b,这些增压电容器通过连接开关或晶体管(DB)468串联连接,以提供双级电压增压补偿。这些多个增压单元456从AD0到ADn-1数字字符输入411取得其输入,该数字字符输入411来自例如图6的A/D转换器342。总而言之,因为该增压单元459,不同于固定增压单元455,可运行以提供补偿给来自数字字符(例如图6的345)的电压增压输出452,因此具有来自数字字符411的A/D位输入的多个增压单元459也可被称作增压补偿电路462。
另外,从来自稳定锁存的A/D输出的AD0到ADn-1数字字符411的各个输入,将多个增压单元459个别选定以用于增压补偿。依据经检测的供给级别,增压补偿电路462可运行以在VDD与接地之间切换该增压电容器C0A...(n-1)A460a,并且在地与C0A...(n-1)A460a所产生的输出电压之间切换C0B...(n-1)B460b。在ATD时间周期期间,B/PG开关465与466在PG侧为关,在增压B侧为开。该VDD电压预充电负载电容器CL407与固定增压单元455,以及增压电容器C0A...(n-1)A460a及C0B...(n-1)B460b,其也由在PG选择内的B/PG开关465与466而接地。另外,每一个固定增压单元455,或增压单元459,具有可连接到VDD的上拉预充电开关PV(例如,晶体管),可连接到接地电压的接地预充电开关PG(例如,晶体管),以及可连接到增压电压(例如,VDD)的增压开关B。
在ATD时间周期结束时,Pre-BOOST时间周期开始,其中B/PG开关465与一组预定的B/PG开关466,在预充电PG侧为开,在增压B侧为关。在此Pre-BOOST时间周期期间,固定增压电容器CB406与该组预定的增压单元410一起切换回到VDD。在此期间A/D数字数据仍不可用,但是该固定增压电容器CB456a与CB456b,与该组预定的增压电容器C0A...(n-1)A460a及C0B...(n-1)B460b一起通过连接晶体管DB468串联连接,同时将增压电容器的C0A...(n-1)A460a组切换到VCC,以开始对VBOOST输出452进行双级电压增压补偿。这时,如果这些已预充电的电容器没有被连接到负载电容器,则VBOOST会被提升到3VDD的最大值(例如VDD+VC0A...(n-1)A+VC0B...(n-1)B),不过,负载电容器CL407仍保持接地,并且C0A...(n-1)A460a及C0B...(n-1)B460b的未选定(未预定的)增压电容器此时被切换到地。如此会迫使所有预充电存储于CB、CL以及将要充电的C0A...(n-1)A460a及C0B...(n-1)B460b电容器充电共享VBOOST输出452上的所有电容器中的电荷,而使增压电压成为在VDD与3VDD之间的中间级别。
随后当A/D字符数据可用时,在BOOST时间周期期间,AD0到ADn-1411的选定位可使选定的增压单元459将VBOOST输出452向上调整或向下调整,使增压电压成为对应于A/D转换器所测量的VDD的最后级别,从而产生(导致)与供电电压实质上无关的双级增压字线电压。因此,基于图7A的单级增压电路400与图7B等效电路430相同的理由,图8的双级增压电路450与图7B的等效电路430为相似对应,其中调整或改变有效增压电容量CBeff与有效负载电容量CLeff,会产生与供电电压VDD的变化实质上无关的增压字线电压VBOOST。因此,有效增压电容量与有效负载电容量之间的比率可对应于VDD改变以进一步改变电压增压电路450的电压“增压增益”。
图9与图10分别例示一个示范的多级调整电压增压器500与一个示范的4位两级调整电压增压器600的系统层次功能方块图,其中实现了本发明的不同方面。电压增压电路500与600两者都与描述于图8的作用相似,例如,其中使用两级增压器,其可增压到3VDD的最大最后级别,其中有效增压电容量与有效负载电容量的比率可对应于测量的VDD值而改变。尽管例示了两级电压增压电路,但应了解,多级与多位调整增压器在本发明的范围内也是可预期的。
在图9中,电压增压电路500包括时序控制电路510,例如多个两级增压单元(例如单元(0)-单元(n-1)514以及固定两级增压单元515),预充电电路522以及来自例如数字字符345的输入AD0到ADn-1。该电路500可运行以产生对应于VDD测量值的VBOOST补偿输出532。该VBOOST补偿输出532也是固定增压电路组件的函数,该组件包括该固定两级增压单元515以及负载电容器CL(未示出),如同在VBOOST的字线电容量所反映的。VBOOST补偿输出532是由多个双级增压单元514进行补充以提供双级电压增压补偿。该双级增压单元514与515的其中之一都包括两个增压电容器,其中该两个增压电容器通过连接晶体管串联连接,以对VBOOST补偿输出532处的共同节点提供双级电压增压补偿。该多个增压单元514的输入是来自AD0到ADn-1数字字符输入525,该数字字符输入525则来自例如图6的A/D转换器342。通过A/D锁存信号AD_LT输入信号526的出现,确认数字字符的输入525目前可用于电压增压器电路500。整体而言,因为增压单元514,与固定增压单元515不同,其运行以对来自数字字符(例如图6的345)的电压增压输出532提供补偿,因此多个增压单元514,其具有来自例如数字字符345的A/D位输入525,也可被称作增压补偿电路540(或者是,例如可选定的增压单元)。
图9的电压增压电路500的时序控制电路510,其控制前文所述的预充电与增压的时序。该时序控制510包括预充电栅极增压器550,其用于提供在补偿电路540增压单元514内以及在固定增压单元515内的预充电开关用的增压栅极信号BOOST_H1 555,以及预充电电路522的增压栅极信号BOOST_K2 556。由BOOST信号560进行初始化的时序控制510进一步包括增压定时器562,其用于使能3个BOOST(B/D/DB)时序信号565可控制增压单元514与515内的PREBOOST时序与BOOST时序,以及使能用于使预充电栅极增压器550同步的2个BOOST(B1/D)时序信号567。该时序控制电路510的PREBOOST时序提供用于初始化一组预定增压单元的控制,以在数字输入525被AD_LT输入信号526确认为可用之前开始增压,以提供预先产生最后VBOOST补偿输出532。例如,可由内部逻辑或其它外部逻辑电路预先设定一个或多个的增压单元(n-1:0),以在表示BOOST时序开始的AD_LT输入信号526到达之前,提供所需的预设预增压(preboost)。
如上所述,图10例示了本发明的一个方面的示范的4位两级调整电压增压器600,其使用对应的4位数字输入。由于电压增压器600为图9的电压增压器500的示范的具体实现,为简化,增压器600不再进行全部详细描述。图10的电压增压电路600也包括时序控制电路610,例如多个两级增压单元(例如,单元(0)-单元(3)614与单元(4)615),预充电电路622(例如,开关晶体管),以及来自例如数字字符345的输入AD0到ADn-1625,其可被操作以指示(direct)对应于VDD测量值的VBOOST补偿输出632。该VBOOST补偿输出632同样也为固定增压电路组件的函数,该组件包括固定两级增压单元615与负载电容器CL(未示出),如同在VBOOST处字线电容量所反映的那样。VBOOST补偿输出632由多个双级增压单元614进行补充以提供双级电压增压补偿。
在A/D锁存AD_LT输入信号626出现时,数字字符的输入可用于电压增压器600。整体而言,这些具有A/D位输入625的多个增压单元614提供增压补偿电路640,并对该电压增压输出632提供补偿。
图10的时序控制电路610控制预充电与增压的时序,并且包括预充电栅极增压器650,其用于提供增压栅极信号BOOST_H1给补偿电路640增压单元614内的预充晶体管以及固定增压单元615,并且提供增压栅极信号BOOST_H2给预充电电路晶体管622。由BOOST信号660初始化的时序控制610进一步包括增压定时器662,其用于使得BOOSTB、BOOSTD以及BOOSTDB时序信号以控制增压单元614与615内的PREBOOST时序与BOOST时序,以及使能用于使预充电栅极增压器650同步的BOOSTD时序信号667。
根据本发明的一个方面,时序控制电路610的PREBOOST时序提供控制以初始化一组预定的增压单元,以在数字输入625被AD_LT输入信号626确认为可用之前开始增压,以提供预先产生最后VBOOST补偿输出632。例如,可由增压单元内部的逻辑电路预先决定增压单元3与单元2(例如单元(3:2))在表示BOOST时序开始的AD_LT输入信号626到达之前,提供所需的预设预增压,其将结合图11进行更详细描述。
图11表明一个示范的时序图700,其作为图9与图10的示范的两级增压器电路的读取模式的时序与输出。图11的部分时序图用于描述图8与图9的操作,而图11的时序图的其它部分将用来当作参考以解释图10及以后的附图示范的系统的操作。
相对于图9与图10的电压增压器的时序,图11所示的时序图的读取时序705的时序约为50纳秒。为进行新的存取,当新地址715用于图11的时刻tP(720)时,产生地址转换脉冲(ATD)。在增压单元(例如,图8与图9的455与459,或图10的单元0-单元3(614)与单元4(615))的所有增压电容器(例如,图8的C0...(n-1)A与C0...(n-1)B)预充电的时候,地址转换脉冲(ATD)710变高约10纳秒。将该ATD 710时间周期在时间tP(720)进一步用来将该新的地址715译码为字线(例如图10的632)的共同节点,其也将该字线负载电容量CL(例如图8的407)预充电到VDD,使得最后VBOOST输出632由约0伏拉高到约VDD,如图11中VBOOST充电曲线段730所示。也在ATD时间周期期间,A/D转换器块(例如,图6的342)与快速参考电路(未示出)从ATD脉冲的上升边缘被使能以测量VDD。在整个A/D转换器测量期间,A/D锁存信号AD_LT(735)也为高。
在时刻t0(740),ATD再度为低以结束增压电容器预充电,同时在BOOST期间745的初始部分期间该BOOST信号(例如,图10的560)变高,初始化预增压时间周期。在预增压时间周期期间,在t0时刻(740)少数预设的增压单元(例如,图10的增压单元(3:2))开始对于该字线进行电压增压,其中该增压单元连有逻辑电路以进行该预设。在两级增压单元的情形下,这意味着增压电容器(例如,图8的C0...(n-1)A460a与C0...(n-1)B460b))两者串联连接,同时C0...(n-1)A(460a)的未连接端子被切换到VDD,迫使增压电容器C0...(n-1)B(460b)与负载电容器CL(407)充电共享其电荷加上VDD供电电压,使得C0...(n-1)A、C0...(n-1)B以及CL充电共享成为VDD与3VDD之间的数值,如图示在t0(740)与t2(750)之间的VBOOST充电曲线段747。因此,在数字输入625可用于AD_LT输入信号735之前,预定的一组增压单元开始增压以预先产生最后VBOOST补偿输出(例如,图10的632)
由于读取操作期间速度为最高优先,本发明人也利用本发明BOOST信号时序时间周期745的PREBOOST部分的优点,用A/D转换器检测VDD,使得时间不浪费在分开测量VDD及充电增压单元的补偿电容器上。初始PREBOOST的时序因此用于预增压这些增压电容器与负载电容器以预先产生最后的VBOOST补偿输出,其也用于检测VDD的数值。
当该A/D转换器完成测量VDD值,A/D比较器的输出在时刻t2(750)被锁存以确保稳定的输出电压,其中该比较器的输出(例如,图10的数字字符625)接着用使能比较器信号EN_COMP 760将其使能大约6纳秒,例如在t1(755)与t2(750)之间的这一段时间。
在时刻t2(750),当出现在该A/D转换器的VDD数据的A/D转换测量值被锁存到A/D转换器的输出和输入(例如图10的数字字符625的输入AD0到ADn-1)并且被AD_LT(735)使能时,AD_LT(735)(例如,图10的626)变低。因此,在t2时刻(750),完成这些增压单元(例如,单元(3:0))的最后选定并且这些增压单元可进一步改变最后补偿VBOOST输出电压632,如VBOOST曲线线段770、770a以及770b所示。例如,VBOOST曲线线段770例示了不需要最后的补偿以改变来自预定的一组选定增压单元的数字字符625。VBOOST曲线线段770a表示要需要进一步增压,而VBOOST曲线线段770b表示需要进一步加负载以减少分别对应于较大或较小的数字字符625数值的VBOOST。如前所述,在此典型的两级电压增压器用的输出VBOOST电压值范围在VDD与3VDD之间的范围。
在时刻t3(780),约在t2时刻(750)之后的3纳秒,补偿电路640根据数字字符625达到最后VBOOST值。该数字字符数值表明哪个单元514、614最后被用来提供增压到最后数值。由t4时刻(785),在实际存储读取操作期间,BOOST信号(745)再度变低并且读取驱动输出DRIVE OUTPUT(790)变高约8纳秒,直到读取时间705在时刻t5(795)结束。
根据本发明的一方面以及图11的时序图700,图12到图14为用于供电电压补偿的示范的图10的不同位的调整电压增压器电路600的示范的两级电压增压单元614的示意图。图12的增压单元800与图13的900,每个均被数字字符625的输入位AD0-AD3选择性控制,因此也可被称作“可选定的增压单元”(例如,单元0-单元3,614)。逻辑电路810,910的不同在于哪一个单元被用作预增压函数,以下将进一步进行说明。图14的增压单元1000不被数字字符输入位控制,因为其总用来增压以提供预设或最小增压电压输出VBOOST,因此可被称作“固定增压单元”(例如单元4,615)。尽管所例示与标示的增压单元是应用在特定的示范的输入位(例如,AD(0)或AD(3)),该增压单元图与功能可应用于任意输入位数目的数字字符625。
例如,图12的增压单元800包括用于选定增压单元的逻辑电路810、数字输入位、用于双倍增压VBOOST632字线的两个增压电容器C 0a与C 0b、可分别预充电该增压电容器C 0a与C 0b的预充晶体管管820与821以及用于串联连接增压电容器C 0a与C 0b的连接(耦合)晶体管868。使用逻辑电路810,由数字字符625的最小有效位(LSB’s)(例如,数字字符625的AD(0)或AD(1))提供输入位AD(0),选择性地控制图12的增压单元800,该提供的输入位AD(0)是被AD_LT(图10的626,图11的在t2(750)的735)所使能。如果也被例如AD(0)选定的话,当增压单元800开始要将VBOOST字线电压增压时,逻辑电路810进一步被图10的时序控制电路610的增压定时662的输入BOOSTD使能。
不过,起初,当预充晶体管820被来自预充电栅极增压器650的增压栅极信号BOOST_H1使能,同时缓冲器812保持低电压时,图12的增压电容器C0a被预充电到VDD。当预充电电路晶体管622由另一通过VBOOST632字线的共同节点的来自预充电栅极增压器650的增压栅极信号BOOST_H2(656)使能时,以及当预充晶体管管821由来自时序控制电路610的增压定时器662的BOOSTB并将C 0b的较低端子拉到接地以使能时,增压电容器C 0b预充电到VDD
当该增压单元被选定用来增压并被BOOSTDB使能,连接晶体管868将增压电容器C 0a与C 0b串联连接。大约同时,指示缓冲器812变高并将VDD用于串联一对电容器的较低端子。增压电容器C 0a与C 0b因此被迫充电共享增加2VDD电荷和缓冲器812供给的VDD,从而将VBOOST632字线增压到3VDD的最大最后级别。不过,如前所述,因为所有增压单元并连于共同节点,VBOOST632字线实现的最后增压电压变成被选定的对应于测定VDD的有效增压电容量与有效负载电容量的比率的函数。图13的增压单元900与图14的固定增压单元1000作用类似于图12的增压单元800,因此不再进行详细描述以求简短。
同样,使用逻辑电路910,由提供输入位AD(3)的数字字符625的最有效位(MSB’s)(例如AD(2)或AD(3))),选择性地控制图13的增压器900,该输入位被AD_LT(例如图10的626,以及图11在t2(750)的735)所使能。逻辑电路910被输入BOOSTD进一步使能,该输入BOOSTD来自图10的时序控制电路610的增压定时器662,并且如果也被例如AD(3)选定的话,当增压单元900要开始将VBOOST字线电压进行增压时,逻辑电路910计时并提供增压栅极电压给预充晶体管。不过,与图12的逻辑电路810相比,如图所示,根据本发明的一个方面,可预连接逻辑电路910,在BOOST时间周期的初始PREBOOST时序部分(例如,图11在t0(740)到t2(750)之间)期间迫使该增压单元增压,以预先产生最后VBOOST字线电压。此时也应注意,在缓冲器912的输出为低电压而且C 3a与C 3b被串联连接以充电共享他们每一个VDD的预充电荷,因此即使在预增压时间周期,未预定的增压单元会至少提供2VDD给增压字线电压。
如上所述,图14的固定增压单元1000(例如单元4,615)不被数字字符输入位控制,因为其一直用来增压以提供预设或最小增压电压输出VBOOST。除了没有逻辑电路或数字输入位,该固定增压单元1000与位可选定的增压单元类似。
图15根据本发明的一方面,进一步详细说明图10的示范的调整电压增压器电路600的预充电栅极增压器1100与增压器650。预充电栅极增压器1100提供两个增压栅极电压信号BOOST_H1(1101)与BOOST_H2(1102)。因为本发明的压增压器可运行于很低的供电电压,所以用来预充电增压电容器的晶体管的栅极-驱动可能很小且需要高的次级阈值漏晶体管(high subthreshold leakage transistor)。因此,为确保在低供电电压将预充晶体管管完全导通及关闭,可需要供给增压电压给预充晶体管管的栅极(例如,图12的820,图10的622)。
由单级电压增压电路1105提供增压栅极电压信号BOOST_H1(1101),同时由双级电压增压电路1115提供增压栅极电压信号BOOST_H2(1102)。单级增压电路1105提供增压栅极电压信号BOOST_H1(1101)给所有增压单元内的预充晶体管(例如,图12的820)。双级增压电路1115提供增压栅极电压信号BOOST_H2(1102)给预充电电路(例如,图9的522,以及第10的622)。因此通过这些增压电路来提供用于增压单元预充电的时序与控制部分。
在每一个增压单元的输出使用开关电路,以切入或切出增压单元。由于想要具有高速,因此不使用高电压开关。因为每一个增压单元被绑在一起,如果有些单元为关而其它单元为开,则关掉的单元,沿着字线线路,在“开单元”看来其作用如同负载。因此,在实施例中,在决定增压单元(CBA、CBB、C0A、C0B...C(n-1)A、C(n-1)B)内的各种电容器的尺寸时,要考虑这种作用。这可通过同时解出5个方程与5个未知数来完成(因为本实施例有连接到输出的1个预增压单元与4个增压单元),各方程有不同的VDD电压值(例如1.6伏、1.7伏、1.8伏、1.9伏以及2.0伏)。对于每一个方程,在充电之前或之后被转移到电容负载(capacitive loading)的电容器上的电荷是相等的。因为2个电容器串联连接于每一个增压单元之内,彼等的等价电容量为C/2。5个方程列出如下:
VBOOST(C3/2+C2/2+C1/2+Co/2+CLOAD)+(VBOOST-2)(C4/2)=2(C4+C3+C2+C1+C0+CLOAD)    (1)
VBOOST(C2/2+C1/2+Co/2+CLOAD)+(VBOOST-1.9)(C4/2+C3/2)=1.9(C4+C3+C2+C1+C0+CLOAD)    (2)
VBOOST(C1/2+Co/2+CLOAD)+(VBOOST-1.8)(C4/2+C3/2+C2/2)=1.8(C4+C3+C2+C1+C0+CLOAD)    (3)
VBOOST(Co/2+CLOAD)+(VBOOST-1.7)(C4/2+C3/2+C2/2+C1/2)=1.7(C4+C3+C2+C1+C0+CLOAD)    (4)
VBOOST(CLOAD)+(VBOOST-1.6)(C4/2+C3/2+C2/2+C1/2+Co/2)=1.6(C4+C3+C2+C1+C0+CLOAD)    (5)
根据本发明的另一方面,图16例示了示范的使用数字供电电压补偿的调整电压增压器(例如图10的600)的示范的多级电压增压单元1200的等效电路。多级电压增压单元1200为图8的两级电压增压器450的延伸,其功能与运行相似,因此为求简短,不再进行详细描述。多级电压增压单元1200分别包括级(1,2,...m)1210、1220以及1230,其用于增压该VBOOST字线1235达到(m+1)VDD的电压值。每一个增压级包括增压电容器C1-m,可连接到VDD的上拉预充电开关PV(例如晶体管),可连接到接地电压的接地预充电开关PG(例如晶体管)。此外,每个多级电压增压单元1200具有可连接到用于预增压和增压时间周期的增压电压(例如,VDD)的增压开关B,以将VDD用于串联电容器C1(底部)增压电容器。
另外,除了级1以外的所有级(1210)都有连接开关DB用来串联连接所有增压电容器C1-m,而每个增压单元的级1,除了预设的固定增压单元,具有来自例如A/D转换器的数字字符(例如图10的625)的单个位输入AD(0-(n-1))。特别是在级m,该上拉预充电开关PV(例如图10的622以及在该增压单元的外部)是被连接到VBOOST字线1235的共同节点,其对所有增压单元是共同的并且连接到VDD
本发明的另一个方面是提供一套方法,其用于调整存储装置内的增压操作(boost operation),其可结合例示和描述的存储装置,以及其它存储装置而被应用。现在请参考图17,其示范的方法1300用于调整存储装置内的增压操作。虽然例示与描述的示范的方法1300为一串联的过程或事件,应了解本发明并不受限于例示的过程或事件的顺序,因为根据本发明,某些步骤可与在此图示与描述的顺序不同且/或与其它步骤并行。此外,依据本发明,这套方法并非所有例示的步骤是必要的。而且,应了解该方法1300的实现可依据在此例示与描述的装置与系统,也可依据未例示的其它系统。
该方法1300包括将多级电压增压器的多个增压单元预充电,同时开始检测供电电压级别(例如,A/D转换器、数字热感器),以控制用于对应到供给误差的增压电压补偿电路的一个或更多增压单元,并且校正反映于电压增压电路的输出中的供给级别误差。该调整增压操作方法由步骤1302开始。在步骤1304,首先将每一个增压单元内的增压电容器预充电到供电电压(例如,VDD),同时将该供给级别检测电路使能以开始取样及测量供电电压级别。在步骤1306,将每一个增压单元内的VBOOST输出节点(例如,图10的632)可以转换为供给电压级别。在步骤1308,在每一个增压单元内的增压电容器串联连接(例如,图8的开关DB 468,或图12的868)。在步骤1310,由将一组或更多预设(例如,通过图13的预置逻辑电路910)增压单元(例如,图13的900)与固定增压单元(例如,图14的1000)连接到该供电电压,VBOOST输出节点的预增压开始进行,并且让增压单元的电容器充电共享到电压增压器电路的VBOOST输出节点。在该供电电压值仍在确定的过程中时,产生此预增压。
当数据可用时,例如,通过A/D锁存信号AD_LT(例如,图6的346,图10的626),该供电电压级别检测电路产生一个或多个的供电电压级别检测信号(例如345与图6的A/D342相关,或者图10的625有关),对应于与由参考电压设定的目标值作过比较的ΔVDD,从而在步骤1312将该供电电压级别检测信号用于增压补偿电路,其中已增压的电压大于供电电压。
在步骤1314,将该供给级别检测信号用来选定一个或多个增压单元,其与固定增压单元一起被连接到供电电压且使其相互充电共享并且将供电电压施加到增压单元以及电压增压器电路的VBOOST输出节点。另外,在增压期间,某些单元可能被取消选定以提供补偿(调整)。之后,为了确定存储在存储单元内的数据数值,在步骤1316产生源自应用补偿的调整增压电压VBOOST。之后该调整增压操作在步骤1318结束,并且该方法1300可重复用于随后的存储装置的电压增压与读取操作。因此该套方法1300在电压增压电路中提供了快速而准确的电压增压,该电压增压电路使用A/D转换器以补偿VDD电压的变化,其在闪存阵列的读取操作期间,可用于存储核心单元的字线。所以,该方法1300产生与VDD的变化实质上无关的VBOOST电压。根据本发明可以提供该方法的其它变化,由此完成增压电压的补偿或调整。
尽管本发明已对有关的一个或更多具体实施例进行图示及描述,不过其它本领域技术人员在阅读及了解本说明书及其附图之后即可进行等效的变化与修改。特别是关于通过上述组件(例如,组件,装置,电路等等)实现的不同的功能,被用于描述这些组件的术语(包括“方法”的参考),即使与完成本发明在此例示的具体例示的典型执行已揭示的结构没有结构性等效,除非另行申明,其都确定为与完成描述组件的特定功能(换言之,功能性等价)的任何组件相当。此外,虽然本发明的特定特性只关于几个实现的一个进行表示,但是在对任何给定或特殊的应用为有必要及有利时,此特性可与其它实现的一个或更多其它特性组合。而且,使用于具体说明书与权利要求中的“包括(include)”一词确定是与“包含(comprising)”包括的方式相似。
工业应用
本发明公开的用于产生增压电压的系统与方法,其可以用于在场闪存系统以在低电源供电电压提供快速调整电压。

Claims (10)

1.一种用于产生调整增压电压(348,532)的系统(340,500),其包括:
多级电压增压电路(347,540),其可运行以接收供电电压(343)以及来自供电电压检测电路(342)的一个或多个输出信号(345,346,525,526)以产生数值大于该供电电压(343)的增压字线电压(348,532),该电压增压电路(347,540)包括:
预充电电路(522);
多个增压单元(514,515),其中每一个具有多个增压级(1210,1220,1230)以及级预充电(456a)开关(622),其中这些增压单元与预充电电路连接到共同节点(348,425,532);
时序控制电路(510),其可运行以初始化并控制该预充电电路(522)与该级预充电开关,以在预充电时序(730)期间可将该多个增压单元(514,515)的级(1210,1220,1230)初始充电到供电电压(341),在预增压时序(747)期间以及在增压时序(745)期间进行初始化并控制该增压单元的电压增压,其中该多个增压单元的级被串联连接(DB)(468)以在级间进行充电共享,并且在预增压时序期间连接一组预定数目的增压单元到该共同节点(348,452,532)以提供中间电压(747)给该共同节点,从而在该共同节点预先产生最后已增压电压(770,770a,770b),其是在增压时序期间被提供的;以及
其中该电压增压电路(347,540)可运行以接收来自该供电电压检测电路(342)的一个或多个输出信号(345,346,或525,526),并且在增压时序(745)期间基于该一个或多个输出信号改变该多级电压增压电路的增压增益,从而使得在共同节点处的增压电压(348,452,532)与供电电压值实质上无关。
2.如权利要求1所述的系统,改变其中该电压增压电路(430,540)的增压增益是改变有效增压电容量(435)与有效负载电容量(440),从而产生与供电电压的变化实质上无关的增压电压(442,532)。
3.如权利要求1所述的系统,其中该时序控制电路(510)包括:
预充电栅极增压器(550),其可运行以提供增压栅极信号(556)给该预充电电路(522)和级预充电开关(820,920,1020)以可在预充电时序(730)期间将多个增压单元(514,515)初始充电到供电电压;
增压定时器(562),其可运行以在预增压时序(747)期间以及在增压时序(745)期间进行初始化并控制这些增压单元(540)的电压增压,其中多个增压单元的级都串联连接(468)以在级间充电共享;以及
其中该时序控制电路(510)进一步运行以连接预定数目的增压单元到该增压共同节点(532),以在预增压期间提供中间电压(747)到已被增压的共同节点,从而在增压时序(745)期间预先产生该最后增压共同节点电压值(770,770a,770b)。
4.如权利要求1所述的系统,其中这些多个增压单元(514,515,800,900,1000)的一个或多个增压单元包括:
多个具有级电容器(COa,COb)的增压级(1210,1220,1230),其中每一级可运行以提供与该应用供电电压有关的电压数值给该已被增压的字线输出电压;
级预充电开关(图8,820,920,1020),其可运行以连接该供电电压到该增压单元的多个增压级,当在预充电时序(730)期间被该预充电栅极增压器(550)指示时,其可初始充电这些级到供电电压;以及
连接开关(图8,868,968,1068),其可运行以串联连接该增压单元的多个级,以在这些级电容器(456a,456b,460a,460b)间共享电荷;
其中该增压单元可运行以在预充电时序(730)期间接收来自该预充电电路(465a,522)在共同节点处的预充电。
5.如权利要求4所述的系统(340,500),其中这些多个增压单元(514,515)的一个或多个增压单元进一步包括:
逻辑电路(810,910),其可运行以判定该增压单元是否已被设置成可在预增压时序(747)期间根据来自增压定时器(562)的输入提供中间电压给该已被增压的共同节点(623),并且可运行以接收来自该供电电压检测电路(342)的输出信号(345,346,525,526)中的一个以判定该增压单元是否已被选定在增压时序(745)期间可提供电压增压,或者是该级电容器(COa,COb)是否可充当负载电容器(440),以及进一步可运行以在预增压时序期间提供中间电压给该已被增压的共同节点,从而预先产生最后已增压的共同节点电压(770,770a,770b),其是在增压时序期间响应于来自该供电电压检测电路(342)的输出信号而被提供的。
6.一种产生与供电电压的变化实质上无关的增压电压(348,532)的方法(1300),其包括:
改变用于产生响应于检测到的供电电压值的电压增压电路的增压增益,其中该增压增益变化使该增压电压与供电电压的变化实质上无关,
其中增压增益的改变出现在两个时期中,其一是在预增压时期,当该供电电压被检测到时,该增益被改变为预定数量,以及另一个是在预增压时期随后的增压时期,基于被检测到的供电电压值,该增益被改变为另一数值。
7.如权利要求6所述的方法(1300),其中该电压增压电路的增压增益的改变包括改变有效增压电容量(435)与有效负载电容量(440),从而产生与供电电压的变化实质上无关的已被增压的字线电压(442)。
8.如权利要求7所述的方法(1300),其中该电压增压电路包括多个增压单元(514,515),每一个单元具有多个增压电容器(图16的C1-Cm),这些增压单元具有连接到该电压增压电路的输出节点与预充电电路的第一端子,连接到增压信号的第二端子,以及连接到来自己被检测到的供电电压值的一个或多个输出信号的第三端子,并且其中该电压增压电路进一步包括负载电容器,其具有连接到电路接地电位的第一端子与连接到该输出节点的第二端子,其中该增压增益的改变包括:
当通过连接多个电容器的第一端子到供电电压以及连接多个电容器的第二端子到接地电位,将这些增压单元(514,515)的增压电容器预充电时,使能该供电级别的检测以提供来自己被检测的供电电压值的一个或多个的输出信号给该电压增压器电路的输入端子;
允许该电压增压电路的输出节点转换为大约等于供电电压的级别;
将每一个增压单元内的多个增压电容器串联连接;
连接一个或多个增压单元及一个固定增压单元的第二端子到供电电压级别,并且使这些串联的电容器可充电共享以预增压该电压增压电路的输出节点;
当该供电电压级别检测信号数据为有效时,将该供电电压级别检测信号应用到这些增压单元;
连接多个增压单元的一个或多个已选定的增压单元与一个固定增压单元的第二端子到供电电压级别;以及
基于来自己被检测到的供电电压值的一个或多个输出信号,允许这些增压电容器充电共享供电电压以增压该电压增压电路的输出节点到最后增压电压,从而基于已被检测到的供电电压值,改变与增压电容器与负载电容器有关的有效增压电容量及有效负载电容量。
9.如权利要求6所述的方法(1300),其中一个或更多预定的增压单元是在预增压时间周期(747)期间暂时被迫使为开状态以预先产生最后增压电压(770,770a,770b)。
10.如权利要求6所述的方法(1300),其中所有这些增压单元(514,515)在预增压时间周期(747)期间暂时被迫使为开状态以预先产生最后增压电压(770,770a,770b)。
CNB2004800093000A 2003-04-03 2004-03-08 用于产生调整增压电压的系统及产生增压电压的方法 Expired - Lifetime CN100552804C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/406,415 US6798275B1 (en) 2003-04-03 2003-04-03 Fast, accurate and low power supply voltage booster using A/D converter
US10/406,415 2003-04-03

Publications (2)

Publication Number Publication Date
CN1771563A true CN1771563A (zh) 2006-05-10
CN100552804C CN100552804C (zh) 2009-10-21

Family

ID=32990272

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800093000A Expired - Lifetime CN100552804C (zh) 2003-04-03 2004-03-08 用于产生调整增压电压的系统及产生增压电压的方法

Country Status (8)

Country Link
US (1) US6798275B1 (zh)
JP (1) JP4495723B2 (zh)
KR (1) KR20050118718A (zh)
CN (1) CN100552804C (zh)
DE (1) DE112004000588B4 (zh)
GB (1) GB2416235B (zh)
TW (1) TWI325136B (zh)
WO (1) WO2004095462A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
CN106340320A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种存储器读取方法及读取系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295075B2 (en) * 2004-11-16 2007-11-13 Sige Semiconductor Inc. OFDM amplifier and method therefor
US7760558B2 (en) * 2008-01-15 2010-07-20 Spansion Llc Voltage booster by isolation and delayed sequential discharge
US8300489B2 (en) * 2010-01-12 2012-10-30 International Business Machines Corporation Charge pump system and method utilizing adjustable output charge and compilation system and method for use by the charge pump
US20110199039A1 (en) * 2010-02-17 2011-08-18 Lansberry Geoffrey B Fractional boost system
US8724373B2 (en) 2011-09-12 2014-05-13 Qualcomm Incorporated Apparatus for selective word-line boost on a memory cell
US9658682B2 (en) * 2012-07-27 2017-05-23 Atmel Corporation Reference voltage circuits in microcontroller systems
US9360928B2 (en) 2012-07-27 2016-06-07 Atmel Corporation Dual regulator systems
US8711648B2 (en) * 2012-07-31 2014-04-29 Nanya Technology Corporation Voltage generating system and memory device using the same
US9257153B2 (en) 2012-09-21 2016-02-09 Atmel Corporation Current monitoring circuit for memory wakeup time
KR102090677B1 (ko) 2013-09-16 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR102233810B1 (ko) 2014-02-03 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
CN104883052B (zh) * 2015-06-07 2017-11-14 上海华虹宏力半导体制造有限公司 提升电容电路以及电荷泵
CN107481748B (zh) * 2016-06-07 2020-06-05 中芯国际集成电路制造(上海)有限公司 一种字线电压生成电路、半导体器件及电子装置
CN109993953B (zh) * 2018-01-02 2022-06-28 严如强 一种低功耗供电模块
US11776625B2 (en) * 2021-10-07 2023-10-03 Micron Technology, Inc. Boost-assisted memory cell selection in a memory array

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2193392A (en) * 1986-08-02 1988-02-03 Plessey Co Plc Efficiency enhanced voltage multiplier
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JP3129131B2 (ja) * 1995-02-01 2001-01-29 日本電気株式会社 昇圧回路
DE69513658T2 (de) 1995-09-29 2000-05-31 St Microelectronics Srl Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US5726944A (en) * 1996-02-05 1998-03-10 Motorola, Inc. Voltage regulator for regulating an output voltage from a charge pump and method therefor
US5818288A (en) * 1996-06-27 1998-10-06 Advanced Micro Devices, Inc. Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area
JP3293577B2 (ja) * 1998-12-15 2002-06-17 日本電気株式会社 チャージポンプ回路、昇圧回路及び半導体記憶装置
IT1306964B1 (it) * 1999-01-19 2001-10-11 St Microelectronics Srl Circuito a boosting capacitivo per la regolazione della tensione dilettura di riga in memorie non-volatili
WO2000046807A1 (en) * 1999-02-02 2000-08-10 Macronix International Co., Ltd. Improved word line boost circuit
JP2001273784A (ja) * 2000-03-29 2001-10-05 Mitsubishi Electric Corp 昇圧回路および半導体記憶装置
US6967523B2 (en) * 2000-11-21 2005-11-22 Mosaid Technologies Incorporated Cascaded charge pump power supply with different gate oxide thickness transistors
US6424570B1 (en) * 2001-06-26 2002-07-23 Advanced Micro Devices, Inc. Modulated charge pump with uses an analog to digital converter to compensate for supply voltage variations
US6535424B2 (en) * 2001-07-25 2003-03-18 Advanced Micro Devices, Inc. Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
CN106340320A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种存储器读取方法及读取系统
CN106340320B (zh) * 2015-07-15 2019-06-21 中国科学院微电子研究所 一种存储器读取方法及读取系统

Also Published As

Publication number Publication date
TWI325136B (en) 2010-05-21
DE112004000588T5 (de) 2006-02-02
US6798275B1 (en) 2004-09-28
US20040196093A1 (en) 2004-10-07
DE112004000588B4 (de) 2015-07-16
GB2416235B (en) 2006-07-19
CN100552804C (zh) 2009-10-21
GB2416235A (en) 2006-01-18
TW200501168A (en) 2005-01-01
JP4495723B2 (ja) 2010-07-07
WO2004095462A1 (en) 2004-11-04
GB0518352D0 (en) 2005-10-19
JP2006526862A (ja) 2006-11-24
KR20050118718A (ko) 2005-12-19

Similar Documents

Publication Publication Date Title
KR100865587B1 (ko) 판독 전압에서 공급 전압 변화를 보상하기 위해 공급 전압검출을 이용한 전압 부스트 회로
US6519180B2 (en) Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
CN1771563A (zh) 使用a/d转换器的快速、准确且低电源电压的增压器
JP4635066B2 (ja) 半導体記憶装置
US7460402B2 (en) Semiconductor memory device which generates voltages corresponding to a plurality of threshold voltages
US8233328B2 (en) Nonvolatile semiconductor memory
JP2011028827A (ja) 半導体記憶装置
JP2005514718A (ja) マイクロフルイディック処理方法及びシステム
US7420853B2 (en) Semiconductor storage device and semiconductor storage device driving method
JP2004185690A (ja) 不揮発性半導体記憶装置
JP2009070461A (ja) 半導体記憶装置
US6865099B2 (en) Wide dynamic range and high speed voltage mode sensing for a multilevel digital non-volatile memory
US7630250B2 (en) Controlled ramp rates for metal bitlines during write operations from high voltage driver for memory applications
KR101761652B1 (ko) 3d nand 메모리에서의 전류 누설 감소
JP2011040166A (ja) 半導体記憶装置
JP2008299917A (ja) 半導体装置及びその制御方法
JP2000113690A (ja) 半導体不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070413

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070413

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070413

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070413

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091021