CN1732567A - 半导体装置电源互连条纹 - Google Patents

半导体装置电源互连条纹 Download PDF

Info

Publication number
CN1732567A
CN1732567A CN200380107878.5A CN200380107878A CN1732567A CN 1732567 A CN1732567 A CN 1732567A CN 200380107878 A CN200380107878 A CN 200380107878A CN 1732567 A CN1732567 A CN 1732567A
Authority
CN
China
Prior art keywords
interconnection
pcb
semiconductor device
striped
out wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380107878.5A
Other languages
English (en)
Other versions
CN1732567B (zh
Inventor
E·欧斯波恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1732567A publication Critical patent/CN1732567A/zh
Application granted granted Critical
Publication of CN1732567B publication Critical patent/CN1732567B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

揭示了一种方法和装置，用于通过构成缩短电源和半导体装置间所需的导电路径并减少该导电路径的电阻的用于在条纹配置中传送电能的互连(针脚、球、垫或其它互连)改善对半导体装置的功率传递和滤波。

Description

半导体装置电源互连条纹
发明领域
揭示了一种用于改善半导体装置电源的传递和滤波的方法和装置。
技术背景
随着半导体装置特别是处理器的复杂性和性能继续提升，它们也继续要求更高的功率量。事实上，供电给这种半导体装置所需的电流量常贡献许多针脚、球、垫或其它类型的互连(虽然通常实践中将术语“针脚”用作对术语“互连”的工程缩写而不管该互连是否真的是针脚)，以确保足够的电流容量和合适的电压。
图1描述了半导体器件的现有技术的引出线100。特别是，图1描述了加州Sunnyvale的Advanced Micro Devices所使用的针脚，其用于一系列处理器。如图所示，在整个引出线100上散布Vss互连150和Vcc互连160。图2说明了用于另一种半导体器件的现有技术的引出线200。特别是，图2示出了加州Sarta Clara的Intel Corporation所使用的引出线，其用于不同的一系列处理器。与引出线100的情况有些相似，在整个引出线200上散布Vss互连250和Vcc互连260。
如图1和2中可看到的，大部分可用互连都已专用于供电。但是，整个引出线100和200上Vss和Vcc互连的散布不允许使用较大的不间断轨迹在印刷电路板(PCB)上传送功率从电源到引出线100或200的Vss或Vcc互连。此外，Vss和Vcc互连的这种相同散布还导致用于提供Vss和/或Vcc的任何接地或电源面混乱，其中孔变得不连续以致不能仅以较低的电阻传送较大的电流。如PCB设计领域内的熟练技术人员可以理解的，诸如引出线100和200的半导体装置引出线中互连的纯粹数量需要互连接近地隔开，这就需要用于与这些互连传送功率和/或信号的多层PCB轨迹。这是不管半导体装置是否使用当前的表面安装或以前的通孔方法附着于PCB上的情况，因为尽管表面安装方法中的互连本身不穿透PCB层，但它们需要经由过孔进行连接。
利用孔混乱的更小轨迹或平面将电源提供给半导体装置会相应地增加电阻，这降低了置于引出线100或200附近或中间的滤波电容器的效率。会使半导体装置引起的和由一个或多个Vss和/或Vcc互连传送到PCB的瞬变持续更长，具有更大的幅度，并不能很快地由滤波电容器抵消，因为当通过这么高电阻的轨迹和/或平面传播时这些瞬变比通常期望达到滤波电容器的瞬变持续更久。此外，在电压调节器用于供电给半导体装置的情况中，这些高电阻的相同轨迹和/或平面需要花费更长的时间在半导体装置附近的电压调节器输出处反映出电流需求变化，因为高电阻不允许Vss和/或Vcc互连处所形成的电压变化快速传播向电压调节器的输出以使电压调节器能适当地升压或降低其输出。最后，高电阻导致用于半导体装置的更多功率作为轨迹和/或平面的散热而损耗。
附图说明
通过以下详细描述，将使这里所要求的本发明的目的、特点和优点为本领域熟练技术人员显而易见，其中：
图1显示了现有技术的引出线。
图2示出了另一种现有技术的引出线。
图3示出了引出线的一个实施例。
图4示出了引出线的另一个实施例。
图5示出了引出线的又一个实施例。
图6示出了引出线的再一个实施例。
图7a和7b示出了使用通孔技术的半导体装置的引出线和PCB轨迹的一个实施例。
图8a和8b示出了使用表面安装技术的半导体装置的引出线和PCB轨迹的一个实施例。
图9示出了引出线的另一个实施例。
图10a-10d示出了使用通孔技术的半导体装置的引出线和PCB轨迹的一个实施例。
图11a-11d示出了使用表面安装技术的半导体装置的引出线和PCB轨迹的一个实施例。
具体实施方式
虽然阐述了许多细节用于说明并提供了以下描述的完整理解，但本领域的熟练技术人员显见的是，实施以下所要求的本发明的实施例时不一定需要这些具体细节。
揭示了用于改善从电源到半导体装置的功率导电的方法和装置。特别是，揭示了互连(针脚、球、垫或其它互连)的设计，其中用于传送功率的互连按条纹配置安排，其缩短了电源和半导体装置间所需的导电路径并减少了导电路径的电阻。虽然揭示内容大部分集中在具有其中针脚被安排成主要格子状阵列的封装的半导体器件上，但本领域的熟练技术人员可以理解，以下所要求的本发明可应用于使用各种封装配置的各种电子装置中。此外，虽然术语“引出线”用于表示半导体装置封装的互连的物理设计，但这在承认工业上该术语的共同使用的情况下进行，且这不表示限制这里教导应用于具有其上实际针脚是特殊类型互连的封装的半导体装置。
图3示出了半导体装置的引出线的实施例。引出线300的互连按二维格子图案安排，具有四个侧边，包括侧边301和302，以及空缺的中心305。沿着侧边301和302，Vss互连350和Vcc互连360排列于邻接的互连条纹，诸如Vss条纹351和Vcc条纹361，其大多按交替并行线排列。
引出线300还可具有侧边303和304内信号互连之中分散的更多Vss互连350。但是，在侧边303和304内的信号互连中使用差分信号和/或其它因素可允许侧边303和/或304内Vss互连350的数量与图3所示的相比大量减少，或许完全消除。
诸如Vss条纹351和Vcc条纹361的Vss和Vcc(350和360)互连的条纹允许轨迹和/或平面提供更大的通路，以便利用引出线300将电流从电源传送到半导体器件。在一个实施例中，如图所示，Vss和Vcc互连350和360形成的条纹被定向成有利于使得Vss和Vcc的源沿侧边301和302设置，诸如在位置310处。在可选实施例中，沿着侧边301和302的Vss和Vcc互连(350和360)所形成的条纹可按其它方向定向，或许适应将Vss和Vcc的源仅置于侧边301和302所形成的中心处，或者仅沿侧边301或302之一。
图4描述了具有半导体器件的引出线的另一个实施例。如图3的引出线300中，引出线400的互连按二维格子图案排列，具有四个侧边，包括侧边401和402，以及空缺的中心405。沿着侧边401和402，Vss互连450和Vcc互连460排列于互连的邻接条纹中，诸如Vss条纹451和Vcc条纹461，其大多按交替并行线排列。引出线400还可将更多的Vss互连450分散于侧边403和404内的信号互连中。
如同图3的引出线300的情况，引出线400的Vss互连450和Vcc互连460的条纹，诸如Vss条纹451和Vcc条纹461，使得轨迹和/或平面能提供更大的通路，以便将更多电流从电源传送到半导体器件。但是，与引出线300的Vss互连350和Vcc互连360的条纹不同，引出线400的Vss互连450和Vcc互连460的多数条纹由互连的双行或列构成。这些互连的双倍宽度条纹允许甚至更大的轨迹用于传送电流。此外，这些双倍宽度条纹提供了机会，以使平面可由更少的用于Vss和/或Vcc的过孔穿透，或者使这些过孔按减少对平面传送更多电流的能力的影响的方式排列。
虽然图3描述了由互连的单列和/或行构成的条纹，且图4描述了双倍宽度条纹，但本领域的熟练技术人员可以理解，这里的教导也可用于更宽的条纹(例如，三倍宽度条纹等)。在某些实施例中，条纹宽度的选择可基于具有按条纹排列的Vss互连和/或Vcc互连的半导体器件的电路和/或管芯的设计方面，或者用于这种半导体器件的封装的设计方面。或者，在其它实施例中，条纹宽度的选择可基于诸如所使用的特殊类型的互连如何感应和/或互连的选择对Vcc和Vss针脚之间环路电感的影响的方面。所考虑的这些方面必须与每个可能的条纹宽度所产生的电阻的差异相平衡。
图5描述了具有半导体器件的引出线的又一个实施例。引出线500与图4的引出线400基本类似，包括将Vss和Vcc互连的条纹定向在便于使Vss和Vcc的源在位置510处的方向上。引出线400和引出线500之间的主要区别在于许多附加Vss互连560被置于引出线500的侧边504内沿着中心位置505的一边缘。
在中心位置505内设置了许多滤波部件520。滤波部件520可以是电容器和/或用于抵消引出线500的互连附近Vss和/或Vcc导体中的尖峰、波谷和/或其它形式瞬变的其它各种部件。这些附加的Vss互连560沿着侧边504内的中心位置505的一边缘设置，以便通过在使用引出线500的半导体器件内的Vss和至少一个滤波部件520之间提供更短的导电路径来增强滤波部件520的效果。沿着侧边504的这些附加Vss互连560的位置允许由这些附加Vss互连560形成的条纹实质上延伸侧边501中形成的Vss条纹561，从而至少允许PCB上导电材料的可有更大的轨迹，其中引出线500用于沿扩展条纹继续减少沿扩展条纹的Vss互连560之间形成差分电压的可能。
图6描绘了具有半导体器件的引出线的又一个实施例。图6的引出线基本类似于图5的引出线500，包括将Vss和Vcc互连的条纹定向一方向上，以便于使Vss和Vcc的源在诸如位置610的特殊位置处，以及延伸构成侧边601内Vss条纹661的Vss互连条纹进入侧边604沿着中心位置605。引出线500和引出线600之间的主要区别在于用形成实质性条纹的Vss互连660实现Vss条纹661的延伸。
如同采用引出线500的情况，多个滤波部件620置于中心位置605中。滤波部件620可以是电容器和/或用于抵消引出线500的互连附近Vss和/或Vcc导体中的尖峰、波谷和/或其它形式瞬变的其它各种部件。这些附加的Vss互连660沿着侧边604内的中心位置605的一边缘设置，以便通过在使用引出线600的半导体器件内的Vss和至少一个滤波部件620之间提供更短的导电路径来增强滤波部件620的效果。如同采用引出线500的情况，Vss条纹661的延伸允许PCB上导电材料的更大轨迹，其中引出线600用于继续沿着扩展条纹，减少沿扩展条纹的Vss互连660之间形成差分电压的可能性。
参考图5和6，如果侧边504和604内还有Vcc互连以向Vcc和Vss两者提供缩短的通路，则Vss互连560和660的Vss条纹561和661的延伸在提升滤波部件520和620的效果方面更有效。如图5和6的引出线500和600提供的实例中所示，某些实施例可将Vss互连散布遍及侧边504和604。或者，如引出线500和600中示出的，其它实施例可具有与侧边504和604中Vcc互连条纹平行的Vss互连条纹，可能还在其它侧边(诸如侧边501和601)中延伸Vss互连的条纹。
图7a和7b描述了实施例中半导体器件的一部分引出线和PCB上的相应导体设计，其中可采用通孔技术将半导体器件安装到PCB上，如使用针栅阵列(PGA)封装的半导体器件的情况。参考图7a，按与前述实施例相对应的方式，引出线部分700具有按条纹排列的Vss互连750和Vcc互连760，诸如Vss条纹751和Vcc条纹761。为支持滤波部件(未示出)，互连对721和722靠近引出线部分700，并提供滤波部件可被安装并因此连接到Vss和Vcc的位置。
参考图7b，引出线部分700的Vss和Vcc互连的条纹结构(750和760)形成PCB中通孔的相应设计，其允许形成Vss轨迹752的该PCB一层上的导电材料按引起形成同一层上的Vcc平面762的导电材料的连续性相对较少间断的方式进行布置。如图所示，所形成的平面762的设计具有通过引出线部分700一直形成的较宽的导电材料通路，且虽未专门示出，但PCB设计领域的熟练技术人员将理解，对于PCB的其它层，也允许Vss平面的类似设计。从而，这提供了Vcc平面762和相应的Vss平面中的较低电阻的通路，用于使用引出线部分700以及利用互连对721和722(以及位置723和724处的相应垫和通孔连接)的滤波装置的半导体装置同与互连对721和722相对的引出线部分700的一侧上的电源(未示出)之间的电流流动。
图8a和8b描述了另一个实施例中半导体装置的一部分引出线和PCB上的相应导体设计，其中表面安装技术被用于将半导体装置安装于PCB上，如使用球栅阵列(BGA)封装的半导体装置的情况。参考图8a，引出线部分800大部分与图7a的引出线部分700一致，将Vss互连850和Vcc互连860按条纹排列，诸如Vss条纹851和Vcc条纹861。为支持滤波部件(未示出)，将互连对821和822置于引出线部分800附近，并提供可安装并因此连接到Vss和Vcc的滤波部件的位置。但是，与引出线部分700不同的是，引出线部分800指示了更宽的垫，普遍地适用于进行功率滤波的表面安装电容器。
参考图8b，按照PCB设计领域的熟练技术人员所认识的方式来布置PCB表面上的导电材料，为焊接引脚提供位置，所述垫导电地连接到在PCB表面和其它层之间穿透的过孔。引出线部分800的Vss和Vcc互连的850和860的条纹排列导致该表面上的Vss轨迹852的相应布置，其允许过孔按使得形成Vcc平面862的导电材料连续性的相对较少间断的方式排列，其中使用引出线部分800的半导体装置互连将直接附着到所述Vcc平面862上。示出与引出线800的Vss互连850的每个条纹相对应的Vss轨迹852的布置的各种可能实例。如图所示，将Vss互连850排列成条纹允许相应的Vss轨迹852被展开，从而对于至少相邻的Vss850互连对只需要单个过孔，因此减少了穿透Vss平面862的过孔数量。
如图所示，所形成的平面862的布置具有一直形成通过引出线部分800的导电材料的更宽通路，虽然未特别示出，但PCB设计领域的熟练技术人员将易于理解：也允许类似的Vss平面布局用于PCB的其它层上。与图7a和7b实施例的情况相同，这又提供了Vcc平面862和相应Vss平面中的更低电阻的通路，用于使用引出线部分800以及利用互连对821和822(以及位置823和824处相应的垫和通孔连接)的滤波装置的半导体装置同与互连对821和822相对的引出线800一侧上的电源(未示出)之间的电流流动。
图9描述了具有半导体装置的引出线的另一个实施例。引出线900的互连排列于具有四个侧边(即，侧边901、902、903和904)和空缺中心905的二维栅格图案中。在所有四个侧边901-904内和空缺中心905附近，Vss互连950和Vcc互连960按互连的邻接条纹排列，诸如Vss条纹951和952，以及Vcc条纹961和962，其多数按相邻的交替并行线排列。
虽然图9中未实际示出，与图3、4、5和6的引出线300、400、500和600相类似，引出线900也将更多的Vss互连950分散于信号互连和/或其它互连之中，不连接到Vss或Vcc。但是，如同之前所讨论的实施例那样，使用差分信号和/或其它因素可允许减少这些附加Vss互连的数量，或许完全消除。
Vss和Vcc互连950和960的条纹，诸如Vss条纹951和952以及Vcc条纹961和962，允许轨迹和/或平面提供更大的通路用于将电流从电源传送到使用引出线900的半导体装置。在一个实施例中，如图所示，Vss和Vcc互连950和960所形成的条纹定向于一些方向上，这些方向对于将至少Vss和Vcc源的输出级置于可附着半导体装置的PCB的相对侧上(至少部分在空缺中心905的下面)来说是有利的。在可选实施例中，将至少Vss和Vcc源的输出级置于PCB的相对侧上，直接在侧边901-904中的至少一个的至少一部分之下。在又一个实施例中，这种源的输出级可以是汇流条的一部分和/或电力电缆的一段，从超过侧边901-904的PCB上的位置或者离开PCB的位置提供Vss和/或Vcc。
虽然图9描述了仅由单个或双重列或行的互连构成的条纹，但本领域的熟练技术人员可以理解，这里的教导可用于更宽的条纹(例如，具有三列和/或行的互连的三倍宽条纹，等)。更宽的条纹将使每个条纹能传送更大量的电流，但在某些实施例中，基于具有按条纹排列的Vss互连和/或Vcc互连的半导体装置的电路和/或管芯设计方面，或者通过用于这种半导体装置的封装设计方面，来选择条纹宽度。或者，在其它实施例中，条纹宽度的选择可基于一些方面，诸如所使用的特殊类型的互连会怎样感应和/或互连选择对Vcc和Vss针脚间的环路电感的影响。所考虑的这些方面必须与对每个可能的条纹宽度出现的电阻差进行平衡。
图10a-10d描述了具有半导体装置的引出线的又一个实施例，包括将通孔技术用于使半导体装置能安装到PCB上的PCB层，如同使用针栅阵列(PGA)封装的半导体装置的情况。图10a描述了半导体装置的引出线，图10b描述了要附着半导体装置的PCB表面上的层中的导体的相应布置，图10c描绘了PCB的相对侧表面上的层中的导体的相应布置，而图10d描绘了组成半导体装置的至少Vcc源的输出级的至少一部分的装置的相应设置。
图10a所示的引出线1000大部分类似于图9的引出线900，包括使Vss和Vcc互连的条纹(即，Vss条纹1051和1052，以及Vcc条纹1061和1062)定向于一些方向，这些方向对于使至少Vcc源的输出级的至少一部分于可附着半导体装置的PCB的相对侧上的空缺中心1005和/或引出线1000的位置之下来说是有利的。引出线900和引出线1000间的主要区别在于空缺中心1005内滤波部件1020的位置描绘。滤波部件1020可以是电容器和/或用于抵消引出线1000的互连附近Vss和/或Vcc导体中的尖峰、波谷和/或其它形式瞬变的其它各种部件。
如图10b所示的附着半导体装置的PCB表面上的层上的导体布置大部分由Vss条纹1051和1052下的Vss轨迹1055以及Vcc条纹1061和1062下的Vcc平面1065构成并填充许多空缺中心1005。通过一个Vss轨迹1055形成通孔1022，且通过Vcc平面1065形成通孔1021。通孔1021和1022提供了通过其插入一个滤波部件1020的针脚的位置，从而将一个滤波部件1020附着到PCB上并将其针脚连接到Vcc和Vss。如图10b所示，通孔被描绘成类似地位于图10a所示的其它三个滤波部件1020之下。图10b还示出通过Vcc平面1065形成的通孔1011。通孔1011和通孔1012提供位置，通过这些位置可插入形成至少Vcc源的输出级的至少一部分的部件针脚，从而将这些部件的针脚附着到Vss和不位于PCB上半导体装置的位置之下的其它电轨迹。
图10c示出了PCB表面上的层上的导体布置，相对于其将附着半导体装置且相对于其存在Vcc平面1065。在一个实施例中，该层上导体的布置部分由空缺中心1005内的Vcc平面1075构成且大部分在Vcc平面1065之下。在可选实施例中，除了Vcc平面1075或者代替平面Vcc平面1075，可存在导电材料的其它平面或轨迹。诸如通孔1011和1021的通孔用于将Vcc平面1065和1075电耦合在一起。
图10d示出了构成至少Vcc源的输出级的至少一部分的源装置1010的位置。源装置1010附着于与附着半导体装置的表面相对的表面上的PCB，提供一种方式，通过扩展引出线1000的互连位置(用虚线示出，在源装置1010的位置上面)将Vss带向空缺中心1005。源装置1010的该相对位置帮助最小化至少Vcc源的输出级和将Vss提供给半导体装置的引出线1000的互连之间的距离和电阻。该相对定位帮助确保板导电路径具有至少Vcc源的输出级和半导体装置之间的充分导电容量，而不会由于用于将半导体装置附着到PCB的半导体装置针脚或插座的通孔所需要的路由通过PCB中的许多穿透而受损害。
图11a-11d描绘了具有半导体装置的引出线的又一个实施例，包括将表面安装技术用于使半导体装置能安装到PCB上的PCB层，如同使用针栅阵列(PGA)封装的半导体装置的情况。图11a描述了半导体装置的引出线，图11b描述了要附着半导体装置的PCB表面上的层中的导体的相应布置，图11c和11d描绘了PCB的相对侧表面上的层中的导体的相应布置的变型，以及组成半导体装置的至少Vcc源的输出级的至少一部分的装置的相应设置。
图11a所示的引出线1100大部分类似于图9的引出线900，包括使Vss和Vcc互连的条纹(即，Vss条纹1051和1052，以及Vcc条纹1061和1062)定向于一些方向，这些方向对于使至少Vcc源的输出级的至少一部分于可附着半导体装置的PCB的相对侧上的空缺中心1105内和/或引出线1100的位置之下来说是有利的。引出线900和引出线1100间的主要区别在于空缺中心1105内滤波部件1120的位置描绘。滤波部件1120可以是电容器和/或用于抵消引出线1100的互连附近Vss和/或Vcc导体中的尖峰、波谷和/或其它形式瞬变的其它各种部件。
如图11b所示的附着半导体装置的PCB表面上的层上的导体布置大部分由Vss条纹1151和1152下的Vss轨迹1155以及Vcc条纹1161和1162下的Vcc平面1165构成并填充许多空缺中心1105。形成于Vcc平面1165中间的是Vss垫1122和相邻的Vcc垫1121。Vss垫1122和Vcc垫1121提供了经由标准表面安装技术附着滤波部件1120之一的针脚的位置，从而将滤波部件1120之一附着到PCB上并将其针脚连接到Vcc和Vss。如图11b所示，Vss和Vcc垫被描绘成类似地位于图11a所示的其它三个滤波部件1120之下。图11b还示出通过Vcc平面1165形成的过孔1166。过孔1166可用于提供Vcc平面1165和PCB的其它层上的导体之间的导电连接。
图11c和11d示出了PCB表面上的层上的导体布置，相对于其将附着半导体装置且相对于其存在Vcc平面1165。在一个实施例中，该层上导体的布置部分由空缺中心1105内的Vcc平面1175构成且大部分在Vcc平面1165之下。在可选实施例中，除了Vcc平面1175或者代替平面Vcc平面1175，可存在导电材料的其它平面或轨迹。过孔1166可用于将Vcc平面1165和1175电耦合在一起。
图11c还示出了构成至少Vcc源的输出级的至少一部分的源装置1110的位置变型。源装置1110(用虚线示出，在用于半导体装置互连的过孔位置下)被附着于与附着半导体装置的表面相对的表面上的PCB，从而提供一种方式，通过扩展这种过孔的位置将Vss引向空缺中心1105。示出，源装置1110的针脚耦合到Vss平面1175和导电轨迹1111，超过过孔形成的周长。源装置1110的该相对位置帮助最小化至少Vcc源的输出级和将Vcc提供给半导体装置的互连之间的距离和电阻。该相对定位帮助确保板导电路径具有至少Vcc源的输出级和半导体装置之间的充分导电容量，而不会由于用于将过孔所需要的路由通过PCB中的许多穿透而受损害。
图11d大部分与图11c一致，但描绘了源装置1110的设置的可选变型。如图所示，至少某些源装置1110在引出线1100的互连位置之下，从而至少某些源装置1110不会实际跨过用于提供到引出线1100的那些互连的连接的过孔。这可通过使用盲过孔和/或埋入过孔，和/或通过使用从图11b所描绘的用于互连的垫的位置(在与那些垫相同的导电材料层上)发散的轨迹，而得以实现。换句话说，为要设置的至少一个源装置1100“让开”引出线1100下的区域。
参考上述各种实施例，Vss和/或Vcc互连的条纹数、这些条纹的宽度、和/或连接到构成那些条纹的互连的轨迹和/或平面的精确布置可以被排列以控制或实现所需的电感特性。在某些实施例中，可选择条纹的数量和/或宽度，以利用构成给定引出线的特殊类型互连的电感特性。可以实现比与Vcc和/或Vss互连的散布冲突的那些更理想的电感特性。或者，在其它实施例中，可以利用以更少的孔穿过导电材料的更宽轨迹和/或导电材料平面的机会来实现PCB的导电材料层中所期望的电感特性。
结合较佳实施例举例说明了这里的教导。根据以上描述，许多可选方案、修改、变型和使用对于本领域的熟练技术人员来说是显见的。本领域的熟练技术人员可理解，以下要求的本发明支持使用各种封装的各种半导体装置，包括但不限于，针栅阵列和球栅阵列。此外，虽然所提供的实例性实施例描述了存在打开的中心位置的引出线，但可以理解，以下要求的本发明也可支持没有留下打开的中心位置的半导体装置。

Claims (19)

1.一种半导体装置，其特征在于，包括：
封装；以及
多个互连，在栅格状的引出线中附着到所述半导体装置的封装的第一面，其中栅格状引出线具有无互连的空缺中心，其中所述多个互连的第一子集可连接到第一电源电压，其中所述多个互连的第二子集可连接到第二电源电压，其中第一和第二子集的互连排列成与互连的并行条纹相邻地交替，且其中每一个交替的并行条纹在空缺中心的一边缘处一端终止。
2.如权利要求1所述的半导体装置，其特征在于，所述多个互连的第三子集可连接到第一电源电压并在不可连接到电源电压的所述多个互连的第四子集之中。
3.如权利要求1所述的半导体装置，其特征在于，所述多个互连可焊接到PCB表面，以便将封装安装到PCB表面。
4.如权利要求1所述的半导体装置，其特征在于，所述多个互连可通过PCB中形成的通孔插入，以便将封装安装到PCB。
5.如权利要求1所述的半导体装置，其特征在于，所述多个互连可插入到安装于PCB的插座，以便将封装安装到PCB。
6.一种PCB，其特征在于，包括：
PCB第一侧边上的第一位置，用于安装具有封装的半导体装置，所述封装具有在封装第一表面上在栅格状引出线中排列的互连，其中栅格状引出线具有无互连的空缺中心；
PCB第二侧边上的第二位置，电源的输出级部件安装其上，其中第一和第二位置交错，以使电源的输出级的至少一个部件位于第一位置之下；
通过输出级与第一电压输出相连的空缺中心内的第一层导电材料中形成的平面；以及
导电材料的多个并行条纹，它们连接到所述平面，并从所述平面开始，从所述平面向外延伸以便连接到互连的相应条纹，其包括半导体装置封装的第一表面上的互连的第一子集。
7.如权利要求6所述的PCB，其特征在于，进一步包括第一层导电材料中形成的多个并行轨迹，其中所述并行轨迹连接到第二电压，散布于与导电材料平面相连的导电材料的并行条纹中并与之平行，并且连接到互连的相应条纹，其包括散布于包括互连第一子集的互连条纹中并与之平行的半导体装置封装的第一表面上的互连的第二子集。
8.如权利要求6所述的PCB，其特征在于，导电材料的并行条纹和并行轨迹各自连接到形成为通过PCB的多个孔，以允许使用通孔技术安装半导体装置。
9.如权利要求6所述的PCB，其特征在于，导电材料的并行条纹和并行轨迹各自成形，以形成用于PCB表面上的焊盘的位置，以允许使用表面安装技术安装半导体装置。
10.如权利要求6所述的PCB，其特征在于，进一步包括第一位置内PCB上安装的插座。
11.如权利要求6所述的PCB，其特征在于，进一步包括空缺中心内PCB第一表面上安装的滤波装置。
12.如权利要求6所述的PCB，其特征在于，电源是电压调节器，电源输出级的至少一个部件是电感器。
13.如权利要求12所述的PCB，其特征在于，电感器用表面安装技术安装于PCB上。
14.如权利要求6所述的PCB，其特征在于，进一步包括滤波装置，它安装于空缺中心内PCB的第二表面上。
15.一种方法，包括将互连置于具有空缺中心的栅格状引出线中半导体装置封装的第一面上，以使可连接到第一电源电压的互连的第一子集和可连接到第二电源电压的互连的第二子集形成交替的并行条纹，它由来自第一和第二子集的互连构成，其中多个并行条纹在空缺中心的一端处开始。
16.如权利要求15所述的方法，其特征在于，所述多个互连的第三子集可连接到第一电源电压并在不可连接到电源电压的所述多个互连的第四子集之中。
17.如权利要求15所述的方法，其特征在于，进一步包括：
在PCB的第一侧边上形成第一位置，以便安装半导体装置；
在PCB的第二侧边上形成第二位置，电源输出级的部件将安装其上，其中第一和第二位置交错，以使电源输出级的至少一个部件在第一位置之下；
通过输出级与第一电压输出相连的空缺中心内的第一层导电材料中形成的平面；以及
形成导电材料的多个并行条纹，它们连接到所述平面，并从所述平面开始，从所述平面向外延伸以便连接到互连的相应条纹，其包括半导体装置封装的第一表面上的互连的第一子集。
18.如权利要求15所述的方法，其特征在于，进一步包括将滤波装置安装到空缺中心内PCB的第一表面上。
19.如权利要求15所述的方法，其特征在于，电源是电压调节器，电压输出级的至少一个部件是电感器。
CN200380107878.5A 2002-12-30 2003-12-08 半导体装置电源互连条带 Expired - Fee Related CN1732567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/335,368 2002-12-30
US10/335,368 US7005736B2 (en) 2002-09-30 2002-12-30 Semiconductor device power interconnect striping
PCT/US2003/039194 WO2004061960A2 (en) 2002-12-30 2003-12-08 Semiconductor device power interconnect striping

Publications (2)

Publication Number Publication Date
CN1732567A true CN1732567A (zh) 2006-02-08
CN1732567B CN1732567B (zh) 2011-01-26

Family

ID=32710908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380107878.5A Expired - Fee Related CN1732567B (zh) 2002-12-30 2003-12-08 半导体装置电源互连条带

Country Status (6)

Country Link
US (3) US7005736B2 (zh)
EP (1) EP1579503A2 (zh)
CN (1) CN1732567B (zh)
AU (1) AU2003299597A1 (zh)
TW (1) TWI253734B (zh)
WO (1) WO2004061960A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US20080079135A1 (en) * 2006-09-29 2008-04-03 Jitesh Shah Package assembly pinout with superior crosstalk and timing performance
US7847404B1 (en) * 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
US8120162B2 (en) * 2007-09-28 2012-02-21 Integrated Device Technology, Inc. Package with improved connection of a decoupling capacitor
US20090160475A1 (en) * 2007-12-20 2009-06-25 Anwar Ali Test pin reduction using package center ball grid array
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
TWI373653B (en) * 2008-09-01 2012-10-01 Au Optronics Corp Conducting layer jump connection structure
US9332629B2 (en) 2010-11-02 2016-05-03 Integrated Device Technology, Inc. Flip chip bump array with superior signal performance
EP2808890A4 (en) * 2012-01-27 2015-08-19 Panasonic Corp MULTILAYER PRINTED CIRCUIT BOARD
US9345137B2 (en) 2013-11-04 2016-05-17 Lattice Semiconductor Corporation Partially depopulated interconnection arrays for packaged semiconductor devices and printed circuit boards
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
WO2017038905A1 (ja) * 2015-08-31 2017-03-09 アイシン・エィ・ダブリュ株式会社 半導体装置、チップモジュール及び半導体モジュール
US10916494B2 (en) * 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
US11508683B2 (en) * 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls
US11817378B2 (en) * 2020-07-08 2023-11-14 Qualcomm Incorporated Apparatus and method for providing a scalable ball grid array (BGA) assignment and a PCB circuit trace breakout pattern for RF chip interfaces

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061989A (en) * 1990-03-22 1991-10-29 Transcomputer, Inc. Mechanical translator for semiconductor chips
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US5994766A (en) * 1998-09-21 1999-11-30 Vlsi Technology, Inc. Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6037677A (en) * 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US6489574B1 (en) 1999-11-02 2002-12-03 Canon Kabushiki Kaisha Printed-wiring board
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
US6404649B1 (en) * 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
TW498530B (en) * 2001-08-29 2002-08-11 Via Tech Inc Flip-chip pad and redistribution layer arrangement
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly

Also Published As

Publication number Publication date
CN1732567B (zh) 2011-01-26
US20050248040A1 (en) 2005-11-10
TW200419761A (en) 2004-10-01
WO2004061960A2 (en) 2004-07-22
WO2004061960A3 (en) 2005-01-27
US7319269B2 (en) 2008-01-15
EP1579503A2 (en) 2005-09-28
US7732260B2 (en) 2010-06-08
AU2003299597A8 (en) 2004-07-29
US20040061242A1 (en) 2004-04-01
US20080064207A1 (en) 2008-03-13
US7005736B2 (en) 2006-02-28
TWI253734B (en) 2006-04-21
AU2003299597A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
CN1732567A (zh) 半导体装置电源互连条纹
CN1842248B (zh) 球栅阵列偏栅去耦的设备及方法
CN100407877C (zh) 用于减少多层电路板的层数的技术
US7326860B2 (en) Routing vias in a substrate from bypass capacitor pads
EP0817267B1 (en) Semiconductor package including a multilayer substrate
US5424492A (en) Optimal PCB routing methodology for high I/O density interconnect devices
CN1577993A (zh) 具有栅格阵列接口的折叠式柔性电路互连器
CN1805664A (zh) 用于改良的电路板布线的非标准宽度间距
CN1429407A (zh) 组件中的嵌入式电容部件
CN1870853A (zh) 高速差分信号边缘卡连接器电路板布局
CN1314109C (zh) 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法
CN113573463B (zh) 电路板
CN1203546C (zh) 有机芯片载体的高密度设计
CN100525578C (zh) 用于提高电路板的定线密度的方法和这种电路板
KR100625062B1 (ko) 높은 배선 능력을 갖춘 고밀도 마이크로비아 기판
CN102105018B (zh) 一种多层电路板
CN101068450A (zh) 线路板系统
CN1560911A (zh) 电路载板的制造方法
US7281326B1 (en) Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
CN201839507U (zh) 多层印刷电路板
CN1689154A (zh) 倒装芯片管芯键合焊盘、管芯键合焊盘布局及布线优化
TW200405539A (en) Semiconductor device power interconnect striping
CN1324697C (zh) 半导体构装基板
CN117320268A (zh) 电路板、电路板组件
CN100350819C (zh) 球栅阵列封装基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20171208