CN1717149B - 电路化衬底 - Google Patents

电路化衬底 Download PDF

Info

Publication number
CN1717149B
CN1717149B CN2005100799250A CN200510079925A CN1717149B CN 1717149 B CN1717149 B CN 1717149B CN 2005100799250 A CN2005100799250 A CN 2005100799250A CN 200510079925 A CN200510079925 A CN 200510079925A CN 1717149 B CN1717149 B CN 1717149B
Authority
CN
China
Prior art keywords
open section
dielectric layer
marginal portion
forms
continuing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100799250A
Other languages
English (en)
Other versions
CN1717149A (zh
Inventor
约翰·M·劳弗尔
詹姆斯·M·拉内尔达
沃亚·R·马尔科维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN1717149A publication Critical patent/CN1717149A/zh
Application granted granted Critical
Publication of CN1717149B publication Critical patent/CN1717149B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49176—Assembling terminal to elongated conductor with molding of electrically insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulating Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种电路化衬底，其包括复数个接续的敞开段，所述接续的敞开段在一导电层内界定多个面对的边缘部分以隔离所述导电层的分离部分，从而使所述层可用于不同的功能，例如在一包括所述衬底作为其一部分的产品(例如，电气组合件)内作为电源和接地元件。本发明还提供一种制造所述衬底的方法、一种利用所述衬底的电气组合件、一种同样利用所述衬底的多层电路化组合件及一种信息处理系统(例如一主计算机)。

Description

电路化衬底
技术领域
本发明涉及电路化衬底，且具体来说涉及多层印刷电路板、芯片载体及类似元件中使用的电路化衬底，并且涉及多种制造电路化衬底的工艺。更具体来说，本发明涉及此等衬底及可用作所属技术领域称作“信息处理系统”的一部分的合成组合件。
对共同待决专利申请的交叉参考
在与本发明同时提交的名称为“具有充填的隔离边界的电路化衬底、其制造方法、利用其的电气组合件及利用其的信息处理系统”(CircuitizedSubstrate With Filled Isolation Border，Method of Making Same，ElectricalAssembly Utilizing Same，And Information Handling System Utilizing Same)(发明者：Lauffer等人)的专利第(S.N)_/__，____号中，定义了一种电路化衬底，其包括复数个沿着至少一导电层的一侧边缘部分的连续敞开段，这些敞开段(例如)由一介电材料阻挡层隔离开，所述介电材料阻挡层在一将所述衬底的两个介电层粘合至导电层的层压工艺中基本上充填这些敞开段。本发明还提供一种制造所述衬底的方法、一种利用所述衬底的电气组合件、一种同样利用所述衬底的多层电路化组合件及一信息处理系统，例如一个人计算机。
背景技术
诸如多层印刷电路板(PCBs)、层压芯片载体及诸如此类的各种电子结构容许在一最小体积或空间内形成多个电路。这些结构通常包括由一介电材料层彼此分开的多个信号层、接地及/或电源平面的堆叠。线路通常通过穿过各介电层的电镀孔而彼此电接触。如果电镀孔位于内部，则通常被称为“通路”；如果由一外表面伸进电路板内部一预定深度，则被称为“盲通路”；如果基本上穿透电路板的整个厚度，则被称为“电镀通孔(PTHs)”。本文中使用的术语“通孔”意在包括所有三种类型的此等电路板开孔。
目前已知的制作印刷电路板、芯片载体及诸如此类的方法通常包括制作单独的内层电路(电路化层)，这些内层电路通过在一包铜内层基础材料的铜层上涂覆一感光层或膜而形成。对感光涂层进行成像、显影，并蚀刻已曝光的铜以形成导体线路。蚀刻后，从所述铜上剥除感光膜便留下内层基础材料表面上的电路图案。该工艺在电路板技术领域内被也称为光刻工艺，因此，相信没有必要再做进一步的阐述。
在形成单独的内层电路后，通过制备一由多个内层、接地平面、电源平面等形成的一敷层形成一多层堆叠；所述内层、接地平面、电源平面等通常由一预浸胶介电材料层彼此分开，且所述预浸胶介电材料层通常包括一层浸透一部分固化材料(通常为一B级环氧树脂)的玻璃(通常为玻璃纤维)布。该堆叠的顶部和底部外层通常包括包铜的、玻璃纤维充填的环氧平面衬底，其中所述铜包层包括所述堆叠的外表面。利用加热和压力使B级树脂完全固化来层压所述堆叠以形成一整体结构。如此形成的堆叠通常在其两个外表面上具有金属(通常为铜)包层。使用与用以形成内层电路的程序类似的程序在铜包层内形成外部电路层。在铜包层上面施加一感光膜。将涂层暴露于已图案化的激活辐射并显影。然后使用一蚀刻剂除去因显影感光膜而裸露出来的铜。最后，除去剩余的感光膜制成外部电路层。
如上文所述，导电通孔(或互连)用于将所述结构内的单独电路层彼此电连接，且电连接至外表面，并且通常穿过所述堆叠的全部或一部分。通孔一般在形成外表面上的电路之前通过在所述堆叠的适当位置处钻孔而形成。在几个预处理步骤后，通过接触一电镀催化剂催化并且通常通过接触一无电或电解铜电镀液金属化通孔的壁以形成电路层之间的导电路径。在形成这些导电通孔后，利用下述程序形成外部电路或外层。
在建造衬底后，将芯片及/或其他电组件安装到所述多层堆叠的外部电路层上的适当位置，通常使用焊接安装垫将这些元件粘合至印刷电路板。根据要求，这些组件通常通过导电通孔与结构内的电路电接触。通常通过在外部电路层上涂覆一有机焊接掩膜涂层来形成焊垫。可利用一具有多个界定焊接安装垫形成区域的开口的丝网通过在外部电路层的表面上丝网涂覆一液体焊接掩膜涂覆材料来施加所述焊接掩膜。或者，可将一光可成像焊接掩膜涂覆到电路板上并使其曝光和显影，从而获得一界定所述衬垫的开口阵列。然后，利用所属技术领域已知的工艺(例如波焊)用焊剂涂覆这些开口。
由于在过去几年里对此等产品的操作能力的要求显著增加，复杂的产品设计已成为当今衬底制造领域的标准。举例而言，用于主计算机的印刷电路板可具有多达36层甚至更多的电路，且整个堆叠具有一多达约0.250英寸(250密耳)的厚度。这些电路板通常设计带有3或5密耳宽的信号线路与12密耳直径的通孔。对于当今许多电子产品(例如印刷电路板、芯片载体及诸如此类)中电路密度的增加，该工业领域力图将信号线陆的宽度减至2密耳或更小并将孔径减至2密耳或更小。
如下文将要更详细定义的那样，本发明提供一种包括一“分裂式”导电(例如电源)平面作为其一元件的电路化衬底。本文所用术语“分裂式”意指一具有至少两个分开(电绝缘)部分的导电层，以便使每一部分都能够携带不同的电流电平，提供单独的功能，例如电源和接地全都在一个平面上等。因此，该特征显著扩大了最终结构的能力，因为其为最终产品中诸多额外的设计考虑创造了条件。如人们所了解，此一最终产品可包括许多此等分裂式导电平面以便提供甚至比已知产品更大的能力。
在2001年9月11日颁发的美国专利第6,288,906号中，阐述一种制造包括用于其外导电层的电源平面的多层印刷电路板的方法。将这些外导电层图案化以便容纳电路，例如集成电路和表面安装式器件。在包括用于与电路板的其他导电层电互连的电镀通路(孔)的外导电层上提供安装衬垫。
在1999年6月15日颁发的美国专利第5,912,809号中，通过以选定的几何图案图案化一多层电容平面印刷电路板的电源平面来控制一电路板中的电位和甚高频(VHF)电流。选定的几何图案，不论是简单还是复杂，均通过引导电容容量专供一个或多个特定集成电路使用、对一个或多个特定集成电路呈隔离状，或在多个集成电路之间共用来控制电压和电流。
在1997年11月11日颁发的美国专利第5,685,070号中，阐述一种制造一用于直接芯片附着的印刷电路板或卡的方法，所述电路板或卡包括至少一电源核心、至少一邻近该电源核心的信号平面，且提供多个用于提供电连接的电镀通孔。此外，一介电材料层邻近所述电源核心，且一电路化导电层邻近所述介电材料，随后是一邻近所述导电层的感光介电材料层。提供了光显影的盲通路用于随后连接至所述电源核心，并提供了钻制的盲通路用于随后连接至所述信号平面。
在1995年5月23日颁发的美国专利第5,418,689号中，阐述一种制造一用于直接芯片附着的印刷电路板的方法，所述电路板包括至少一电源核心、至少一邻近所述电源核心的信号层及多个用于电连接的电镀通孔。此外，一介电材料层邻近所述电源核心且一电路化导电层邻近所述介电材料，随后是一邻近所述导电层的感光介电材料。
在1995年1月24日颁发的美国专利第5,384,433号中，阐述一种制造一印刷电路板的方法，所述印刷电路板包括一导电衬垫阵列，所述导电衬垫阵列包括设置在其第一和第二表面上的多个元件安装孔。一布置成第一对和第二对附着焊接区(attachment land)的导电附着焊接区阵列设置在第一和第二表面上。第一和第二附着焊接区彼此绝缘并由所述电路板的第一和第二表面上一经选择容许将标准尺寸的组件附装于其中间的距离分离开。第一和第二导电配电平面设置在第一和第二表面上并与导电衬垫和布置在其上的第二附着焊接区绝缘。
下列美国专利中阐述了制造电路化衬底(即印刷电路板)的其他方法。
5,488,540         颁予Hatta
5,736,796         颁予Price等人
6,204,453         颁予Fallon等人
6,418,031         颁予Archambeault等人
6,557,154         颁予Harada等人
如本文中所述，本发明代表对已知工艺的一重大改良，包括上述那些用于制作诸如印刷电路板之类的电路化衬底的方法。如上文所述，本发明的一个特别重要的特征为提供一具有至少两个分开的隔离部分的导电层(例如一电源平面)。所述隔离是通过利用使用初始导电层中形成的一系列开口已形成的分离部分的对立边缘部分之间的一保护性介电材料阻挡层来加以保证的。
据信，此一发明将代表所属技术领域中的一重大进步。
发明内容
本发明的一主要目的是提高电路化衬底技术。
本发明的另一目的是提供一种可利用所属技术领域已知的传统工艺实施并且因此相对容易实施和实施成本廉价的制造一电路化衬底的方法。
本发明的另一目的是提供各种适合利用通过本文所教示的方法形成的一衬底并因而具有本文所教示的显著优点的结构。
根据本发明一实施例，提供一种电路化衬底，所述电路化衬底包括：至少一个基本上平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括至少两个分离的电绝缘部分，每一电绝缘部分包括一基本上面对至少一其他电绝缘部分的一边缘部分的一边缘部分，所述彼此面对的边缘部分由复数个接续形成的敞开段构成；一设置于所述至少一个导电层的第一相对表面上的第一介电层，所述第一介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段的所选择段；及一设置于所述导电层的第二相对表面上的第二介电层，所述第二介电层的一部分基本上充填面对的边缘部分的接续形成的敞开段的剩余段，所述第一和第二介电层的所述部分在所述面对的边缘部分之间提供一共同的、基本上呈固态的介电阻挡层。
根据本发明另一实施例，提供一种制造电路化衬底的方法，所述方法包括：提供至少一具有第一和第二相对表面并包括至少两个分离的电绝缘部分的基本上平面配置的导电层，每一电绝缘部分包括基本上面对至少一其他电绝缘部分的一边缘部分的一边缘部分，彼此面对的所述边缘部分由复数个接续形成的敞开段构成；将一第一介电层设置在所述导电层的第一相对表面上；用所述第一介电层的一部分基本上充填所述第一介电层的所述接续形成的敞开段的所选择段；将一第二介电层设置在所述至少一导电层的第二相对表面上；及使用所述第二介电层的一部分充填所述面对的边缘部分的接续形成的敞开段的剩余段，所述第一和第二介电层的所述部分在所述面对的边缘部分之间提供一共同的、基本上呈固态的介电阻挡层。
根据本发明的再一实施例，提供一种电气组合件，所述电气组合件包括一包括至少一个基本上平面配置并具有第一和第二相对表面的导电层的电路化衬底，所述至少一个导电层包括：至少两个分离的电绝缘部分，每一电绝缘部分都包括一基本上面对至少一其他电绝缘部分的一边缘部分的边缘部分，所述彼此面对的边缘部分由复数个接续形成的敞开段构成；一设置在所述导电层的所述第一相对表面上的第一介电层，所述第一介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段的所选择段；及一设置在所述至少一个导电层的所述第二相对表面上的第二介电层，所述第二介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段中的剩余段，第一和第二介电层的所述部分在所述面对的边缘部分之间提供一共同的、基本上固态的介电阻挡层。所述电气组合件进一步包括至少一个设置在所述电路化衬底上并电耦合至所述电路化衬底的电元件。
根据本发明的再一实施例，提供一种多层电路化结构，所述多层电路化结构包括一第一电路化衬底及设置在所述第一电路化衬底部分的相对面上的第二和第三电路化衬底部分，其中所述第一电路化衬底包括：至少一个基本上平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括至少两个分隔的电绝缘部分，每一电绝缘部分都包括一基本上面对至少一其他电绝缘部分的一边缘部分的边缘部分，所述彼此面对的边缘部分由复数个接续形成的敞开段构成；一设置在所述至少一个导电层的所述第一相对表面上的第一介电层，所述第一介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段的所选择段；及一设置在所述至少一导电层的所述第二相对表面上的第二介电层，所述第二介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段的剩余段，第一和第二介电层的所述部分在面对的边缘部分之间提供一共同的、基本上呈固态的介电阻挡层，所述第一电路化衬底中具有一第一密度的互连导电通孔的第一图案；且其中所述第二和第三电路化衬底部分中的每一个电路化衬底部分中都具有一互连通孔的第二图案，所述互连通孔的第二图案电耦合至所述第一电路化衬底部分的所述互连导电通孔，以便所述第一电路化衬底部分提供所述第二和第三电路化衬底部分之间的电互连。
根据本发明的另一实施例，提供一种信息处理系统，其包括一机箱、一大体位于所述机箱内且包括一电路化衬底的电气组合件，所述电路化衬底具有：至少一个基本上平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括至少两个分隔的电绝缘部分，每一电绝缘部分包括一大体面对至少一其他电绝缘部分的一边缘部分的边缘部分，所述彼此面对的边缘部分由复数个接续形成的敞开段构成；一设置在所述至少一个导电层的所述第一相对表面上的第一介电层，所述介电层的一部分基本上充填所述面对的边缘部分的接续形成的敞开段的所选择段；及一设置在所述至少一个导电层的所述第二相对表面上的第二介电层，所述第二介电层的一部分基本上充填接续形成的敞开段的剩余段，第一和第二介电层的所述部分在所述面对的边缘部分之间提供一共同的基本上呈固态的介电阻挡层。所述系统进一步包括至少一个设置在所述电气组合件的电路化衬底上并电耦合至所述电气组合件的电路化衬底的电气元件。
附图说明
图1-9图解说明根据本发明一实施例生产一电路化衬底的各个步骤；
图10为一显示一互连一对相对的电子组件的本发明电路化衬底的侧面正视图；
图11图解说明根据本发明一实施将复数个电路化衬底粘合在一起形成一多层电路化结构；
图12为一图解说明一可包括本文所定义类型的电路化衬底作为其一部分的电子组合件；及，
图13为一适合利用一个或多个具有一个或多个本文所教示的电路化衬底的电气组合件的一信息处理系统的透视图。
具体实施方式
为了更好地了解本发明，以及本发明其他和进一步的目的、优点及能力，本文结合上述附图参照以下揭示内容和随附权利要求。本文中使用的“信息处理系统”将意指主要设计用于计算、分类、处理、发射、接收、检索、起始、切换、存储、显示、显现、测量、探测、记录、复制、处置或利用任何形式的商业、科学、控制或其他目的信息、情报或数据的任何仪器或仪器集合。实例包括个人计算机和诸如服务器、主机等大型处理器。此等产品在所属技术领域中已众所周知并也已知包括印刷电路板及其他形式的电路化衬底作为其一部分，根据其操作要求，某些产品包括数个此类元件。
在图1中，显示根据本发明的一实施例生产一电路化衬底的一第一步骤。在此步骤中，首先提供一基本上呈平面和矩形形状(如图所示)的导电层材料(较佳为铜)的单一薄片17，所述薄片具有复数个在该薄片内形成一特定图案的开口19。图中将此图案仅显示为单行开口，但应了解，此图案可以是复数个行。这些初始开口19(及本文所界定的后续开口和工艺)的曲线图案的目是为所述单一薄片17界定至少两个分离并电绝缘的部分(在图1中表示为“A”和“B”)。虽然仅显示两个部分，但使用附加的开口图案毫无疑问可界定更多的不同形状的隔离部分。图1(及下面的其他图)中仅显示两个部分是为了方便说明，因为可存在其他部分。因此，“A”和“B”在图1中首先由曲线″L″-″L″“分开”。在一实例中，可在一具有17英寸(长)×17英寸(宽)尺寸的铜薄片内沿着所图解说明的图案设置共计350个初始开口19。下文进一步阐述这些开口19。此外，如图所示，还可在薄片的内侧部分设置印刷电路板技术领域中称作的“间隙”开口23。从下文阐述中将了解这些间隙开口的用途。不过，根据本发明更宽广的方面，所述间隙开口没有必要。
薄片17在根据本文教示形成的一电路化衬底内用作一导电层。如所了解，此导电层的单独部分可履行不同的功能，以由此提高最终衬底以及电气组合件和其他其中利用所述衬底的产品的操作能力。或许，最期望的用途将会是既用作一电源平面也用作一接地平面，其中部分“A”可向衬底的选择部分(及任何与之耦合的电元件)提供电力，而部分“B”可为衬底(及所选择元件)提供接地。不过，这并不意味着限制本发明，因为：如果(例如)向所选择组件提供信号需要较小电流而其他元件则需要较大功率的话，本文所定义的“分裂式”薄片也可用作一信号(通常在有额外单导体线路及/或衬垫及/或通孔等作为其一部分的情况下，为方便说明，图中未予显示)和接地平面，或甚至用作一信号和电源平面。所有这些可能性(更多，如果期望)取决于利用本发明的最终产品的操作要求。
在图2中，以一侧面视图形式显示沿图1中线2-2截取的薄片17。在一薄片具有上述尺寸的情况下，该薄片通常具有一从约0.0005至约0.004英寸范围的厚度。如上所述，薄片17的优选材料为铜，但也可以是其他导电材料。
在图3中，显示薄片17的一局部大比例放大的视图，图中只显示4个初始开口19。这些开口可以是图1所示开口中的任何4个，并不意味代表图1所示开口中任一特定组。因此，所显示的定向主要为了方便说明。图中图解说明这些开口19沿着前面提到的分界线“L”-“L”形成在所阐述的代表性曲线图案中。应了解，如上所述，这些开口(每一个较佳具有一约0.020至约0.100英寸的直径)沿线“L”-“L”的整个长度分布。较佳地，具有上述直径的开口以一约0.030至约0.200英寸的距离间隔开(S1)。值得注意的是，出于下文将要阐述的目的，这些初始开口较佳不相互接续，反而较佳如图所示彼此隔离开。然而，这些开口中某些开口可以是连续的，例如，如图中所示，3至4个开口成一“组”，由一个或多个间隔的开口隔离开。设置开口19的较佳方法是利用印刷电路板技术领域已知的机械钻。如果薄片17足够薄且足够强，则可使用激光；利用所述激光设置开口19也归属于本发明范围内。印刷电路板技术领域内的另一种已知工艺——化学蚀刻也可用于设置开口19。蚀刻方法同样也适用于间隙开口23。基本上呈平面的薄片17包括第一和第二相对的基本上呈平面的表面25(面对看图者)和27(在图2中显示为下或底表面)。
在对图1和2大比例放大(对图3仅稍加放大)的视图4中，显示一第一介电层31位于薄片17顶上以基本上覆盖最初设置的每一开口19。为了图解说明的目的，图4中仅显示一个开口19。第一介电层31较佳由一所属技术领域中称作“FR4”介电材料的类型的玻璃纤维加强聚合物树脂构成。此材料包括一以玻璃纤维作为加强构件的聚合物树脂。
介电层31可以使用其他替代材料，实例包括其他已知的用于制造印刷电路板(PCB)的介电材料。此类材料的实例阐述于2004年3月31日提交的名称为“用于形成电路化衬底中使用的介电层的介电组合物”(DielectricComposition For Forming Dielectric Layer For Use In CircuitizedSubstrates)(发明者：R.Japp等人)的第10/812,889号的待决申请中。另一可用作层31的材料为一种称为Driclad的聚合物，它是一种由本发明的受让人生产和销售的介电材料。(Driclad是Endicott Interconnect Technologies，Inc.公司的一个注册商标。)如图所示，图4沿图3中的线4-4截取。设置层31的较佳手段是使用一层压工艺，如图5所示，此工艺使得层31的一部分33嵌入(并基本上充填)每一开口19。因下文所述的理由，此工艺为本发明的一显著方面。在一实例中，当利用上述“FR4”材料时，层31具有一约为0.004英寸的初始厚度，经层压后，厚度(在图5中)减至约0.0035英寸。
在图6中，再次仅显示薄片17的一部分并具有4个初始开口19(隐藏显示)。为了方便说明，在图6中以一线性模式显示这些开口。在图6中，由于覆盖的介电层31，看图者见不到开口19。在图6中，形成第二复数个开口35(在图6中，完整显示3个，部分显示另一个)，其较佳与初始开口19具有相同的直径并在相对于下面的早先设置的开口19的“偏置”定向上间隔开一相似的距离。形成开口35的较佳方法与形成开口19的方法相同。值得注意的是，该偏置和间隔的定向使得每一开口35的中心基本上位于一对最初形成的相应开口19之间的薄片17的中间底层铜带上。因此，此第二系列的开口用于沿分界线“L”-“L”完全分隔薄片17，以便将其分成两个电绝缘部分A和B。
如沿图6中的线7-7截取的图7所示，每一开口35完全延伸穿过层压的介电层31和底层铜薄片17。如上所述且如图7中所清楚地看到的那样，作为所定义的双钻孔操作的结果，薄片17现在已被“分裂”成两个部分A和B，以致没有铜材料实际上互连这两个部分。如上所述，此分隔已导致产生了图中所示的两个部分，但本发明范围内也包括：如果期望，可设置各种开口分界线图案来依次在薄片17中界定额外的隔离部分。
在图8中，将一第二介电层41设置在铜薄片17的第二相对表面27上，并实施层压(较佳利用一类似于用于层31的层压工艺，且下文将予以更详细阐述)，以使第二介电层41的一部分43嵌入并基本上充填每一第二开口35。如在图8中所见，作为层压工艺的一结果，此部分43也向上延伸至上面的第一层31内。在本发明的一实例中，可采用一约180至约250摄氏度(C)范围内的温度、一约100至约1200磅/平方英寸(p.s.i.)的压力及一约30至约120分钟的时限完成用于层压31和层41的较佳层压工艺。当然，这些参数并非意味着限制本发明，根据所选材料及其各种性质(例如厚度)，可利用其他时间、温度和压力。在一实例中，图8所示的结构可拥有一约0.004英寸至约0.020英寸的最终厚度(在第二层压步骤后)。
图9为薄片17的一俯视平面图，其中两个系列的开口19和35被充填中间介电材料以便在对准并形成的开口之间形成一基本上呈固态的介电阻挡层。如图中所见，图9中的合成结构包括分别用于隔离部分A和B的两个面对的边缘部分51和53。这些新形成的现在基本上被一介电材料保护层沿其整个长度所覆盖的内部(在薄片内)边缘可被界定为图解说明的复数个接续形成的间隙部分的结果。当然，应理解，这些敞开段为利用上文所定义的工艺形成的开口19和35的部分外表面。如图9中所见，所述合成结构包括来自两个如本文中所定义的层压介电层的介电材料。如本文中所定义，利用所述打孔或其他层压工艺形成边缘部分51和53以使其尽可能平滑。这些边缘部分较佳比图示更平滑，附图只是为了图解说明的目的。然而，无论光滑度如何，这些边缘部分51和53均各被覆盖一覆盖所有接续敞开段的固态电介质且为一具有与两个层压介电层的厚度相匹配的厚度的材料薄片，以确保一具有足够刚度的平面结构，从而其能够成功地与后续加工步骤(包括层压)共同使用，以形成一下文更详细论述的一较大的多层结构。此外，为了不明显增加其中利用所述衬底的最终结构的总体厚度，图8和9的结构足够薄。因此，在每一期望的最终结构中可利用一个以上图8和9的此类结构。
上文已依据在一单独步骤中分开设置层31和41及单独层压每一个层对本发明进行了定义。然而，本发明并非仅限于此，因为在如图3所示在薄片17内形成开口19的第一图案后，可使用上述参数在一单一层压步骤内将层31和41层压到导电层上。在完成此单一层压步骤后，便可形成开口35的第二图案，这些开口延伸穿过层压的三层结构的整个厚度。然后可利用一第二层压程序将一第三介电层(较佳具有与层31及/或层41类似的组合物)嵌入形成的开口35内。
图9的结构可以其最简单的形式用作一电路化衬底，因为导电层17可电耦合(例如，使用上文所定义的一通孔)至诸如电阻器、电容器甚至更大的诸如芯片载体之类的电子组件。然而，在本发明的一较佳实施例中，图9的结构较佳设置有一对图10所示的相对导电层71和73。每一导电层71和73可以是一信号层(如图所示)或，如上所述，本发明范围内还包括：内层17是一部分信号层，而另一部分履行另一诸如电源或接地之类的功能。导电层的具体定向由期望最终产品中所具有的功能来界定并可处在可满足所述产品的操作要求的任一定向上。因此，图10的实施例仅意欲用于示意目的，因此不意欲限制本发明。假如层71和73为信号层，则每一个层可包括复数个导电衬垫、焊接区或线路(全部以数字75表示)，或其组合。较佳地，使用复数个根据已知印刷电路板制造技术形成的导电通孔81互连这些层电平面71和73。所述通孔较佳为铜并延伸穿过图9结构的整个厚度，以互连图中所示的相对层71和73。如果平面71和73为信号平面且层17为一电源或接地平面，由于图1和2中所阐释的间隙通孔23的理由，这些信号平面较佳将不电连接至平面17。图10右侧的通孔延伸穿过平面17但因间隙孔23直径较大的原故而不与平面17电接合，而左侧的两个通孔81则耦合至平面17且因此耦合至所述平面的两个隔离部分A和B。同样，依据对最终电路化衬底的操作要求，可使用更多的导电通孔81，包括更多电耦合至平面17的两个单独部分的通孔。因此，图10仅代表一可利用本文教示的方法生产的电路化衬底的一实例。
对于一更加复杂的最终产品，合成电路化衬底还可包括三个以上的导电平面作为其一部分。可以利用本发明教示的方法生产一单一具有复数个信号、电源和接地平面作为其一部分的电路化衬底。在此一实施例中，如图10所示形成的结构将包括位于相应导电平面71及/73上的附加介电层及形成在介电层上的附加导电平面，此程序继续，直到获得所期望数量的导电和介电层。根据需要，可依次将这些附加导电平面的选定导体电耦合至部分A和B。一实例可以是其中将所述附加层的选择部分，及任何与之耦合的元件耦合至薄片17的一部分以实现接地目的。更进一步的实施例均在熟悉此项技术者的知识范围内，因此，认为不必要在此再做额外说明。
在图10的特定实施例中，可如图所示利用通孔81的外部导电衬垫75互连一对电子组件91和93(即利用焊锡球95)。在此布局中，一电子组件91的一实例可以是一芯片载体，其中一半导体芯片被设置在一电路化衬底上并电耦合至所述电路化衬底，并且被覆盖一例如“顶部密封”(glob top)的保护性覆盖层(一种传统的电绝缘封装材料)，此种芯片载体由本发明的受让人生产和销售。一已知的此类产品被称作一Hyper-BGA芯片载体。(Hyper-BGA为EndicottInterconnect Techno1ogies Inc.公司的一注册商标)一第二电子组件93的一实例可以是一印刷电路板，所述印刷电路板的数种类型也由本发明的受让人生产和销售。图10中上面仅设置有一个电气组件的最简单形式的电路化衬底可被界定为一电气组合件。举例而言，图10中的电路化衬底本身可以是一具有组件91a、一芯片载体但不包括底层衬底93的印刷电路板。电气组合件的此种形式(载体和印刷电路板)同样由本发明的受让人生产和销售。在此一组合件中，可不需要一下部导电平面73，而所述通孔仅连接至上文提及的相应的内部导电平面。
在图11中，根据本发明一实施例，显示三个图10中所示类型的电路化衬底被对准以粘合在一起形成一多层电路化衬底。每一衬底(由数字101表示并类似于图10中的衬底17)对准于其余两个衬底，以便对准所有三个衬底内的通孔81的图案。可在每一对衬底101之间利用一已知的预浸胶介电材料103的薄片，且所述薄片中包括开口105，以使配对通孔的焊接区部分能够实际彼此接合。(应了解，每一衬底101包括图10中左边远侧显示的通孔81，且因此包括剩余的其他隔离部分A，但为了方便说明，这些通孔未显示在图11中。)在另一实施例中，也可利用导电膏或诸如此类(未显示)形成所述衬底的相应焊接区之间的连接。导电膏在印刷电路板技术领域中已众所周知，因此相信没必要再进一步说明。现在层压图11中以分解图形式显示的结构，以形成一单一紧凑的结构，其中每一通孔经电耦合形成一延伸穿过此最终多层结构的整个表面的连续通孔。同样，依据对所制成的多层结构的操作要求，各种通孔的所选择通孔不完全延伸穿过最终结构，而仅耦合至位于中间电路化衬底内的通孔中相应的所选择通孔，这也属于本发明的范围。最终层压多层电路化结构可用作一印刷电路板、一较小的芯片载体，或其他电路化衬底。在本发明的一更进一步的实施例中，在一最后层压步骤后，图11所示各种衬底101通过传统的钻制和电镀通孔彼此电互连。
图12表示上文所界定的结构的实例，由数字105表示的结构为一芯片载体，而由数字107表示的结构为一印刷电路板。如上所述，两个结构均由本发明的受让人生产和销售。在图12所示的实施例(组合件)中，利用复数个焊锡球95’将芯片载体105安装在印刷电路板107上并电耦合至印刷电路板107，芯片载体105依次具有一设置在其上并利用一第二复数个焊锡球95″电耦合至所述载体的半导体芯片109。如所属技术领域中已知，图12中的组合件还可包括一利用一导电膏111热耦合至芯片109并通过适当的支座113设置在载体105的上表面上的散热器110。
在图13中，显示一信息处理系统121，其较佳为一个人计算机、一主机或一计算机服务器。此类型技术领域中已知的其他类型的信息处理系统也可利用本发明的教示。根据本文教示形成的电路化衬底或衬底可在系统121用作一印刷电路板107(隐藏显示)及/或一芯片载体105(也隐藏显示)。所述电路化衬底可用作系统121内的一母板或用作一个或多个通常在此等系统中使用的单独的印刷电路板。这些类型的信息处理系统的其余元件，例如容纳所述印刷电路板和芯片载体组件的机箱131，在所属技术领域中以众所周知。例如，此一机箱131通常是一用于诸如个人计算机之类的较小系统的合适的电绝缘材料(例如塑料)，但如果是用于一诸如一主机或当今已知的一种较大的服务器之类的较大的系统，也可以是铝或类似的轻质金属。相信没有必要进一步阐述此一系统的此种或其他元件。
上文已显示和阐述了一种利用至少一个导电平面的电路化衬底，所述导电平面以一新颖和独特的方式形成在所述电路化衬底内，以保证所述平面包括至少两个电绝缘(分离)的导电部分，所述导电部分可依次为利用所述衬底的最终产品内的不同电功能提供服务。形成一有效的介电阻挡层，以保证所述两个部分的有效分开，同时假如所述衬底将要用作一较大产品(例如一多层印刷电路板或诸如此类)的一部分，还保证所述衬底以其最简单的形式具有足够的刚度以成功地结合额外地制造工艺(尤其是层压)使用。可利用一个或多个本文教示的电路化衬底的各种结构因此也继承了此结构的数个有益特征。可使用已知的印刷电路板制造工艺且因此以相对较低的成本生产本发明所定义的电路化衬底，从而为降低利用这些衬底的组合件的成本带来了可能性。
虽然本文已显示并阐述了本发明当前的较佳实施例，但熟悉此项技术者可明显看出，可在不背离由随附权利要求所界定的本发明范围的前提下对本发明做各种改动和修改。

Claims (16)

1.一种电路化衬底，其包括：
至少一个平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括至少两个分离的电绝缘部分，每一电绝缘部分都包括一面对至少一个其他电绝缘部分的一边缘部分的边缘部分，彼此面对的所述边缘部分由复数个接续形成的敞开段构成；
一设置在所述至少一个导电层的所述第一相对表面上的第一介电层，所述第一介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的经选择敞开段内，所述第一介电层包括复数个开口，每个所述复数个开口在所述接续形成的敞开段的剩余敞开段的各个敞开段上对准；及
一设置在所述至少一个导电层的所述第二相对表面上的第二介电层，所述第二介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，仅所述第一介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述经选择敞开段内以及仅所述第二介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，设置在所述边缘部分的所述接续形成的敞开段内的所述第一和第二介电层的所述部分在所述边缘部分之间提供一共同的呈固态的介电阻挡层。
2.如权利要求1所述的电路化衬底，其中所述第一介电层包括一树脂材料作为其一部分。
3.如权利要求2所述的电路化衬底，其中所述第一介电层进一步包括加强材料。
4.如权利要求3所述的电路化衬底，其中所述加强材料包括玻璃纤维。
5.如权利要求1所述的电路化衬底，其中所述第二介电层包括一树脂材料作为其一部分。
6.如权利要求5所述的电路化衬底，其中所述第二介电层进一步包括加强材料。
7.如权利要求6所述的电路化衬底，其中所述第二介电层进一步包括加强材料。
8.一种制造一电路化衬底的方法，所述方法包括：
提供至少一个平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括至少两个分离的电绝缘部分，每一电绝缘部分都包括一面对至少一其他电绝缘部分的一边缘部分的边缘部分，彼此面对的所述边缘部分由复数个接续形成的敞开段构成；
将一第一介电层设置在所述至少一个导电层的所述第一相对表面上；
所述第一介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的经选择敞开段内，所述第一介电层包括复数个开口，每个所述复数个开口在所述接续形成的敞开段的剩余敞开段的各个敞开段上对准；
将一第二介电层设置在所述至少一个导电层的所述第二相对表面上；及
所述第二介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，仅所述第一介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述经选择敞开段内以及仅所述第二介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，设置在所述边缘部分的所述接续形成的敞开段内的所述第一和第二介电层的所述部分在所述边缘部分之间提供一共同的呈固态的介电阻挡层。
9.如权利要求8所述的方法，其中所述复数个接续形成的敞开段是使用一钻孔操作形成的。
10.如权利要求9所述的方法，其中所述钻孔操作是使用机械钻完成的。
11.如权利要求9所述的方法，其中所述钻孔操作是使用一激光完成的。
12.如权利要求8所述的方法，其中所述将所述第一介电层设置在所述至少一个导电层的所述第一相对表面上及所述用所述第一介电层的一部分充填所述边缘部分的所述接续形成的敞开段的所述经选择敞开段的步骤是利用一层压工艺完成的。
13.如权利要求12所述的方法，其中所述将所述第二介电层设置在所述至少一个导电层的所述第二相对表面上与所述用所述第二介电层的一部分充填所述边缘部分的所述接续形成的敞开段的所述剩余敞开段的步骤是利用一层压工艺完成的。
14.一种多层电路化结构，其包括：
一第一电路化衬底部分，其包括至少一个平面配置并具有第一和第二相对表面的导电层，所述至少一个导电层包括：至少两个分离的电绝缘部分，每一电绝缘部分都包括一面对至少一其他电绝缘部分的一边缘部分的边缘部分，彼此面对的所述边缘部分是由复数个接续形成的敞开段构成；一设置在所述至少一个导电层的所述第一相对表面上的第一介电层，所述第一介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的经选择敞开段内，所述第一介电层包括复数个开口，每个所述复数个开口在所述接续形成的敞开段的剩余敞开段的各个敞开段上对准；及一设置在所述至少一个导电层的所述第二相对表面上的第二介电层，所述第二介电层的一部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，仅所述第一介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述经选择敞开段内以及仅所述第二介电层的所述部分设置在每一个所述边缘部分的所述接续形成的敞开段的所述剩余敞开段内且设置在在所述接续形成的敞开段的所述剩余敞开段的所述各个敞开段上对准的在所述第一介电层内的所述复数个开口内，设置在所述边缘部分的所述接续形成的敞开段内的所述第一和第二介层的所述部分在所述边缘部分之间提供一共同的呈固态的介电阻挡层，所述电路化衬底中具有一第一图案的第一密度的互连导电通孔；及
设置在所述第一电路化衬底部分的相对面上的第二和第三电路化衬底部分，每一衬底部分中都具有一第二图案的互连导通孔，所述第二图案的互连导电通孔电耦合至所述第一电路化衬底部分的所述互连导通孔，以使所述第一电路化衬底部分在所述第二与第三电路化衬底部分之间提供电互连。
15.如权利要求14所述的多层电路化结构，其中所述多层电路化结构为一印刷电路板。
16.如权利要求14所述的多层电路化结构，其中所述多层电路化结构为一芯片载体。
CN2005100799250A 2004-07-02 2005-06-27 电路化衬底 Expired - Fee Related CN1717149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/882,167 US7157646B2 (en) 2004-07-02 2004-07-02 Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US10/882,167 2004-07-02

Publications (2)

Publication Number Publication Date
CN1717149A CN1717149A (zh) 2006-01-04
CN1717149B true CN1717149B (zh) 2010-09-15

Family

ID=35512730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100799250A Expired - Fee Related CN1717149B (zh) 2004-07-02 2005-06-27 电路化衬底

Country Status (4)

Country Link
US (3) US7157646B2 (zh)
JP (1) JP2006019723A (zh)
CN (1) CN1717149B (zh)
TW (1) TWI373992B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7791209B2 (en) * 2008-03-12 2010-09-07 International Business Machines Corporation Method of underfill air vent for flipchip BGA
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
US9036365B2 (en) * 2009-10-20 2015-05-19 Nec Corporation Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate
KR101075774B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 발광소자 패키지 및 그 제조 방법
TW201223347A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Printed circuit board with compound-via
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
KR102609142B1 (ko) * 2015-06-08 2023-12-05 삼성전기주식회사 회로 기판 및 이를 포함하는 전자 기기
CN108668432B (zh) * 2017-03-28 2021-02-09 宏启胜精密电子(秦皇岛)有限公司 可挠性电路板及其制作方法
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US6236572B1 (en) * 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384433A (en) * 1991-10-29 1995-01-24 Aptix Corporation Printed circuit structure including power, decoupling and signal termination
JP3265669B2 (ja) * 1993-01-19 2002-03-11 株式会社デンソー プリント基板
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5736796A (en) * 1995-05-01 1998-04-07 Apple Computer, Inc. Printed circuit board having split voltage planes
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
US6058022A (en) * 1998-01-07 2000-05-02 Sun Microsystems, Inc. Upgradeable PCB with adaptable RFI suppression structures
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
US6288906B1 (en) * 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6349038B1 (en) * 1999-09-21 2002-02-19 Dell Usa, L.P. EMC characteristics of a printed circuit board
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
US6518516B2 (en) * 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6418031B1 (en) * 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
US6365839B1 (en) * 2000-06-05 2002-04-02 Adaptec, Inc. Multi-layer printed circuit board with dual impedance section
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
US6507495B1 (en) * 2000-06-28 2003-01-14 Dell Products L.P. Three-dimensional technique for improving the EMC characteristics of a printed circuit board
US6781827B2 (en) * 2001-08-16 2004-08-24 International Business Machines Corporation Structure for mounting computer drive devices, pivotable between operating and service positions, and latchable in the service position
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
US7310737B2 (en) * 2003-06-30 2007-12-18 Hewlett-Packard Development Company, L.P. Cooling system for computer systems
US7035097B2 (en) * 2003-11-13 2006-04-25 Dzu Technology Corporation 3.5 inch hot-swappable docking module
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US6236572B1 (en) * 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system

Also Published As

Publication number Publication date
CN1717149A (zh) 2006-01-04
US7157646B2 (en) 2007-01-02
US20070144772A1 (en) 2007-06-28
TW200616505A (en) 2006-05-16
US7377033B2 (en) 2008-05-27
US7491896B2 (en) 2009-02-17
US20080117583A1 (en) 2008-05-22
JP2006019723A (ja) 2006-01-19
TWI373992B (en) 2012-10-01
US20060000636A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
CN1717149B (zh) 电路化衬底
CN100570841C (zh) 制作电路化衬底的方法
JP2739726B2 (ja) 多層プリント回路板
US6011691A (en) Electronic component assembly and method for low cost EMI and capacitive coupling elimination
US4446188A (en) Multi-layered circuit board
US5319159A (en) Double-sided printed wiring board and method of manufacture thereof
US20070125570A1 (en) Via Structure of a Printed Circuit Board
US10182494B1 (en) Landless via concept
JPH05343855A (ja) 多層プリント配線板およびその製造方法
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
JPH10284841A (ja) 多層プリント配線板の製造方法
US7814649B2 (en) Method of making circuitized substrate with filled isolation border
US6594893B2 (en) Method of making surface laminar circuit board
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
US20050265008A1 (en) Method and structures for implementing enhanced reliability for printed circuit board high power dissipation applications
JP2892861B2 (ja) 複合プリント基板及びその製造方法
EP0572232A2 (en) A multilayer printed circuit board and method for manufacturing same
JPH10163632A (ja) プリント配線板及びその製造方法
US6972379B2 (en) Circuit board and a method for making the same
JP2003069226A (ja) 半導体装置用基板及びその製造方法
JPH04313296A (ja) プリント配線板
JP2005142483A (ja) キャパシタ素子内蔵多層回路板及びその製造方法
JPS6347158B2 (zh)
JPH11145623A (ja) 多層プリント基板
JP2001144443A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100915

Termination date: 20120627