CN1574310A - 中间衬底及具有半导体元件、中间衬底和衬底的结构体 - Google Patents

中间衬底及具有半导体元件、中间衬底和衬底的结构体 Download PDF

Info

Publication number
CN1574310A
CN1574310A CNA2004100616433A CN200410061643A CN1574310A CN 1574310 A CN1574310 A CN 1574310A CN A2004100616433 A CNA2004100616433 A CN A2004100616433A CN 200410061643 A CN200410061643 A CN 200410061643A CN 1574310 A CN1574310 A CN 1574310A
Authority
CN
China
Prior art keywords
intermediate substrate
semiconductor element
main body
terminal
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100616433A
Other languages
English (en)
Other versions
CN100378969C (zh
Inventor
齐木一
浦岛和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1574310A publication Critical patent/CN1574310A/zh
Application granted granted Critical
Publication of CN100378969C publication Critical patent/CN100378969C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种中间衬底，其包括：包含绝缘材料的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件，所述第二面与所述第一面是相对的；以及半导体元件安装区域，其包括设置在所述第一面上的多个第一面端子，并且所述区域由所述的多个第一面端子的最外周边围绕，其中，所述半导体元件安装区域的中心偏离于所述第一面的中心。

Description

中间衬底及具有半导体元件、中间衬底和衬底的结构体
技术领域
本发明涉及中间衬底、具有半导体元件的中间衬底、具有中间衬底的衬底以及具有半导体元件、中间衬底和衬底的结构体。
背景技术
在最近几年已出现了各种结构体(如参见JP-A-2000-208661(图2(d))等)，其中安装IC芯片的布线衬底(例如IC芯片安装衬底或IC封装衬底)和诸如母板的印制电路衬底不是直接连接而是通过称为“插入件”的中间衬底来互相连接。
此外，要在这种类型的结构体中使用的IC芯片一般由具有约2.0ppm/℃至5.0ppm/℃的热膨胀系数的半导体材料(例如硅)形成。另一方面，中间衬底和布线衬底通常由具有大得多的热膨胀系数的树脂材料形成。
但是，目前还未有中间衬底被插在IC芯片与IC芯片安装衬底之间的结构体。
因此，为了实现在IC芯片与IC芯片安装衬底之间插入中间衬底的结构体，我们想到了在中间衬底的上面上形成用于安装IC芯片的上面焊盘和在中间衬底的下面上形成将与IC芯片安装衬底连接的下面焊盘。我们还想到了提供沿中间衬底的厚度方向延伸的多个导体柱，以通过这些导体柱把上面焊盘组与下面焊盘组直接连接并使其导通。我们还想到了如果必要的话在上面焊盘和下面焊盘上形成钎料凸块。
发明内容
在最近几年出现了制造较大的IC芯片以根据IC芯片的较高速度来形成更多的操作电路的趋势。但是，如果IC芯片的处理能力增大，则增加的发热量会逐渐增大热应力的影响。此外，当IC芯片被安装在IC芯片安装衬底或IC封装衬底上时，一般使用钎料。当这种钎料从熔点冷却至室温时，由于IC芯片与IC芯片安装衬底或IC封装衬底之间的热膨胀系数的不同而在安装部分中产生热应力。
此外，当高热应力作用在IC芯片与中间衬底之间的界面等上面时，可能会在IC芯片安装部分(或接合部分)中出现裂缝等。因此，出现的问题是不能在IC芯片和中间衬底之间实现高连接可靠性。特别是如果IC芯片的任何一侧超过10.0mm，则特别高的热应力可能会导致这种裂缝等。另一方面，如果IC芯片具有小于1.0mm的厚度，则可以减弱引起这种裂缝等的力。因此，在这些情况中，上述的问题变得很严重。
此外，在我们所想到的中间衬底被插在IC芯片与IC芯片安装衬底之间的结构体中，IC芯片通过钎料安装在具有中间衬底的IC芯片安装衬底上或者具有中间衬底的IC芯片衬底上。当钎料从熔点冷却至室温时，在中间衬底与IC芯片安装衬底或IC封装衬底之间也发生热应力。
当高热应力作用于中间衬底与IC芯片安装衬底或IC封装衬底之间的界面等时，可能在中间衬底与IC芯片安装衬底或IC封装衬底之间的接合部分中出现裂缝等。因此，出现的问题是不能在中间衬底与IC芯片安装衬底或IC封装衬底之间实现高连接可靠性。
因此，我们已想到了用树脂填料来填充IC芯片与中间衬底的中间，以防止在IC芯片与中间衬底之间的接合部分中出现裂缝等。
我们也想到了用树脂填料填充中间衬底与IC芯片安装衬底或IC封装衬底的中间，以防止在中间衬底与IC芯片安装衬底或IC封装衬底之间出现裂缝等。
但是，当IC芯片与中间衬底之间的接合部分用树脂填料填充时，这一树脂填料不能完全填满IC芯片与中间衬底，从而致使形成空腔的缺点。因此，如果在树脂填料中出现空腔，则不能完全防止在IC芯片与中间衬底之间的接合部分中出现裂缝等。
因此考虑到上述问题而提出了本发明，且本发明的目的是提供一种具有优良连接可靠性的衬底，其被构造成包括半导体元件、中间衬底和衬底。本发明的另一目的是提供一种中间衬底、具有半导体元件的中间衬底、具有中间衬底的衬底，所有这些衬底都适合于实现优良的衬底。
此外，作为解决上述问题的方案，提供了一种中间衬底，其包括：
由绝缘材料制成的中间衬底主体，其具有第一面和第二面，第一面将安装半导体元件，第二面与第一面是相对的；以及
半导体元件安装区域，其包括设置在第一面上的多个第一面端子，
其中，半导体元件安装区域的中心偏离第一面的中心。
优选地，在中间衬底中，半导体元件安装区域的中心位于一直线上，所述直线延伸穿过第一面的中心并且与形成第一面的任何一个侧边平行，所述半导体元件安装区域的中心偏离第一面的中心。
还提供了一种中间衬底，其包括：
由绝缘材料制成的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件；以及
半导体元件安装区域，其包括设置在第一面上的多个第一面端子，
其中，在围绕半导体元件安装区域且在形成半导体元件的四个侧边与形成第一面的对应四个侧边之间形成的四个平面的宽度中，用于施加树脂填料以填充待安装半导体元件与所述中间衬底主体之间的平面的宽度被设成大于与该平面相邻和相对的各平面的宽度。
优选地，在中间衬底中，在第二面中设置多个第二面端子，使得第二面端子的位置与第一面端子的位置沿与中间衬底主体的厚度方向垂直的方向偏离，所述第一面端子与第二面端子是导通的。
优选地，在中间衬底中，将在第二面端子上形成的第二面钎料凸块的钎料量比将在第一面端子上形成的第一面钎料凸块的钎料量大。
根据上面所描述的解决方案，半导体元件安装区域中心的位置偏离中间衬底主体的表面中心，因此所述区域的大部分侧边和所述表面的大部分侧边基本相同或在它们之间留出窄的空间。另一方面，在距离半导体元件中心较远侧上的表面与半导体元件安装区域之间形成较宽的平面(或自由空间)。因此，树脂填料先被施加到该自由空间，之后被注到半导体安装区域中的多个第一面端子之间及其周围。因而，围绕将安装在该区域中的半导体元件的周围能够可靠地填充树脂填料，而不留下空腔。
在此，半导体元件安装区域表示为这样的区域，其由多个第一面端子的最外周边围绕。
用于填充待安装半导体元件与中间衬底主体之间的空间的树脂填料被施加到一平面上，该平面被设成宽于与该平面相邻和相对的三侧平面。因此，有可能留出自由空间，使得可施加树脂填料，并使树脂填料不沿上述第一面流动而是容易地在第一面端子之间流动。
此外，在这种结构体中，在中间衬底主体的第一面与第二面之间制成的互相导通的第一面端子和第二面端子以衬底主体的平面方向放置。即使半导体元件的面连接端子与衬底的面连接端子被设置成沿其平面方向偏离，它们也能够可靠地进行连接。
此外，位于中间衬底主体的第一面和第二面上的第一和第二面端子上的待形成钎料凸块的钎料量被设成不同，如上所述，以使该钎料能够容易地连接具有不同尺寸和间距的面连接端子。
此外，作为解决上述问题的另一方案，本发明提供了一种具有半导体元件的中间衬底，其包括具有与任何中间衬底对应的中间衬底和面连接端子的半导体元件，
其中，该中间衬底包括：
由绝缘材料制成的基本上为板状的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件；以及
多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，
其中，半导体元件与中间衬底主体的中间用树脂填料填充，
其中，与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm；以及
与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
此外，作为解决上述问题的另一方案，本发明提供了一种具有中间衬底的衬底，该衬底具有中间衬底，所述衬底包括具有与任何上述中间衬底对应的中间衬底和面连接焊盘的衬底。
其中，所述中间衬底包括：
由绝缘材料制成的基本上为板状的中间衬底主体，其具有将安装半导体元件的第一面和将安装在衬底表面上的第二面；以及
多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，
其中，衬底与中间衬底主体的中间用树脂填料填充，
其中，与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm；以及
与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
此外，作为解决上述问题的另一方案，本发明提供了一种具有半导体元件、中间衬底和衬底的结构体，其包括：与任何中间衬底对应的中间衬底；具有面连接端子的半导体元件；以及具有面连接焊盘的衬底，
其中，所述中间衬底包括：
由绝缘材料制成的基本上为板状的中间衬底主体，其具有将安装半导体元件的第一面和将安装在衬底表面上的第二面；以及
多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，
其中，半导体元件与中间衬底主体的中间用树脂填料填充，
其中，衬底与中间衬底主体的中间用树脂填料填充，
其中，与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm，以及
其中，与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
在上述解决方案中，与半导体元件厚度方向垂直的侧边中的两个相对侧边每一侧边的长度基本上等于与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度或者比所述这两个侧边的长度小至多4mm，所述这两个侧边对应于半导体元件的两个相对侧边。认为基本上相等允许有约400至500微米的差值。
因此，根据这个解决方案，半导体元件与中间衬底主体的中间或者衬底与中间衬底主体的中间用树脂填料填充。因而，缓和了半导体元件(例如IC芯片)与衬底(例如诸如IC芯片安装衬底或IC封装衬底的布线衬底)之间的安装部分中的热应力。换言之，缓和了半导体元件与中间衬底主体(或插入件主体)之间或者衬底(例如诸如IC芯片安装衬底或IC封装衬底的布线衬底)与中间衬底主体(或插入件主体)之间的热应力。因此，有可能提供具有优良连接可靠性的结构体，其被构造成包括半导体元件、中间衬底和衬底。
此外，在这一解决方案中，与半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度基本上等于(具有约0.4到0.5mm的差值)与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度或小于(具有至多4mm的差值)所述这两个侧边的长度，所述这两个侧边对应于半导体元件的两个相对侧边，以及与半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度小于(具有至少4mm的差值)与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度，所述这两个侧边对应于半导体元件的其余两个相对侧边。
在俯视图中的中间衬底主体的尺寸大于俯视图中的半导体元件的尺寸的情况中，当半导体元件与中间衬底主体的中间用树脂填料填充时，在中间衬底主体的表面(或第一面)上留出用于施加树脂填料的平面(或自由空间)。因此，当向自由空间施加树脂填料时，有可能容易地用树脂填料填充半导体元件与中间衬底主体的中间。
但是，与半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度比与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度基本上小至少4mm，所述这两个侧边对应于半导体元件的两个相对侧边的情况中，以及与半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度小至少4mm，所述这两个侧边对应于半导体元件的其余两个相对侧边的情况中，会出现下面的问题。简言之，俯视图中的中间衬底主体的第一面在半导体元件的所有四个侧边周围部分地暴露至少2mm宽度的情况中，会出现下面的问题。
如上所述，在半导体元件的所有四个侧边周围留出可以向其中施加树脂填料的平面(或自由空间)。当向半导体元件的四个侧边周围的自由空间中施加树脂填料以填充到IC芯片与中间衬底之间的接合部分时，所施加的树脂填料不能完全填充到IC芯片与中间衬底之间。因此，出现了由空腔所导致的疵品，所述空腔沿着半导体元件的任一侧出现。
该疵品是由这样的事实所导致的，即所施加的树脂填料自主要围绕半导体元件的半导体元件的四个侧边周围的自由空间溢出、从而导致树脂填料包围半导体元件的四个侧边。于是，在半导体元件与中间衬底之间出现了树脂填料的空腔。因此，当在树脂填料中出现空腔时，不可能完全防止IC芯片与中间衬底之间的接合部分中不出现裂缝等。
在上述解决方案中，与半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度基本上等于与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度或比所述这两个侧边的长度小至多4mm的范围(或差值))，所述这两个侧边对应于半导体元件的两个相对侧边，以及与半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度小至少4mm，所述这两个侧边对应于半导体元件的其余两个相对侧边。简言之，俯视平面图中，中间衬底主体的第一面围绕半导体元件的四个侧边几乎不暴露出来。
与上面描述不同，不是在半导体元件的全部四个侧边周围留出能够施加树脂填料的平面(或自由空间)，而是在围绕半导体元件的一部分侧边留出能够施加树脂填料的平面。因此，所施加的树脂填料不围绕半导体元件流动。
因此，树脂填料没有围绕半导体元件的四个侧边，因此可以可靠地防止在半导体元件与中间衬底之间出现树脂填料的空腔。此外，有可能防止在IC芯片与中间衬底之间的接合部分中出现裂缝等。
在上述的解决方案中，更加优选地，俯视图中的中间衬底主体的第一面的一部分只暴露在半导体元件的一个侧边的周围。这是因为可以可靠地防止树脂填料包围半导体元件的四个侧边，从而更可靠地防止在半导体元件与中间衬底之间出现树脂填料中的空腔。
在上述的解决方案中，更加优选地，与半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度比与中间衬底主体的厚度方向垂直的侧边中的这两个侧边的长度小至少4mm，所述这两个侧边对应于半导体元件的两个相对侧边。优选地，只在半导体元件的一个侧边的周围，俯视图中的中间衬底主体的第一平面的一部分例如沿与半导体元件的一个侧边垂直方向暴露至少2.2mm的宽度。
更加优选地，对应于半导体元件的一个侧边的中间衬底主体侧边中的这一侧边的长度比与半导体元件的厚度方向垂直的一个侧边的长度小至少4.8mm。优选地，只在半导体元件的一个侧边的周围，俯视图中的中间衬底主体的第一平面的一部分沿与半导体元件的一个侧边垂直的方向暴露至少2.4mm的宽度。
根据这些构造方式，可以可靠地留出自由空间，使得可以更加容易地填充树脂填料。
此外，在前述描述中，更加优选地，对应于半导体元件的一个侧边的中间衬底主体侧边中的这一侧边的长度比与半导体元件的厚度方向垂直的一个侧边的长度小至多6.0mm。优选地，只在半导体元件的一个侧边的周围，俯视图中的中间衬底主体的第一平面的一部分沿与半导体元件的一个侧边垂直的方向暴露至多3.0mm的宽度。
在对应于半导体元件的一个侧边的中间衬底主体侧边中的这一侧边的长度比与半导体元件的厚度方向垂直的一个侧边的长度大6.0mm的情况中，自由空间变得比需求的大。因此，中间衬底主体自身为大尺寸且在焙烧时候导致在自由空间一侧上发生翘曲，这并不是优选的。
此外，在这些解决方案中，由绝缘无机材料制成的基本上为板状的中间衬底主体用于降低与半导体元件的热膨胀系数的差值，从而使任何高热应力不直接作用在半导体元件上。因此，即使半导体元件具有大尺寸和高发热量，也很难出现裂缝等问题。因此，在中间衬底与半导体元件之间给出了高连接可靠性。
除了上述的结构体之外，使用下面的中间衬底对于实现上述解决方案是合适的。即：一中间衬底，其包括由绝缘材料制成的基本上为板状的中间衬底主体，其具有第一面和第二面，在第一面上安装具有面连接端子的半导体元件；多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，其中相邻第二面端子之间的中心距设置成大于相邻第一面端子之间的中心距。
使用具有半导体元件的中间衬底也是合适的，其包括：半导体元件，其具有面连接端子；由绝缘材料制成的基本上为板状的中间衬底主体，其具有第一面和第二面，在第一面上安装具有面连接端子的半导体元件；多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，其中相邻第二面端子之间的中心距设置成大于相邻第一面端子之间的中心距。
使用具有中间衬底的衬底也是合适的，其包括：衬底，其具有面连接焊盘和至少5.0ppm/℃的热膨胀系数；由绝缘材料制成的基本上为板状的中间衬底主体，其具有第一面和第二面，在第一面上安装具有面连接端子的半导体元件；多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；以及导体结构体，其位于中间衬底主体中，用于使第一面端子与第二面端子互相导通，其中相邻第二面端子之间的中心距设置成大于相邻第一面端子之间的中心距。
根据这些优选示例，相邻第二面端子之间的中心距设置成大于相邻第一面端子之间的中心距，以便例如能够在第二面端子上容易地形成凸块。这使得有可能相对容易地制造中间衬底。此外，在这种情况中，对应于第二面端子的面连接端子之间的中心距可以设置得相当大，以便在衬底(例如IC芯片安装衬底或IC封装衬底)一侧上的面连接焊盘上容易地形成凸块。因此，能够相对容易地制造该衬底。此外，还提供了衬底的产量，以降低疵品百分比。
此外，可以在第二面端子和面连接焊盘上形成所需尺寸的凸块，使得可以在中间衬底与衬底之间给出高连接可靠性。此外，这种衬底使用由绝缘无机材料制成的基本上为板状的中间衬底主体，使得可降低与半导体元件的热膨胀系数的差值，使得没有高热应力直接作用在半导体元件上。因此，即使半导体元件具有较大尺寸和高发热量，也几乎不会出现裂缝等问题。因此，在中间衬底与半导体元件之间给出了高连接可靠性。
在上述解决方案中将使用到的半导体元件可以优选具有为至少2.0ppm/℃和为至多5.0ppm/℃的热膨胀系数和面连接端子。这种半导体元件例如可以是由硅制成且具有约2.6ppm/℃的热膨胀系数的半导体集成电路芯片(或IC芯片)。面连接端子是用于通过面连接进行电连接的端子。在此，面连接表示焊盘或端子以线形形状或网格状(包括交错形状)形成在物体的平面上且互相连接的情况。在此，半导体元件的尺寸和形状应当不限于特定的情况而是可以具有至少一个为至少10.0mm的侧边。因此，当半导体元件为大尺寸时，会倾向于逐渐增加发热量和热应力影响，因此容易出现本发明的问题。此外，半导体元件的厚度并不受特定限制而是可以具有为至多1.0mm的厚度。当半导体元件具有为至多1.0mm的厚度时，其强度可能会降低，从而导致裂缝等。这很容易出现本发明的问题，其中不能在半导体元件与中间衬底之间给出高连接可靠性。
所使用的衬底例如具有为至少5.0ppm/℃的热膨胀系数且具有面连接焊盘。该衬底例如为在其上面安装半导体元件或其它电子部件的衬底，特别是在其上面安装半导体元件或其它电子部件以及具有用于把它们电连接起来的导体电路的布线衬底。用于形成该衬底的材料并不受特定的限制，只要其满足为至少5.0ppm/℃的热膨胀系数的条件且可以从成本性能、可加工性、绝缘性、机械强度等方面来适当地选择。衬底例如可以有树脂衬底、陶瓷衬底、金属衬底等。
树脂衬底例如有EP树脂(或环氧树脂)衬底、PI树脂(或聚酰亚胺树脂)衬底、BT树脂(或双马来酰亚胺-三嗪树脂)衬底、PPE树脂(或聚亚苯基醚树脂)衬底等，但应当不受此限制。此外，衬底也可以由这些树脂和诸如玻璃纤维(例如机织织物或非机织织物)或聚酰胺纤维的有机纤维的复合材料制成。或者，衬底也可以由树脂-树脂复合材料制成，该树脂-树脂合成材料通过把诸如环氧树脂的热固树脂注入含有树脂衬底(例如连续多孔的PTFE)的三维网状氟而形成。陶瓷衬底是由低温烧结材料制成的衬底，例如氧化铝衬底、氧化铍衬底、玻璃陶瓷衬底或结晶玻璃，但应当不受此限制。金属衬底具体是铜衬底、铜合金衬底、由非铜的简单金属衬底制成的衬底、或由非铜的金属合金制成的衬底，但应当不受此限制。
另一方面，衬底所拥有的面连接焊盘是用于通过面连接与中间衬底进行电连接的端子焊盘。这些面连接焊盘形成线形形状或网格状(包括交错形状)。
中间衬底具有由绝缘无机材料制成的基本上为板状的中间衬底主体。中间衬底主体的热膨胀系数并不受特定的限制，而是可以优选具有处于半导体元件与衬底的热膨胀系数之间的中间值，即具体为至少2.0ppm/℃和为至多8.0ppm/℃。下面将对其原因进行描述。如果中间衬底主体的热膨胀系数超过8.0ppm/℃，则其与半导体元件的热膨胀系数的差值就降得不够低，因此对半导体元件上的热应力的影响就降得不够低。例如，在选择具有约2.6ppm/℃的热膨胀系数的硅IC芯片的情况中，可以说可以使用具有至少3.0ppm/℃和至多8.0ppm/℃的热膨胀系数的中间衬底主体。更加优选地，可以使用具有至少3.0ppm/℃和至多5.0ppm/℃的热膨胀系数的中间衬底主体。
作为用于制造中间衬底主体的材料，使用无机材料，例如陶瓷。这是因为陶瓷一般具有比树脂小的热膨胀系数且适用作中间衬底主体的材料。这还因为除了低热膨胀系数之外陶瓷还具有优选特征。优选地，这些陶瓷例如有氧化物的绝缘工程陶瓷(例如氧化铝或氧化铍)或非氧化物的绝缘工程陶瓷(或氮化物的绝缘工程陶瓷，例如氮化铝、氮化硅或氮化硼)。在此，在中间衬底主体中所使用的陶瓷可以不仅为在为至少约1000℃的高温下烧结的陶瓷，也可以是在约700℃到约800℃的相对低温下烧结的陶瓷(即所谓的“低温烧结陶瓷”)。包含硼硅酸盐玻璃、氧化铝或硅石的陶瓷是已知的低温烧结陶瓷，但应当不受此限制。
在此，“热膨胀系数”指沿与厚度方向(即Z方向)垂直的方向(即X方向和Y方向)上的热膨胀系数且是用TMA(热机分析)装置在0℃到100℃下测量到的。在此，“TMA”是热机分析，其例如以JPCA-BU01为标准。例如：氧化铝具有7.6ppm/℃的热膨胀系数；氮化铝具有4.4ppm/℃的热膨胀系数；氮化硅具有3.0ppm/℃的热膨胀系数；以及低温烧结陶瓷具有5.5ppm/℃的热膨胀系数。
将被选择用于制造中间衬底主体材料的陶瓷可以具有绝缘性质，如上所述。这是因为当要形成诸如导体柱的导体结构体时必须为不具有绝缘性质的中间衬底主体事先提供绝缘层，但是具有绝缘性质的中间衬底主体无需该绝缘层。因而，有可能避免结构体的复杂化和中间衬底制造步骤的增多，从而降低关于整个结构体的成本。
中间衬底主体的厚度并不受特定的限制，而是优选为至少0.1mm和至多0.7mm，且更加优选为至少0.1mm和至多0.3mm。在这个范围内，当制作该结构体时将施加于半导体元件接合部分上的热应力变得相对较低，这有益于防止中间衬底主体自身出现翘曲和在接合到半导体元件的部分上出现裂缝等。
优选地，中间衬底主体还可以不仅具有如上所述的低热膨胀性，还可以具有高刚性(即高杨氏模量和高弯曲弹性模量)。具体地说，中间衬底主体的刚性(即杨氏模量)优选为至少高于半导体元件的刚性，例如为200GPa或尤其为300GPa。下面将对其原因进行描述。如果为中间衬底主体给出高刚性，则其能够承受高热应力，前提是如果施加热应力的话。因此，能够事先防止中间衬底主体自身的翘曲和半导体元件的接合部分的裂缝等。在此，满足这些条件的陶瓷材料例如有氧化铝(杨氏模量＝280GPa)，氮化铝(杨氏模量＝350GPa)，氮化硅(杨氏模量＝300GPa)等，但应当不受此限制。
另一方面，表示中间衬底主体的刚性的另一指数或弯曲弹性模量优选为至少200MPa，尤其是为至少300MPa。下面将对其原因进行描述。如果为中间衬底主体给出高刚性，则其能够承受高热应力，前提是如果施加有热应力的话。因此，能够事先防止中间衬底主体自身的翘曲和半导体元件的接合部分的裂缝等。在此，满足这些条件的陶瓷材料例如有氧化铝(弯曲弹性模量＝350MPa)，氮化铝(弯曲弹性模量＝350MPa)，氮化硅(弯曲弹性模量＝690MPa)，低温烧结陶瓷(弯曲弹性模量＝200MPa)等，但应当不受此限制。
更加优选地，中间衬底主体不仅具有如上所述的低温热膨胀性和高刚性，还具有高散热性。在此，“高散热性”指中间衬底主体具有至少高于衬底的散热性(例如较高的导热性)。下面将对其原因进行描述。如果所使用的中间衬底主体具有高散热性，则其能够把由半导体元件所生成的热传递并散发，以便能够松弛热应力。因此，没有任何高热应力产生作用，从而事先防止中间衬底主体自身的翘曲和半导体元件的接合部分的裂缝等。在此，满足这些条件的陶瓷材料例如有氮化铝，但应当不受此限制。
多个第一表面端子设置在中间衬底主体的第一面上以及多个第二表面端子设置在第二面上。
第一面端子的个数应当不限定于特定值，而是可以根据通常由半导体元件所拥有的面连接端子的个数来设置。第一面端子的尺寸应当不受特定限制，其直径可以为至多125微米，尤其是至多100微米(但是0除外)。这是因为太长的中心距可能不能与预期将来会出现的半导体元件的细度充分地匹配。此外，优选地，相邻第一面端子之间的中心距为至多250微米，优选为至多200微米，特别为至多150微米(但是0除外)。这是因为把中心距降低到这种值将会导致难以形成本发明的第二面端子的问题。
此外，多个第二面端子的个数、尺寸等应当不受特定的限制，第二面端子的个数基本上等于第一面端子的个数。
中间衬底主体设置有使第一面端子与第二面端子互相导通的导体结构体。这种导体结构体被构造成包括沿中间衬底的厚度方向延伸的多个导体柱和由沿中间衬底的面方向延伸的多个布线线路形成的且与导体柱连接的多个布线线路组。优选地，该布线线路组具有扇出(fan-out)部分，其中相邻布线线路之间的间隔变宽。在此，用句“相邻布线线路之间的间隔变宽”指多个布线线路主要从中间衬底主体的中心部分延伸朝向中间衬底主体的外周边的情况，相邻布线线路沿中间衬底的面方向互相远离，因此它们的间隔变宽。在此，通过提供具有扇出部分的布线线路组可以相对容易地实现相邻第二面端子之间的中心距长于第一面端子之间的中心距的结构体。
可以通过例如用导电金属填充在中间衬底主体中形成的孔来形成导体柱。第一面端子可以设置在导体柱的一侧末端面上，第二面端子可以设置在另一侧末端面上。导电金属例如可以是选自铜、金、银、铂、钯、镍、锡、铅、钛、钨、钼、钽和铌中的一种或两种金属，但应当不受此限制。由两种或更多种金属所构成的导电金属可以例如为锡铅钎料或锡铅合金。用导电金属填充孔的特定方法例如不仅有事先准备的含有导电金属的液体材料(例如导电金属浆料)的印刷和填充方法，还可以是用于镀导电金属的方法。导体柱的直径应当不受特定的限制，而是可以小于第一面端子或第二面端子的直径。这一直径尤其优选为至多100微米，更加优选地为至多80微米(但是0微米除外)。这是因为：如果导体柱具有太小的直径，则其在中间衬底主体中所占的百分比如此地小，以至于相应地增加在中间衬底主体中形成布线线路的空间。
布线线路例如通过在中间衬底主体中形成预定图形的导电金属层来适当地制成。导电金属例如可以是选自铜、金、银、铂、钯、镍、锡、铅、钛、钨、钼、钽和铌的一种或两种金属，但应当不受此限制。由两种或更多种金属构成的导电金属可以例如为锡铅钎料或锡铅合金。形成布线线路的特定方法例如不仅有制备和印刷含导电金属的液体材料(例如导电金属浆料)的方法，还可以是用于镀导电金属的方法、用于溅镀导电金属的方法等。在此，形成布线线路的导电金属可以是与形成导体柱的导电金属的种类相同的金属或另一金属。
在此，具有扇出部分(相邻布线线路之间的间隔变宽)的布线线路组可以设置在中间衬底主体的表面层上或内层中，在这两种情况中，设置在内层中的情况是尤其理想的。在布线线路组设置在中间衬底主体的表面层上的情况中，必须形成保护结构(例如阻焊剂)，以避免对钎料的粘附等类似情况。但是，这种必要性可能导致该结构体的复杂化或高成本。相反，如果布线线路组设置在中间衬底主体的内层中，则可以省去所述的用于避免对钎料的粘附等类似情况的结构，从而防止该结构体的复杂化或高成本。此外，在布线线路层设置在中间衬底主体的表面层(即第一面一侧上的表面层)上的情况中，当第一面端子增多或中心距减少时，布线线路的处理变得困难，从而使中间衬底的制造变得困难。相反，如果布线线路组设置在中间衬底主体的内层中，则可以相对容易地处理布线线路，而不受第一面端子的状态影响。因此，中间衬底的制造几乎变得不困难。在此，上述结构体例如可以为层压烧结陶瓷件，其把其中层叠了多个绝缘陶瓷材料片的结构体作为中间衬底主体。这是因为具有夹在绝缘陶瓷材料之间的布线线路组的结构体将起到保护结构体的作用，其中绝缘陶瓷材料自身保护布线线路组。
在导体柱和布线线路组由含导电金属(例如导电金属浆料)的材料所形成以形成陶瓷中间衬底主体的情况中，可以任意使用同步烧结方法或二次烧结方法。同步烧结方法是用于同时烧结陶瓷和导电金属的方法。二次烧结方法是事先烧结陶瓷之后填充和烧结导电金属的方法。
使用同步烧结方法来制造中间衬底的方法的合适示例是以下的制造中间衬底的方法，其包括：制备具有多个通孔的非烧结陶瓷件的非烧结陶瓷件制备步骤；用导电金属填充多个通孔的金属填充步骤；在非烧结陶瓷件的表面上形成预定图形的导电金属层的金属层形成步骤；以及加热和烧结非烧结陶瓷件和导电金属的同步焙烧步骤。制造中间衬底的更加合适的方法是以下的制造中间衬底的方法，其包括：制备具有多个通孔的非烧结陶瓷件的非烧结陶瓷件制备步骤；用导电金属填充多个通孔的金属填充步骤；在非烧结陶瓷件的表面上形成预定图形的导电金属层的金属层形成步骤；把经过金属填充步骤和金属层形成步骤的非烧结陶瓷件与设置在内层中的导电金属层层叠并合并为多个片，从而形成非烧结层压件的层压步骤；以及加热和烧结非烧结陶瓷件和导电金属的同步焙烧步骤。
另一方面，使用二次烧结方法来制造中间衬底的方法的合适示例是以下的制造中间衬底的方法，其包括：焙烧具有多个通孔的非烧结陶瓷件，从而制成烧结件的第一焙烧步骤；用导电金属填充烧结件中的多个通孔的金属填充步骤；在烧结件的表面上形成预定图形的导电金属层的金属层形成步骤；焙烧导电金属的第二焙烧步骤；以及把经过金属填充步骤、金属层形成步骤和第二焙烧步骤的多个烧结件与设置在内层中的导电金属层层叠并合并，从而形成层压烧结件的层压步骤。
采用同步焙烧方法或是采用二次焙烧方法制造中间衬底根据陶瓷的种类等而定，但是可以采用任何一种焙烧方法。在优先考虑低成本的情况中，采用同步焙烧方法更加有利。相对于二次焙烧方法，同步焙烧方法一般具有较少的步骤来实现相应有效的生产且能够可靠地保证较低的成本。在陶瓷为高温烧结陶瓷的情况中以及在采用同步焙烧方法的情况中，从由钨、钼、钽和铌所构成的高熔点金属组中正确选择至少一种来作为制造导体柱的导电金属。即使高熔点金属在焙烧时候遇到超过1000℃的高温，也不会被氧化或挥发且能够作为适当的烧结件保留在通孔中。在陶瓷为低温烧结陶瓷的情况中以及在采用同步焙烧方法的情况中，形成导体柱的导电金属尤其需要不是高熔点的金属。因此，在这种情况中，有可能选择熔点比钨等金属低但是具有优良导电性的金属(例如铜、银或金)。
如果形成中间衬底的陶瓷是不能与金属材料同时焙烧的陶瓷(例如氮化硅)，则必须采用二次焙烧方法。但是，在这种情况中，可以在通孔的内壁面上形成任何金属化层。如果未在通孔的内壁面(例如由烧结陶瓷件形成的面)与导电金属之间插入金属化层从而使其直接接触，则可能难以在内壁面与导电金属之间给出高接触强度。相反，如果金属化层存在于通孔的内壁面与导电金属之间，则可以给出高接触强度。因此，在通孔的内壁面与导电金属之间的界面中几乎不会出现裂缝等，从而可以改善陶瓷与金属之间的界面中的可靠性。另一方面，在采用了要与金属层同时焙烧的陶瓷的情况中，并不是总是需要金属化层，因此可以省去金属化层。
优选地，在第一面端子和第二面端子中的至少一个面端子的表面上形成突出电极(例如钎料凸块)，以及更加优选地，同时在第一面端子和第二面端子的表面上形成钎料凸块。下面将对其原因进行描述。如果钎料凸块从中间衬底一侧突出，则与面连接端子或面连接焊盘的连接可以更加容易和可靠。钎料凸块可以通过印刷公知的钎料和通过使其进行回焊的方式来形成。
附图说明
图1是示出了本发明的插入件(或中间衬底)的俯视图；
图2是沿图1的X-X线切开的剖面图；
图3是示出了在中间衬底上形成钎料凸块的情形的示意性剖面图；
图4是示出了包括IC芯片(或半导体元件)、插入件(或中间衬底)和布线线路衬底(或衬底)的半导体封装结构体(或结构体)的示意性剖面图；
图5是示出了用于构成本实施方案的半导体封装结构体的插入件(或中间衬底)的示意性剖面图；
图6是以放大的方式示出了本实施方案的插入件(或中间衬底)的部分俯视图；
图7是示出了构成本实施方案的半导体封装结构体的具有IC芯片的插入件(或具有半导体元件的中间衬底)的示意性剖面图；
图8是示出了本实施方案的插入件及插入件被安装在布线衬底上的情形的示意性剖面图；
图9是示出了IC芯片被安装在具有插入件的布线线路衬底(或具有中间衬底的衬底)上的本实施方案的情形的示意性剖面图；
图10是示出了如图1所示的本实施方案的IC芯片和插入件的部分俯视图；
图11是示出了另一实施方案的具有半导体元件的中间衬底的俯视图；
图12是沿图11的Y-Y线切开的剖面图；以及
图13是示出了具有半导体元件的中间衬底被安装在布线衬底上面上的结构体的剖面图。
具体实施方式
现在参考图1等对本发明的一个实施方案进行详细的描述。图1是示出了插入件(或中间衬底)21A的俯视图；图2是沿图1的X-X线切开的剖面图；以及图3是示出了钎料凸块26和27被形成在第一和第二面端子28和29上的情形的示意性剖面图。图4是示出了由IC芯片(或半导体元件)15、插入件(或中间衬底)21和布线衬底(也称为“衬底”)41构成的作为IC封装衬底的本实施方案的半导体封装结构体(也称为“结构体”)的示意性剖面图。图5是示出了插入件21的示意性剖面图，以及图6是示出了插入件21的部分放大俯视图。图7是示出了具有IC芯片的插入件(或具有半导体元件的中间衬底)61的示意性剖面图。图8是示出了具有IC芯片的插入件(或具有半导体元件的中间衬底)61被安装在布线衬底41上的情形的示意性剖面图。图9是示出了IC芯片(或半导体元件)15和插入件(或中间衬底)21的部分俯视图。图10是示出了另一实施方案的具有IC芯片的插入件的俯视图，以及图11是沿图10的Y-Y线切开的剖面图。
如图1所示，中间衬底21A具有：中间衬底主体38，其主要由氧化铝制成且具有矩形俯视形状，以及半导体元件安装区域15Z，其呈现为具有约10mm侧边的正方形俯视形状且包括在中间衬底主体38的第一面(或上面)上设置成网格状的多个第一面端子28。第一面端子28例如由钨(W)制成。
如图所示，半导体元件安装区域15Z的中心15s从第一面22的中心22s向右微偏离。因而，在第一面22的上侧、下侧以及右侧与半导体元件安装区域15Z之间存在宽度(或长度)w为至多2mm的窄平面。在第一面22的左侧与半导体元件安装区域15Z之间存在具有宽度(或长度)L的相对较宽平面(或自由空间fs)，以便使得可容易地施加后面所述的树脂填料。
在安装区域15Z周围形成的四个细长平面之中，如图1所示，位于第一面22左侧与安装区域15Z之间的平面的宽度(或长度)L大于位于第一面22的上侧、下侧以及右侧(与该平面相邻和相对)与安装区域15Z之间的三个平面的宽度w。换言之，在第一面22的左侧与安装区域15Z之间形成的用于施加树脂填料的较宽平面(或自由空间fs)的宽度(或长度)L大于与该较宽平面相邻和相对的三个平面的宽度w。
如图2所示，具有相同数字的第二面端子29以同样的方式被设置在中间衬底主体38的第二面(或下面)23上。过孔(或通孔)延伸在第一面端子28与第二面端子29之间，且由钨(W)等制成的导体柱30延伸穿过过孔。在此，第一和第二面端子28和29以及导体柱30具有约80微米的直径，且第一和第二面端子28和29各中心之间的距离约为300微米。
如图3所示，基本为半球形的钎料凸块26和27分别从第一和第二面端子28和29形成突出。钎料凸块26和27由低熔点合金制成，例如由含有等量Sn和Cu的Sn-Cu制成。半导体元件15的面连接端子16与第一面端子28上的钎料凸块26连接，其将在下面描述。布线衬底41的面连接端子46与第二面端子29(位于图3的下侧)上的钎料凸块27连接，其将在下面描述。在这些连接部分的周围填充树脂填料81和81，而不留下任何空腔(其将在下面描述)，以密封这些连接部分。
在此，根据布线衬底41的面连接端子46的尺寸和间距，钎料凸块27的数量可以多于钎料凸块26的数量。
现在将对使用了与上述实施方案不同的实施方案模式的中间衬底21的本发明的结构体11进行描述。
如图4所示，本实施方案的半导体封装结构体11是由IC芯片15、插入件21和布线衬底41构成的LGA(岸面栅格阵列)结构体。在此，半导体封装结构体11的模式应当不仅限于LGA，并且可以是BGA(焊球网格阵列)或PGA(引脚网格阵列)结构体。具有MPU功能的IC芯片15由具有约1.6ppm/℃的热膨胀系数的硅形成，其为10mm×10mm的矩形片。未示出的电路元件形成在IC芯片15的下表层中。多个面连接端子16在IC芯片15的下面一侧上形成网格状。相邻面连接端子16与16之间的中心距在本实施方案中设置为120微米。此外，如图4的右侧所示，IC芯片15的左侧和插入件21的左侧在俯视图中基本上处于同一位置上。但是，希望插入件21的左侧伸出0.2到2.0mm。
IC芯片15(或半导体元件)和插入件21(或中间衬底)的中间用树脂填料81填充。此外，布线衬底41(或衬底)11和插入件21的中间用树脂填料82填充。
树脂填料81和82分别由复合树脂材料制成，该复合树脂材料通过把二氧化硅填料分散到环氧树脂的主要组分中而形成。这种材料的示例为Shinetsu Kagaku Kabushiki Gaisha的SEMICOAT(产品号：5114)。此外，树脂填料81和82可以使用相同的材料或不同的材料。在此，优选，待用树脂填料81和82的应力松弛，以分别具有至多25.0ppm/℃的热膨胀系数。这种材料的示例为Namics Kabushiki Gaisha的XS8437-23。
如果树脂填料81和82使用不同的材料，则优选使整个结构体中的应力松弛，使得IC芯片15(或半导体元件)与插入件21(或中间衬底)之间的树脂填料81的热膨胀系数小于布线衬底41(或衬底)与插入件21之间的树脂填料82的热膨胀系数。
IC芯片15的俯视尺寸(10mm×10mm)设成大于插入件主体38中(中间衬底主体)的尺寸。具体地说，与IC芯片15的厚度方向垂直的侧边的长度(10mm)设置成大于与插入件主体38(或中间衬底主体)的厚度方向垂直的侧边的长度(即对应于IC芯片的一个侧边的插入件主体38的一个侧边的长度)。在这一实施方案中，与IC芯片15的厚度方向垂直的侧边的长度(10mm)与与插入件主体38的厚度方向垂直的侧边的长度(15mm)的差值(图4和图10的L)设为5mm。换言之，IC芯片15的安装区域中心的位置偏离于插入件主体38的上面22的中心，如图4和图10所示。
俯视图中的插入件主体38(或中间衬底主体)的尺寸大于俯视图中的IC芯片15的尺寸。因此，当在IC芯片15与插入件21的中间填充树脂填料81时，在靠近插入件21的表面(或第一面)22的右侧的位置上留出宽度(或长度L)为5mm的平面(或具有长度L的自由空间)以施加树脂填料81，使得能够容易地施加树脂填料81。
此外，只在IC芯片15的一部分侧边(即图4和图10中的右侧)留出自由空间。因此，所施加的树脂填料81不围绕IC芯片15流动(即不流向除了右侧之外的三侧)。
因此，树脂填料81未包围IC芯片15的四个侧边，因此能够可靠地防止在IC芯片15与插入件主体38之间的树脂填料81中形成任何空腔。也可能防止在IC芯片15与插入件21之间的接合部分中形成任何裂缝等。
布线衬底41就是所谓的“多层布线衬底(或由树脂制成的IC封装衬底)”，其由具有上面42和下面43的矩形平坦件制成，且包括多个绝缘树脂层44和多个导体电路45。在这种实施方案的情况中，绝缘树脂层44由通过在玻璃布中注入环氧树脂而制成的绝缘基剂形成，且导体电路45由铜线圈或镀铜层形成。这个布线衬底41具有至少13.0ppm/℃且小于16.0ppm/℃的热膨胀系数。在布线衬底41的上面42上，形成网格状的面连接焊盘46，以与插入件21一侧电连接。相邻面连接焊盘46和46之间的中心距在本实施方案中设为20微米。在各面连接焊盘46的表面上形成衬底侧钎料凸块49或突出电极。在布线衬底41的下面43上，形成网格状的多个面连接焊盘47，用于与未示出的母板侧电连接。在此，用于母板连接的面连接焊盘47的面积和中心距比用于插入件连接的面连接焊盘46的大。绝缘树脂层44设有过孔导体48，不同层的导体电路45、面连接焊盘46和面连接焊盘47通过过孔导体48互相电连接。另一方面，在布线衬底41的上面42上，除了安装如图5所示的具有IC芯片的插入件21之外，还安装有芯片电容器、半导体元件和其它电部件(所有均未示出)。
如图4和图5等所示，插入件21包括插入件主体38(或中间衬底主体)，插入件主体38具有上面22(或第一面)和下面23(或第二面)的矩形平面形状。这个插入件主体38由具有多层结构体的氧化铝结构体构成。更具体地说，本实施方案的插入件主体38由0.3mm厚的氧化铝衬底构成且由具有互相层叠的第一绝缘氧化铝层24和第二绝缘氧化铝层25的双层结构体形成。这个氧化铝结构体具有约7.6ppm/℃的热膨胀系数、约280GPa的杨氏模量以及约350Mpa的弯曲弹性模量。因此，插入件主体38具有小于布线衬底41且大于IC芯片15的热膨胀系数。简言之，可以说本实施方案的插入件21具有低于布线衬底41的热膨胀性。另一方面，氧化铝衬底的杨氏模量高于IC芯片15(即高190GPa)，使得本实施方案的插入件21具有高刚性。因此，插入件主体38由低温烧结陶瓷衬底制成。
在形成插入件主体38的第一绝缘氧化铝层24中，形成网格状的沿插入件21的厚度方向延伸的多个过孔(或通孔)，以在其里面填入由钨(W)构成的导体柱30。同样在形成插入件主体38的第二绝缘氧化铝层25中，也形成了沿插入件21的厚度方向延伸的多个过孔(或通孔)，以在其里面填入由钨(W)构成的导体柱31。在本实施方案的情况中，导体柱30和31的直径均被设置成约80微米。
在位于各导体柱30的上端面的上面22上，设置了上面焊盘28或第一面端子。这些上面焊盘形成直径为120微米的圆形，且相邻上面焊盘28和28之间的中心距36(如图6所示)设置为约200微米。另一方面，在位于各导体柱31的下端面的下面23上，设置了下面焊盘29或第二面端子。这些下面焊盘29形成直径为120微米的圆形，且相邻下面焊盘29和29之间的中心距37(如图6所示)设置为约300微米。更具体地说，在这个实施方案中，相邻下面焊盘29和29之间的中心距37设置成比相邻上面焊盘28和28之间的中心距36大约100微米。
在各上面焊盘28的表面上，安装了基本为半球形形状的上面钎料凸块26。这些上面钎料凸块26从上面22突出且与IC芯片15一侧上的面连接端子16连接。在各下面焊盘29的表面上，安装了基本为半球形形状的下面钎料凸块27。这些下面钎料凸块27从下面23突出且通过衬底侧钎料凸块49与布线衬底41一侧上的面连接端子46连接。
在插入件主体38的内层中或者在第一绝缘氧化铝层24与第二绝缘氧化铝层25之间的界面中，如图4、图5和图6所示，设置了形成预定图形的多个布线线路32的布线线路组。这些布线线路32由钨(W)制成且沿插入件21的面方向延伸。这个布线线路组在其多个部分上设置有扇出部分33，其中，相邻布线线路32之间的间隔增大(参见图6)。
如图4、图5和图7所示，布线线路组由多个布线线路构成，其从中心部分指向插入件主体38的外周边部分。布线线路32在其一末端端子上与属于第一绝缘氧化铝层24的导体柱30的内末端连接，且在其另一末端端子上与属于第二绝缘氧化铝层25的导体柱31的内末端连接。因而，电流流经上面焊盘28-导体柱30-布线线路-导体柱31-下面焊盘29的路径，(或流经反向路径)。因此，在具有这种结构体的半导体封装结构体11中，布线衬底41一侧和IC芯片15一侧通过导体柱30和31以及插入件21的布线线路32进行电连接。因此，通过插入件21，信号在布线衬底41与IC芯片15之间输入/输出，且馈送电源，以启动作为MPU的IC芯片15。在插入件主体38由低温烧结陶瓷衬底制成的情况中，导体柱30和31以及布线线路32可以由诸如银(Ag)或铜(Cu)的高导电金属形成。具有这种导体柱30和31以及布线线路32的插入件21适用于高速应用。
在此，在这个实施方案中，相邻下面焊盘29和29之间的中心距37设置为大于相邻上面焊盘28和28之间的中心距36，但是其尺寸相关性应当不限于此。例如，相邻下面焊盘29和29之间的中心距37和相邻上面焊盘28和28之间的中心距36可以设置为相同值(例如约200微米)。在这种情况中，可以删去诸如布线线路32的布线组。
在此对制造这样的构造的半导体封装结构体11的工序进行描述。
例如，通过下面的工序来制造插入件21。首先，制备约0.15mm厚的两个生氧化铝片(在未烧结件制备步骤中)。在预定位置上形成穿过生氧化铝片的网格状的过孔(或通孔)。过孔(或通孔)例如通过钻孔、穿孔或激光处理方法来形成。过孔(或通孔)可以与各生氧化铝片同时形成。根据本实施方案，不管采用何种方法，都在未烧结件的阶段中执行孔形成工作，因此，在该阶段中执行该工作比在烧结件的阶段中执行该工作的方法更加容易且成本较低。
接下来，使用丝网印刷装置来印刷本技术领域中已知的钨浆料(或含有导电金属的浆料)，以便用钨浆料填充过孔(在金属填充步骤中)。在金属填充步骤之后，在生氧化铝片上印刷钨浆料(在金属层形成步骤中)。因而，在一个生氧化铝片的表面上形成了预定图形的后来成为布线线路32的浆料印制层，以及在背面上形成了后来成为下面焊盘29的浆料印制层。此外，在另一生氧化铝片的表面上形成了后来成为上面焊盘28的印制浆料层。
接下来，层叠两个生氧化铝片并以厚度方向施加压力，使得它们合并为生氧化铝片层压品(在层压步骤中)，此时，在内层上安装后来成为布线线路32的印制浆料。接下来，生氧化铝片层压品被传送至焙烧炉中并加热至上千到几百摄氏度，从而烧结浆料中的氧化铝和钨(在同步焙烧步骤中)。此外，在上面焊盘28和下面焊盘29上印刷公知的钎料(例如Sn/Ag＝96.5/3.5的钎料)，然后使钎料进行回焊。因而，在上面焊盘28上形成具有预定高度的上面钎料凸块26，以及在下面焊盘29上形成具有较大高度的下面钎料凸块27(在凸块形成步骤中)。因而，获得了插入件21，如图1和图5所示。
接下来，把IC芯片15放在完成的插入件21的上面22上。此时，IC芯片15一侧上的面连接端子与插入件21一侧上的上面钎料凸块26互相对准。然后，通过加热并使各上面钎料凸块26进行回焊来使上面钎料凸块26和面连接端子16互相接合。
接下来，通过公知的点胶机(但是未示出)向插入件21的上面22施加树脂填料81。然后，用树脂填料81填充插入件21和IC芯片15的中间且用树脂填料81固定上面钎料凸块26。
在此之后，树脂填料81设置为约120℃的温度。
因而，完成了具有IC芯片的插入件21，如图7所示。但是，从图7和图8中删去了树脂填料81。
接下来，事先制备布线衬底41以及在面连接焊盘26上印刷公知钎料以进行回焊，以便形成衬底侧钎料凸块49。接下来，使插入件21一侧上的下面焊接焊盘27与面连接焊盘46上的衬底侧钎料凸块49互相对准(参考图8)，在布线衬底41上放置具有IC芯片的插入件61。然后，把下面凸块27与面连接焊盘46互相接合。
在此之后，通过公知的点胶机(但是未示出)向布线衬底41的上面42施加树脂填料82(但是未示出)。然后，用树脂填料82填充插入件21和布线衬底41的中间且用树脂填料82固定下面钎料凸块27和衬底侧钎料凸块49。
在此之后，树脂填料82设置为约120℃的温度。
因而，完成了半导体封装结构体11，如图4所示。
因此，可以根据本实施方案获得下面的效果：
(1)IC芯片15(或半导体元件)与插入件主体38(或中间衬底主体)的中间填充有树脂填料81，或者布线衬底41(或衬底)和插入件主体38(或中间衬底主体)的中间填充有树脂填料82。这种结构体缓和了IC芯片15与布线衬底41(或衬底)之间(即，IC芯片15与插入件主体38之间或布线衬底41与插入件主体38之间)的安装部分上的热应力。因此，有可能提供具有优良连接可靠性且由半导体元件、中间衬底和衬底构成的结构体。还可能提供具有半导体元件的中间衬底和具有中间衬底的衬底，其适合于实现上述的优良衬底。
另一方面，不是围绕着IC芯片15的四个侧边而是仅围绕着IC芯片15的一部分的侧边留出能够施加树脂填料81的平面(或自由空间)。因此，所施加的填料81不围绕IC芯片15流动。
因而，树脂填料81不围绕IC芯片15的四个侧边，使得能够可靠地防止在IC芯片15与中间衬底21之间的树脂填料81中形成任何空腔。还可能防止在IC芯片15与中间衬底21之间的接合部分中形成任何裂缝等。
(2)在这个半导体封装结构体11(或结构体)中，相邻下面焊盘29和29之间的中心距37设置为大于相邻上面焊盘28和28之间的中心距36。这种设置使得有可能在下面一侧上容易地形成具有较多钎料量和较大尺寸的下面钎料凸块27。因此，能够相对容易地制造插入件21。在这种情况中，有可能在对应于下面焊盘29的面连接焊盘46之间设置相对较大的中心距。因此，可以在布线衬底41一侧上的面连接焊盘46上容易地形成具有较多钎料量和较大尺寸的衬底侧钎料凸块49。因此，能够相对容易地制造布线衬底41。此外，还提高了布线衬底41的产量，以降低疵品百分比，从而降低了半导体封装结构体11的成本。
此外，可以在下面焊盘29和面连接焊盘46上形成具有所需尺寸的钎料凸块26和49，使得可以通过钎料使插入件21和布线衬底41牢固地接合。因此，有可能在插入件21与布线衬底41之间给出高连接可靠性。
通过使用由氧化铝制成的基本上为板状的插入件主体38来构造这种半导体封装结构体11(或结构体)。这种构造降低了插入件21与IC芯片15之间的热膨胀系数的差值。因此，高热应力不会直接作用于IC芯片15。因此，即使IC芯片15为具有高发热量的大尺寸，IC芯片15与插入件21之间的界面上也几乎不会出现任何裂缝等。因此，在芯片接合部分等可以给出高可靠性，从而实现了具有优良连接可靠性和耐久性的半导体封装结构体11。此外，氧化铝是比氮化硅等更便宜的陶瓷材料，且钨是得到广泛使用的导电金属材料。这些材料的组合能够实现相对便宜的插入件21和半导体封装结构体11。
(4)本实施方案采用同步焙烧方法作为烧结包含在浆料中的钨的方法。因此，步骤数目可以相对较小，因此以较低成本有效地制造插入件21。
在此，可以通过下面的方式对本发明的实施方案进行修改。
例如，可以通过下面的方法来制造半导体封装结构体11(或结构体)。如图9所示，通过使用钎料把插入件21与布线衬底41的上面42接合的方式事先制备了具有插入件的布线衬底71(或具有中间衬底的衬底)。
在此之后，通过公知的点胶机(但是未示出)向布线衬底41的上面42施加树脂填料82(但是未示出)。然后，用树脂填料82填充下面钎料凸块27和衬底侧钎料凸块49的中间，以便用树脂填料82固定下面钎料凸块27和衬底侧钎料凸块49。
在此之后，树脂填料82设置为约120℃的温度。
在此之后，利用插入件把IC芯片15与布线衬底71的上面22接合。接下来，通过公知的点胶机(但是未示出)向插入件21的上面22施加树脂填料81(但是未示出)。然后，用树脂填料81填充插入件21和IC芯片15的中间且用树脂填料81固定上面钎料凸块26。
在此之后，树脂填料81设置为约120℃的温度。
因而，制造成了所需的半导体封装结构体11(参见图4)。
在上述实施方案的半导体封装结构体11中，通过使用双层结构的插入件主体38来构造插入件21，但是可以通过使用具有三层或更多层的多层结构的插入件主体来构造插入件21。相反，插入件21也可以不通过使用多层结构而是通过使用单层结构的插入件主体来构造。
在上述实施方案中，布线线路组仅在插入件主体38的内层中形成。但是，本发明应当并不限于此，而是可以有以下各种模式：布线线路组形成在内层和上面22中、布线线路组形成在内层和下面23中或布线线路组形成在内层、上面22和下面23中。
图11和12是示出了与上述实施方案不同的具有IC芯片(或半导体元件)15的插入件(或中间衬底)61A的俯视图和沿图11的Y-Y线切开的插入件61A的剖面图。
如图11和图12所示，在半导体元件安装区域15Z上安装IC芯片15，所述半导体元件安装区域15Z的中心15s自插入件21A的上面22的中心22s向右偏离。更具体地说，如图11所示，在俯视图中具有10mm×10mm正方形的IC芯片15的上侧边、下侧边和右侧边与插入件21A的上面22的相邻侧边之间形成的平面的宽度w比的自由空间fs的宽度(L)窄，为至多2mm(例如1.3mm或1.5mm)宽。同时，在IC芯片15的左侧边与上面22的左侧边之间形成长度L为约6mm的自由空间fs。
此外，IC芯片15的面连接端子16与前面一样通过钎料凸块26与位于插入件21A的上面22中的安装区域15Z内的第一面端子28连接。
与前面所述的实施方案一样，插入件21A的上面22与IC芯片15之间用树脂填料81填充，以密封所连接部分。当从未示出的点胶机向上面22上的自由空间fs施加树脂填料81时，更确切地说，由于其流动性(或粘滞性)而沿上面22的各侧向半导体安装区域15Z流动。此时，区域15Z与上面22的上、下和右侧之间的平面窄到宽度w为至多2mm(例如1.3mm或1.5mm)。因此，树脂填料81在这些平面上流动且在第一平面端子28、钎料凸块26和面连接端子16之间均匀前进，从而可以凝固成型，如图12所示。
因而，有可能提供具有IC芯片15的插入件61A，在其内部没有空腔，如图12所示，其中，由多组第一面端子28、钎料凸块26和面连接端子16所构成的连接部分用树脂填料81密封。
此外，如图13所示，具有IC芯片15的插入件61A也可以与前面一样安装在布线衬底41的上面42上。具体地说，与前面一样的半导体封装衬底11A也能够通过利用钎料凸块27把位于插入件21的下面23上的第二面端子29与位于布线衬底41的上面42上的面连接端子46连接起来和通过用树脂填料82填充其周围的方式来形成。
除了在“发明内容”中所公开的技术概念之外，在此还列举了上述实施方案所实现的技术概念的各方面，它们作为本发明的优选方面(本发明并不只限于这12个方面)。
(1)中间衬底，其中第一面凸块形成在多个第一面端子的表面上，以及其中第二面凸块形成在多个第二面端子的表面上。
(2)中间衬底，其中第一面凸块形成在多个第一面端子的表面上，以及其中比第一面钎料凸块含更多钎料的第二面凸块形成在多个第二面端子的表面上。
(3)中间衬底，其中布线线路组设置在中间衬底主体的内层中。
(4)中间衬底，其中布线线路组只设置在中间衬底主体的内层中。
(5)中间衬底，其中中间衬底主体由层压烧结陶瓷件制成，该层压烧结陶瓷件是具有多个绝缘陶瓷材料层压片的结构体，以及其中布线线路组设置在层压烧结陶瓷件的内层中。
(6)中间衬底，其中中间衬底主体具有至少0.1mm和至多0.7mm的厚度。
(7)中间衬底，其中中间衬底主体具有至少0.3mm和至多0.7mm的厚度。
(8)中间衬底，其中半导体元件的至少一个侧边为至少10.0mm。
(9)中间衬底，其中半导体元件具有至多1.0mm的厚度。
(10)中间衬底，其包括：由层压烧结陶瓷件制成的基本上为板状的中间衬底主体，其具有第一面和第二面，其中在第一面上安装热膨胀系数为至少2.0ppm/℃和至多5.00ppm/℃的半导体元件和面连接端子，层压烧结陶瓷件是具有多个绝缘陶瓷材料层压片的结构体；多个第一面端子，其设置在第一面上；多个第二面端子，其设置在第二面上；第一面钎料凸块，其形成在多个第一面端子的表面上；第二面钎料凸块，其形成在多个第二面端子的表面上且比第一面钎料凸块含有更多的钎料量；多个导体柱，其位于中间衬底主体中且沿中间衬底厚度方向延伸；以及布线线路组，其由位于中间衬底主体内层中的多个布线线路制成，以沿中间衬底的面方向延伸且与导体柱连接，该布线线路组具有相邻布线线路之间的间隔增大的扇出部分，其中第一面端子和第二面端子通过多个导体柱和布线线路组导通，以及其中相邻第二面端子之间的中心距设置成大于相邻第一面端子之间的中心距。
(11)用于制造中间衬底的方法，其包括：制备具有多个通孔的非烧结陶瓷件的非烧结陶瓷件制备步骤；用导电金属填充多个通孔的金属填充步骤；在非烧结陶瓷件的表面上形成预定图形的导电金属层的金属层形成步骤；以及加热和烧结非烧结陶瓷件和导电金属的同步焙烧步骤。
(12)用于制造中间衬底的方法，其包括：制备具有多个通孔的非烧结陶瓷件的非烧结陶瓷件制备步骤；用导电金属填充多个通孔的金属填充步骤；在非烧结陶瓷件的表面上形成预定图形的导电金属层的金属层形成步骤；把经过金属填充步骤和金属层形成步骤的非烧结陶瓷件与设置在内层中的导电金属层层叠并合并为多个片，从而形成非烧结层压件的层压步骤；以及加热和烧结非烧结陶瓷件和导电金属的同步焙烧步骤。
本申请以于2003年6月24日提交的日本专利申请JP 2003-179722为基础，其所有内容合并在此作为参考，其内容与这里所详细描述的相同。

Claims (17)

1.一种中间衬底，其包括：
包含绝缘材料的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件，所述第二面与所述第一面是相对的；以及
半导体元件安装区域，其包括设置在所述第一面上的多个第一面端子，且该区域由所述的多个第一面端子的最外周边围绕；
其中，所述半导体元件安装区域的中心偏离于所述第一面的中心。
2.如权利要求1所述的中间衬底，其中，所述半导体元件安装区域的所述中心位于一直线上并且偏离于所述第一面的中心，所述直线延伸穿过所述第一面的所述中心且与限定所述第一面的侧边中的至少一个侧边平行。
3.如权利要求2所述的中间衬底，其中，在围绕所述半导体元件安装区域且在形成所述半导体元件的四个侧边与限定所述第一面的对应四个侧边之间形成的四个平面的宽度中，用于施加树脂填料以填充待安装半导体元件与所述中间衬底主体之间的平面的宽度被设成大于与该平面相邻和相对的其余三个平面的宽度。
4.如权利要求1所述的中间衬底，其中，在所述第二面中设置多个第二面端子，使得所述第二面端子的位置与所述第一面端子的位置沿与所述中间衬底主体的厚度方向垂直的方向偏离，所述第一面端子与所述第二面端子是导通的。
5.如权利要求4所述的中间衬底，其中，将在所述第二面端子上形成的第二面钎料凸块的钎料量多于将在所述第一面端子上形成的第一面钎料凸块的钎料量。
6.如权利要求1所述的中间衬底，其中所述中间衬底主体的热膨胀系数是处于所述半导体元件和所述衬底的热膨胀系数之间的中间值。
7.如权利要求1所述的中间衬底，其中所述中间衬底主体的热膨胀系数为2.0到8.0ppm/℃。
8.如权利要求1所述的中间衬底，其中所述中间衬底主体含有无机材料。
9.如权利要求1所述的中间衬底，其中所述中间衬底主体含有陶瓷。
10.如权利要求1所述的中间衬底，其中所述第一面端子的直径为至多125微米。
11.如权利要求1所述的中间衬底，其中相邻的所述第一面端子之间的中心距为至多250微米。
12.如权利要求1所述的中间衬底，其中所述中间衬底主体的厚度为0.1到0.7mm。
13.如权利要求1所述的中间衬底，其中所述中间衬底主体的弯曲弹性模量为至少200MPa。
14.一种中间衬底，其包括：
包含绝缘材料的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件；以及
半导体元件安装区域，其包括设置在所述第一面上的多个第一面端子，
其中，在围绕所述半导体元件安装区域且在形成所述半导体元件的四个侧边与限定所述第一面的对应四个侧边之间形成的四个平面的宽度中，用于施加树脂填料以填充待安装半导体元件与所述中间衬底主体之间的平面的宽度被设成大于与该平面相邻和相对的其余三个平面的宽度。
15.一种具有半导体元件的中间衬底，其包括含权利要求1所述的中间衬底和面连接端子的半导体元件，
其中，所述中间衬底包括：
包含绝缘材料的基本上为板状的中间衬底主体，其具有第一面和第二面，所述第一面将安装所述半导体元件；以及
多个第一面端子，其设置在所述第一面上；多个第二面端子，其设置在所述第二面上；以及导体结构体，其位于所述中间衬底主体中，用于使所述第一面端子与所述第二面端子互相导通；
所述半导体元件与所述中间衬底主体的中间用树脂填料填充，
与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm；以及
与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
16.一种具有中间衬底的衬底，其包括含权利要求1所述的中间衬底和面连接焊盘的衬底，
其中，所述中间衬底包括：
包含绝缘材料的基本上为板状的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件，所述第二面与所述第一面是相对的；以及
多个第一面端子，其设置在所述第一面上；多个第二面端子，其设置在所述第二面上；以及导体结构体，其位于所述中间衬底主体中，用于使所述第一面端子与所述第二面端子互相导通；
所述衬底与所述中间衬底主体的中间用树脂填料填充；
与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm；以及
与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
17.一种含半导体元件、中间衬底和衬底的结构体，其包括：如权利要求1所述的中间衬底；具有面连接端子的半导体元件；以及具有面连接焊盘的衬底，
其中，所述中间衬底包括：
含有绝缘材料的基本上为板状的中间衬底主体，其具有第一面和第二面，所述第一面将安装半导体元件，所述第二面与所述第一面是相对的；以及
多个第一面端子，其设置在所述第一面上；多个第二面端子，其设置在所述第二面上；以及导体结构体，其位于所述中间衬底主体中，用于使所述第一面端子与所述第二面端子互相导通；
所述半导体元件与所述中间衬底主体的中间用树脂填料填充；
所述衬底与所述中间衬底主体的中间用树脂填料填充；
其中，与所述半导体元件的厚度方向垂直的侧边中的两个相对侧边每一侧边的长度与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述两个相对侧边对应的两个侧边的长度基本上相等或者比其小至多4mm；以及
与所述半导体元件的厚度方向垂直的侧边中的其余两个相对侧边每一侧边的长度比与所述中间衬底主体的厚度方向垂直的侧边中与所述半导体元件的所述其余两个相对侧边对应的两个侧边的长度小至少4mm。
CNB2004100616433A 2003-06-24 2004-06-24 中间衬底及具有半导体元件、中间衬底和衬底的结构体 Expired - Fee Related CN100378969C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179722 2003-06-24
JP179722/2003 2003-06-24

Publications (2)

Publication Number Publication Date
CN1574310A true CN1574310A (zh) 2005-02-02
CN100378969C CN100378969C (zh) 2008-04-02

Family

ID=34100151

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100616433A Expired - Fee Related CN100378969C (zh) 2003-06-24 2004-06-24 中间衬底及具有半导体元件、中间衬底和衬底的结构体

Country Status (3)

Country Link
US (1) US7317165B2 (zh)
CN (1) CN100378969C (zh)
TW (1) TWI257832B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496227B (zh) * 2005-10-11 2012-01-25 珠海越亚封装基板技术有限公司 新型集成电路支撑结构及其制作方法
CN103515401A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 用于背照式图像传感器的装置和方法
CN103855115A (zh) * 2012-12-06 2014-06-11 台湾积体电路制造股份有限公司 衬底焊盘结构
CN106034374A (zh) * 2015-03-12 2016-10-19 日立汽车系统(苏州）有限公司 防基板变形结构
CN108574159A (zh) * 2017-03-10 2018-09-25 唐虞企业股份有限公司 连接器及其制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7714451B2 (en) * 2005-02-18 2010-05-11 Stats Chippac Ltd. Semiconductor package system with thermal die bonding
US7670951B2 (en) * 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
AT9551U1 (de) * 2006-05-16 2007-11-15 Austria Tech & System Tech Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
JP4735446B2 (ja) * 2006-07-04 2011-07-27 三菱電機株式会社 半導体装置
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5929722B2 (ja) * 2011-11-30 2016-06-08 Tdk株式会社 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5845105B2 (ja) * 2012-02-17 2016-01-20 キヤノン株式会社 電子部品の実装用基板と電子部品を実装した基板
US20130233598A1 (en) * 2012-03-08 2013-09-12 International Business Machines Corporation Flexible film carrier to increase interconnect density of modules and methods thereof
JP5728437B2 (ja) * 2012-07-17 2015-06-03 長野計器株式会社 物理量測定装置及び物理量測定装置の製造方法
EP2866532A4 (en) * 2012-09-07 2016-03-09 Fujikura Ltd CONNECTION TABLE
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package
US10269854B2 (en) * 2016-04-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Rerouting method and a structure for stacked image sensors
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
JP6766989B1 (ja) * 2018-12-13 2020-10-14 株式会社村田製作所 樹脂基板、および電子機器
CN112384010B (zh) * 2020-10-29 2022-02-08 中国电子科技集团公司第三十八研究所 一种基于钙钛矿陶瓷填充基板的多层微带板加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
JPH06275159A (ja) * 1993-03-23 1994-09-30 Tokai Rubber Ind Ltd 絶縁テープ
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
JP3487991B2 (ja) 1995-11-06 2004-01-19 富士通株式会社 半導体装置
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JP3132481B2 (ja) 1998-08-31 2001-02-05 日本電気株式会社 回路装置、半導体チップ、インターポーザ基板、回路装置の製造方法
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
JP2000208661A (ja) 1999-01-11 2000-07-28 Ngk Spark Plug Co Ltd 中継基板
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
JP2001298109A (ja) 2000-02-10 2001-10-26 Shinko Electric Ind Co Ltd 半導体装置、その製造方法、携帯用機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496227B (zh) * 2005-10-11 2012-01-25 珠海越亚封装基板技术有限公司 新型集成电路支撑结构及其制作方法
CN103515401A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 用于背照式图像传感器的装置和方法
CN103855115A (zh) * 2012-12-06 2014-06-11 台湾积体电路制造股份有限公司 衬底焊盘结构
CN103855115B (zh) * 2012-12-06 2017-04-12 台湾积体电路制造股份有限公司 衬底焊盘结构
CN106034374A (zh) * 2015-03-12 2016-10-19 日立汽车系统(苏州）有限公司 防基板变形结构
CN106034374B (zh) * 2015-03-12 2018-10-16 日立汽车系统(苏州）有限公司 防基板变形结构
CN108574159A (zh) * 2017-03-10 2018-09-25 唐虞企业股份有限公司 连接器及其制造方法

Also Published As

Publication number Publication date
US20050023033A1 (en) 2005-02-03
TW200509767A (en) 2005-03-01
US7317165B2 (en) 2008-01-08
TWI257832B (en) 2006-07-01
CN100378969C (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
CN1574310A (zh) 中间衬底及具有半导体元件、中间衬底和衬底的结构体
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1160780C (zh) 用于半导体衬底的多层焊料密封带及其工艺
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1242661C (zh) 制造多层陶瓷基板的方法
CN1516898A (zh) 半导体装置及其制造方法
CN1893051A (zh) 半导体器件
CN1697163A (zh) 布线板及使用该板的半导体封装
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1855479A (zh) 多层结构半导体模块及其制造方法
CN1925721A (zh) 布线基板、陶瓷电容器
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1533227A (zh) 中间板、带有中间板的基板和结构部件以及制造中间板的方法
CN1815733A (zh) 半导体装置及其制造方法
CN1591810A (zh) 半导体器件的制造方法
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1536658A (zh) 半导体器件及其制造方法
CN1674278A (zh) 电路装置
CN1698198A (zh) 半导体器件及其制造方法
JP2012074497A (ja) 回路基板
CN1674219A (zh) 半导体器件和用于半导体器件的多层基板
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
CN1830083A (zh) 半导体器件及其制造方法
JP2001210749A (ja) バンプ電極付き配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20160624