CN1495695A - 图象显示设备及其操作方法 - Google Patents

Abstract

图象显示设备配备有一个点矩阵发光设备，驱动电路和切换电路。点矩阵是多个排列在m行n列的矩阵中的发光设备及每一行内每个发光设备的一端则连至一条公共电源线。驱动电路根据输入的照亮信号控制发光设备为接通或不接通。在接通状态中，切换电路使公共电源线浮空，而在不接通状态中，将所有公共电源线接地放电。

Description

图象显示设备及其操作方法

本发明是申请日为2000年7月7日，名称为“图象显示设备及其操作方法”的第00120428.9号专利申请的分案申请。

本申请基于1999年7月8日在日本提交的第11-194551号申请，1999年10月25日在日本提交的第11-302493号申请及1999年10月25日在日本提交的第11-303134号申请，它们的内容此处引为参考。

技术领域

本发明涉及一种显示设备及其操作方法，该显示设备具有多个发光设备，例如在矩阵显示屏上排成阵列的发光二极管。

背景技术

在今日，已经开发了1000mcd或以上的鲜红、绿和蓝色(RGB)发光二极管(LED)，而已经可能制造大规模LED显示屏。这些LED显示屏具有例如功耗低、重量轻和可能制成薄显示屏的特征。此外，对于能够用于户外的大规模显示屏的需要急剧地增加。

实际的大规模LED显示屏配置为由多个LED单元组装而成，以便适合安装空间。一个LED单元由在一块基板上排列的RGB的LED点矩阵阵列形成。

此外，一个LED显示器具有一个能够驱动每个单独的发光二极管的驱动电路。具体地，每个用于传输显示数据至每个LED单元的LED控制设备连至LED显示屏，以及多个LED单元连接起来以形成一个大规模LED显示屏。当一个LED显示屏在规模上增加时，所用LED单元的数量也增加。例如，一个大规模显示屏可能使用300个垂直的乘上400个水平的即120,000个LED单元。

LED显示屏使用一个动态驱动系统作为其驱动方法，具体地，显示屏如下所述地连接以供驱动。

例如，在一个m×n点矩阵LED单元中，每一行中的每个LED阳极连至一条公共电源线，及每一列中的每个LED阴极连至一条公共电流线。m行公共电源线在预定周期内顺序地接通以供显示用。例如，根据地址信号通过译码电路完成m行公共电源线切换。

然而，当连至一条所选公共电源线的LED在相关技术设备中接通后，电荷积累在连至未选公共电源线的未接通LED中。当这些公共电源线以后被选时，作为它们未接通期间所积累电荷的结果，会产生过度电流。这个问题的结果是，被控制为不接通的LED会低度发光，从而不能获得足够的图象反差。这种类型的效果将使显示质量变坏。

因此，本发明的第一个目的是减少积累电荷的影响并提供一种高质量图象显示设备及其操作方法。

此外，在LED显示屏中，通常为每个LED设备使用校正的图象数据以便显示一个高质量图象。这是因为LED设备与LED设备之间存在着相对大的亮度差别。

更具体地，控制电路具有一个用于存储对应于每个LED设备的校正数据的只读存储器(ROM)校正数据存储部件。根据存储于ROM中的校正数据的校正图象数据已用于显示。

然而，由于校正数据存储于相关技术设备的ROM中，校正数据无法重写。因此，相关技术设备具有以下问题：当需要不同校正数据时，必须提供一个ROM以外的可重写存储设备。

因此，本发明的第二个目的是提供一种图象显示设备，用于在一个校正数据存储部件中存储多个校正数据。

此外，为在LED显示屏上正确地表示图象数据，图象显示设备中每个LED设备的发光特性(驱动电流与亮度特性的关系)必须一致。然而，由于LED是用半导体技术在晶片上制造的，制造的不同批号，不同晶片和不同芯片之间的发光特性也就不同。因此，必须校正图象数据幅值以便补偿每个象素的LED之间的发光特性差别。

相关技术图象数据校正的例子如下描述。

转至图12，其中显示相关技术LED显示屏的实施例框图。在图12中，101是一个m行n列LED矩阵，107是一个控制电路，105是一个微处理器单元(MPU)，106是一个用于存储校正数据的ROM，102是一个公共驱动电路，103是水平驱动电路，109是用于校正图象数据的校正电路，及110是用于临时存储校正数据的随机存取存储器(RAM)。水平驱动电路103，校正电路109和RAM 110集成于为LED矩阵(k＝1至n)的每列所提供的LED驱动器集成电路(IC)104(k)中。

首先，在显示照亮之前，存于ROM中的m×n象素的校正数据传输至高速缓存。RAM 110用作高速缓存。校正数据如下传输。首先，MPU105将存于ROM 106中的校正数据读出。MPU 105通过地址总线111顺序地选择LED驱动器IC 104(k)并顺序地输出一列或m个象素的对应于每个所选列的校正数据。输出的校正数据然后通过校正数据总线112输入至每个LED驱动器IC 104(k)并存储于LED驱动器IC 104(k)内部的RAM 110中。

当LED照亮时，校正电路109顺序地读出存于RAM 110中的校正数据。每个象素的输入的图象数据(IMDATA)的值根据校正数据增加或减少，从而完成图象数据校正。校正的图象数据输出至驱动电路103，及驱动电路103为每个LED根据校正的图象数据产生驱动电流。

然而，在以上描述的相关技术LED显示屏中，必须将全部m×n个象素的校正数据存储于缓存中或RAM 110中，以及当显示象素数量增加时，就必须有非常大的RAM容量。此外，当RAM的数量增加时，自RAM 110读出校正数据至校正电路109中的操作变得复杂。除这些问题之外，地址总线111和数据总线112两者必须分支而连至n个驱动器IC 104(1至n)中的每一个，从而使接线复杂和外围电路面积增大。

因此，本发明的第三个目的是反映对这些问题的考虑，并且提供一种图象显示设备，该图象显示设备能够减少存于缓存中的数据量，并能依靠简单电路结构完成图象数据校正。

以下结合附图的详细说明将使本发明的以上和其他目的和特征更为明显。

发明内容

本发明的图象显示设备配备有一个点矩阵发光设备，驱动电路和一个切换电路部件。点矩阵是多个排列在m行n列的矩阵中的发光设备。每一列内每个发光设备的一端连至一条电流线，而每一行内每个发光设备的另一端则连至一条公共电源线。驱动电路根据输入的照亮信号控制显示驱动器为接通或不接通。在显示驱动器接通状态中，驱动电路根据输入的显示数据控制每条公共电源线的一端与每条电流线的连接。切换电路部件使接通状态中的每条公共电源线的另一端浮空，并且使不接通状态中的所有公共电源线的另一端接地。

在此图象显示设备中，接通状态中积累在发光设备和它们的外围中的电荷在不接通状态中通过切换电路部件放电。因此，基本上消除了指定的发光设备的接通照亮期间电荷积累的影响，从而实现高质量图象显示设备。

在本发明的图象显示设备中，驱动电路可以配置为m个连至相应的公共电源线的电流源切换电路的单元及一个恒定电流控制电路部件。在接通状态中，电流源切换电路将一个电流源连至一个由输入地址信号选择的公共电源线。恒定电流控制电路部件配备有存储电路，用于存储顺序地输入的显示数据的n个象素的象素级数据。在接通状态中，该恒定电流控制电路部件按照对应于存于存储电路中的象素级数据的象素级宽度而驱动一条电流线。

还有，本发明是一种图象显示设备的操作方法，该图象显示设备配备有多个排列在m行n列的点矩阵内的多个发光设备，其中每一列中的每个发光设备的一端连至一条电流线，及每一行中的每个发光设备的另一端连至一条公共电源线。此操作方法的特征在于包括以下步骤：根据用于控制照亮状态的照亮控制信号而控制接通和不接通状态，根据输入的显示数据控制每条公共电源线的一端与接通状态中的每条电流线的一端的连接，以及将接通状态中的每条公共电源线的另一端浮空及将不接通状态中的每条公共电源线的另一端接地。

在本发明的图象显示设备操作方法中，在接通状态中积累在发光设备和它们的外围中的电荷可以在不接通状态中通过切换电路部件放电。因此，可以基本上消除指定的发光设备在接通照亮期间积累的电荷的影响，从而可以得到高质量图象显示设备操作方法。

此外，本发明的图象显示设备配备有一个排列在m行n列矩阵内的发光设备显示部件，一个用于存储对应于每个相应的发光设备的校正数据的校正数据存储部件，以及用于根据校正数据来校正输入的图象数据及使用校正的图象数据在显示部件上显示一个图象的控制和驱动电路。校正数据存储部件配备有单个存储单元，它具有一个用于保持预先存储的第一校正数据的只读第一存储器和一个可写的第二存储器。

一个这种结构的图象显示设备可以在第一存储器中保持第一校正数据使其不被擦除，并可使用可写的第二存储器以存储不同于第一校正数据的第二校正数据。决定于要求，或可选择第一校正数据，或可选择第二校正数据以更新图象数据。在本发明图象显示设备中，校正数据存储部件可以配置为使用电可擦和可写的非易失性存储器。

本发明的图象显示设备也可配备有一个通信控制部件。该通信控制部件可以允许写入不同于第一校正数据的第二校正数据至第二存储器而禁止写入至第一存储器。还希望可以设置可写的第二存储器以便禁止写入并保护写入该存储器内的校正数据。

在本发明的图象显示设备的校正数据存储部件中，希望为每个象素存储校正数据并使每个地址对应于每个象素的发光设备，以及可依靠最高地址位来区别第一存储器和第二存储器。以此方式，可以不管存储器是哪一个而为相同读出地址设置低地址位。

此外，希望将以上描述的图象显示设备配置为由不同单元组成，其中每个单元显示全部图象数据的一部分。以此方式，一个大规模显示屏的全部图象可以容易地从多个这类显示单元组装而成。

此外，本发明的图象显示设备配备有：

(a)一个由按照m行n列矩阵排列的多个发光设备组成的显示部件；

(b)一个用于顺序地选择显示部件的每一行和连至每条线的电源电流的垂直驱动部件；

(c)一个按照对应于所选线的图象数据为显示部件的每一列提供驱动电流的水平驱动部件；

(d)一个图象数据校正部件，用于根据发光设备特性的差别来为每个象素校正外部输入的图象数据及输出校正的数据至水平驱动部件；及

(e)一个用于保持供图象数据校正用的校正数据的校正数据存储部件。

每当该图象数据校正部件输出一行校正的图象数据至水平驱动部件时，它从校正数据存储部件中读出一行校正数据。在此系统中，可以减少必须临时保持在图象数据校正部件中的校正数据量，不必将大容量存储器例如随机存取存储器(RAM)用作缓存，及可以通过简单电路结构将图象数据校正。

本发明的图象显示设备的图象数据校正部件配备有用于存储至少一行校正数据的缓存。当该图象数据校正部件输出一行校正的图象数据至水平驱动部件时，它从校正数据存储部件中读出下一行校正数据。这可以防止由于图象数据校正引起的显示时间滞后。

在本发明的图象显示设备中，可将移位寄存器配置为缓存，及可以每次将移位寄存器直接顺序地移位一位而读取校正数据。这消除将数据总线分支以便传输校正数据至校正数据存储部件中的缓存的必要性，及它也消除使用一个地址总线以便选择缓存的必要性。因此，可以减少接线区域，增加接线布置选项。

还有，在本发明的图象显示设备中，可以将两级互连寄存器配置为缓存。当第一寄存器输出一行校正数据时，下一行校正数据即读入第二寄存器。每当完成一行校正数据的输出和输入时，即从第二寄存器传输校正数据至第一寄存器。使用此系统，可以使用简单电路结构校正图象数据。

在以上所述的图象显示设备中，第二寄存器可以是一个移位寄存器，及可以每次直接顺序地移位一位而读取校正数据。这消除数据总线分支以便传输校正数据的必要性，也消除使用地址总线以便选择缓存的必要性。

本发明的图象显示设备可以使用LED作为发光设备。在图象显示设备中，可以简化LED显示屏外围电路结构及将该显示设备做得紧凑。

最后，本发明的图象显示设备可以将全部图象划分为各部分来显示图象。由于本发明的图象显示设备能够简化外围电路结构，它适合于在用于显示全部图象的一部分的图象数据单元中使用，例如它适合于在大规模LED显示屏中的LED单元中使用。

附图说明

图1是用于显示本发明的一个实施例的图象显示设备的结构格式的概念图。

图2是用于显示图1中所示图象显示设备的特定例子的框图。

图3是用于显示图象显示设备的另一个特定例子的框图。

图4是用于显示图3中所示图象显示设备的公共电源驱动器和切换电路的控制时序图。

图5是用于显示本发明的另一个实施例的图象显示设备的结构格式的概念图。

图6是用于显示图5中所示图象显示设备的特定例子的框图。

图7是用于显示图6中特定例子的一个电可擦可编程ROM(EEPROM)和串行通信接口的详细结构的框图。

图8是用于显示本发明的又一个实施例的图象显示设备的结构格式的概念图。

图9是用于显示图8中所示图象显示设备的特定例子的框图。

图10是用于显示图9中所示图象显示设备的校正数据传输时序的时序图。

图11是用于显示图9中所示图象显示设备的控制线号与ROM读出起始地址之间的关系的简要图。

图12是用于显示相关技术图象显示设备的电路结构的框图。

具体实施方式

图1是用于阐述一种图象显示设备的概念图，该图象显示设备配备有一个用于在点矩阵中将积累的电荷放电的切换电路部件。图1的显示设备配备有一个LED点矩阵10，一个电流源切换电路1，一个恒定电流控制电路部件3，及一个切换电路部件2。图1的显示设备使用LED作为发光设备，但LED以外的其他设备也可用作发光设备。

(1)LED点矩阵10是排列在m行n列矩阵中的多个LED 4。每一列中的每个LED 4的阴极连至一条电流线6。每一行中的每个LED 4的阳极连至一条公共电源线5。

(2)电流源切换电路1配备有m个切换电路，后者对应于并连至每条相应的公共电源线5。电流源切换电路1将一个电流源连至由地址信号所选的公共电源线5，以供由输入的照亮控制信号所规定的照亮期间之用。这向连至所选公共电源线5的LED 4提供电流。

(3)恒定电流控制电路部件3配备有用于存储n组顺序地输入的象素级数据的存储电路。在由输入的照亮控制信号规定的时间期间内，恒定电流控制电路部件3按照对应于存于每个存储电路中的象素级数据的象素级宽度来驱动电流线。

(4)切换电路部件2在输入的照亮控制信号的照亮时间期间内将每条公共电源线的另外一端浮空，并在输入的照亮控制信号的不接通期间(不照亮期间)将每条公共电源线的另一端接地。

在以上配置的显示设备中，电流源切换电路1，恒定电流控制电路部件3和切换电路部件2的接通-不接通切换都是根据照亮控制信号完成的。在照亮控制信号的照亮期间，电流源切换电路1和恒定电流控制电路部件3是接通的，而切换电路部件2是不接通的(每个连至一条公共电源线的另一端的开关是不接通的)。当接通时，电流源切换电路1将一条由输入的地址信号所选的公共电源线连至电流源。此时恒定电流控制电路部件3按照对应于存于每个存储电路中的象素级数据的象素级宽度驱动电流线。以此方式，按照对应于相关连的象素级数据的象素级宽度照亮连至由地址信号所选的公共电源线的LED 4。此外，在不接通状态中，电流源切换电路1和恒定电流控制电路部件3两者都不接通，而切换电路部件2则接通。因此，在由照亮控制信号所标示的不接通期间，由每个LED及其相关连的连接所积累的电荷通过切换电路部件2中的每个闭合的开关放电至地。因此，在这些情况下，每个LED及其相关连的连接都不会积累电荷。

随后，照亮期间和不接通期间顺序地重复。位于每条线上的LED在每个照亮期间顺序地照亮，并在LED点矩阵上显示所需图象。使用此系统，在照亮期间没有照亮的LED(及它们的相关连的连接)所积累的电荷在下一个不接通期间放电。因此，在照亮期间，可以控制LED的照亮，每个LED及其相关连的连接始终处于放电状态而不会积累起不需要的电荷。

因此，图1的显示设备能够获得足够的图象反差，并有可能得到高质量显示。这是因为可以完成照亮控制而不受电荷积累的影响。

转至图2，以下描述本发明的显示设备的特定配置。在图2中，与图1中相同的部件使用相同的部件号进行标记。

如图2中所示，此特定实施例的电流源切换电路1包括一个译码电路11和公共电源驱动器12。当照亮控制信号处于数字信号低状态中(LOW)时，译码电路11控制公共电源驱动器12将电流源与由地址信号所选公共电源线5的连接控制为接通或不接通。当照亮控制信号处于数字信号高状态中(HIGH)时，电流源切换电路1通过译码电路11控制公共电源驱动器12以将所有公共电源线与电流源断开。

当照亮控制信号为LOW时，这种类型的电流源切换电路1只将LED点矩阵10中由地址信号所选公共电源线5连至电流源。

恒定电流控制电路部件3配备有一个移位寄存器31，一个存储电路32，一个计数器33，数据比较器34和一个恒定电流驱动部件35。在这种类型的恒定电流控制电路部件3中，与移位时钟同步地，移位寄存器将象素级数据移位n次。响应于锁存时钟信号，对应于n条电流线中每一条的象素级数据按时钟输入至并存于相应的存储电路32中。当照亮控制信号为LOW时，来自数据比较器34的输出信号输入至恒定电流驱动部件35。数据比较器将象素级数据与按照作为计数器时钟的象素级参考时钟从计数器33输出的值进行比较。恒定电流驱动部件35按照对应于象素级数据值的驱动器脉宽间隔控制每条电流线中恒定电流的流通。

如上所述，当照亮控制信号为LOW时，电流源切换电路1和恒定电流控制电路部件3完成LED显示象素级控制。当照亮控制信号为HIGH时，LED点矩阵不连至电流源切换电路1或恒定电流控制电路部件3。

当照亮控制信号为HIGH时，切换电路部件2接通开关以便将所有公共电源线5接地。当照亮控制信号为LOW时，开关都断开以使所有公共电源线5断开(浮空)。

图2的显示设备如上所述地配置为，当照亮控制信号为LOW时，使用恒定电流以驱动LED点矩阵10以便照亮指定的LED。当照亮控制信号为HIGH时，将LED点矩阵10的恒定电流驱动挂起。在此状态中，LED点矩阵10的每个LED及其相关连的连接中积累的残余电荷通过切换电路部件2放电。

以上描述的图2的实施例如下操作：当照亮控制信号为LOW时，使用恒定电流驱动LED点矩阵10，当照亮控制信号为HIGH时，将切换电路部件2接通。然而，本发明不限于此系统，而可以将LOW电平和HIGH电平颠倒过来进行控制。

转至图3，其中显示本发明的图象显示设备的另一个实施例。图3中与图1和2相同的元件使用相同的部件号进行标记。图3中的图象显示设备配备有一个切换译码电路13，用于个别地控制切换电路部件2的每个开关SW1-6。切换译码电路13根据输入信号例如地址信号和照亮控制信号来控制切换电路部件2的每个开关SW1-6的接通和不接通。当照亮控制信号为逻辑HIGH时，切换译码电路13只控制接通由地址信号所选开关以便只将连至该开关的公共电源线接地。此时所有没有由地址信号选择的其余开关都不接通，因此所有连至这些开关的其余公共电源线都浮空。

图4的时序图显示对电流源切换电路1的公共电源驱动器12和切换电路部件的每个开关SW1-6的显示设备控制。图4中所示公共线1-6是连至切换电路部件2的相应的开关SW1-6的公共电源线。

如图4中所示，当照亮控制信号为逻辑LOW时，电流源切换电路1控制公共电源驱动器12以便只将由地址信号所选公共电源线5连至电流源。此外，当照亮控制信号为逻辑HIGH时，切换译码电路13只接通由地址信号选择的开关以便将该公共电源线接地。例如，当地址信号为0及照亮控制信号为LOW时，公共线1被控制接通，因此电流源只连至该公共电源线。此时所有开关SW1-6都被控制为不接通。其次，当地址信号为0及照亮控制信号变为HIGH时，公共线1被控制为不接通，此外只有连至公共线1的另一端的SW1被控制为接通，及只有该公共电源线接地。当一个照亮的LED转为不接通状态(不照亮)时，切换译码电路13立即控制切换电路部件2以便将连至该LED的公共电源线接地。这样做可以有效地防止当照亮的LED转为不接通时积累电荷。

在以上描述的方式中，根据地址信号选择公共电源线1-6和开关SW1-6，而所选公共电源线和开关的接通或不接通由照亮控制信号的LOW和HIGH逻辑电平控制。通过连续的重复LED照亮和公共电源线接地，此图象显示设备在LED点矩阵上显示一个指定的图象。在此显示设备上，只有那些连至所选公共电源线的开关被控制为接通。因此，能够可靠地防止低电平电流流过未选择的LED，因而防止这些未选择的LED的低度照亮。

图5是用于显示一种配备有一个校正数据存储部件的图象显示设备的总概念结构的框图，该校正数据存储部件包括一个只读第一存储器和一个可写第二存储器。图5的图象显示设备配备有一个其发光设备排列在一个m行n列的矩阵中的显示部件21，一个用于存储对应于每个相应的发光设备的校正数据的校正数据存储部件26，以及用于根据校正数据校正输入的图象数据并使用校正的图象数据在显示部件21上显示一个图象的控制和驱动电路。控制和驱动电路配备有一个垂直驱动部件22，一个水平驱动部件23，图象数据校正部件24，控制部件25，图象数据输入部件27，通信控制部件28及缓存20。在此图象显示设备中，输入至图象数据输入部件27的图象数据被传输至控制部件25。

连至控制部件25的校正数据存储部件26具有一个第一存储器和一个第二存储器。例如，校正数据存储部件26可以是一个EEPROM(非易失性存储器，其中可以将数据电擦除或重写)。第一校正数据，例如用于校正每个象素的亮度差别的数据，存于第一存储器中。第二校正数据存于第二存储器中。

在本实施例中，亮度差别校正数据用作校正数据的一个例子，但本发明不限于这种类型的校正数据。

图象数据校正部件24根据自控制部件25和缓存20输入的每个相应的象素的第一校正数据或第二校正数据，为每个通过图象数据输入部件27和控制部件25输入的象素校正图象数据。图象数据校正部件24输出此校正的数据至水平驱动部件23，用作对应于每个象素的象素级数据。此图象显示设备实施例的缓存20具有对应于1至n列中每一列的存储单元20(1)至(n)。

水平驱动部件23配备有n个对应于n列中每一列的存储单元。对应于每个象素的输入象素级数据存于为包含该象素的列所提供的存储器中。水平驱动部件23响应于来自控制部件25的控制信号，按照对应于存于存储器中的象素级数据的象素级宽度而驱动一条指定的电流线。

此外，垂直驱动部件22配备有连至m条公共电源线的m个切换电路。垂直驱动部件22根据来自控制部件25的控制信号将一个电流源连至一条指定的公共电源线。

如上所述，控制部件25从校正数据存储部件26中读取第一校正数据或第二校正数据并存储这些数据于缓存20中。控制部件25还为缓存20和图象数据校正部件24控制数据输入-输出的时序。控制部件25还控制切换以便将公共电源线连至垂直驱动部件22中的电流源。最后，控制部件25控制切换以便驱动水平驱动部件23中的电流线。以此方式，控制部件25顺序地照亮显示部件21中的每个象素，并且在显示部件21上显示一个对应于输入的图象数据的图象。

具体地，本实施例的图象显示设备具有以下特征。

(1)校正数据存储部件26配备有一个包含预先存储的对应于每个象素的第一校正数据的第一存储器及一个第二可重写存储器。

(2)图象显示设备配备有一个通信控制部件28。通信控制部件28允许写入不同于第一校正数据的第二校正数据至第二存储器，并且禁止写入第一存储器。

(3)控制部件25能够或者选择存于第一存储器中的第一校正数据，或者选择存于第二存储器中的第二校正数据，并将它们存于缓存20中。

与这些特征相一致，图5的图象显示设备能够使用可重写第二存储器以存储不同于第一校正数据的第二校正数据，同时避免擦除掉保持在第一存储器中的第一校正数据。因此，有可能根据需要通过或者选择第一校正数据或者选择第二校正数据来校正图象数据。

实施例(亮度校正数据，两个存储器，校正控制电路，图6)

以下参照图6描述本发明的图象显示设备的一个实施例。本发明的图象显示设备配备有一个用作显示部件的LED点矩阵41，一个用作垂直驱动部件的公共驱动器42，用作校正数据存储部件的EEPROM 46，用作图象数据校正部件的LED驱动器IC 44的校正电路49，用作水平驱动部件的LED驱动器IC 44的驱动部件43，一个用作控制部件的命令控制部件47和控制部件45，一个用作通信控制部件的串行通信接口48，及用作缓存的LED驱动器IC 44的移位寄存器402和寄存器401。

命令控制部件47输入一个公共电源线选择信号LINE ADR至公共驱动器42及一个照亮控制信号BLANK至每个驱动部件43和校正电路49。在本实施例中，EEPROM 46包括例如一个BANK0和BANK1，其中在装运时在工厂中就将校正数据写入BANK0，及用户可在装运后将校正数据写入BANK1。控制部件45响应于来自串行通信接口48的控制信号，选择或者来自BANK0或者来自BANK1的校正数据。在此实施例中，设置了写保护以便禁止用户重写数据入BANK0，其中早已在装运时就已在工厂中写入了校正数据。

此实施例中的串行通信接口48根据埋嵌在接收的信号中的命令完成不同处理。以下描述对EEPROM 46的读和写的控制。

以下是EEPROM 46结构细节以及用于控制EEPROM 46的读和写的串行通信接口48的配置。如图7中所示，串行通信接口48配备有一个写保护控制部件48f，它在命令控制48a之外，还包括一个地址寄存器48b，一个控制寄存器48e和AND逻辑电路48c和48d。

输入至串行通信接口48的输入信号RXD包括用于指令将数据写入EEPROM 46的命令(写命令)和输入至命令控制部件48a的可写通信数据。如图7中所示，可写通信数据包括用于规定所写数据位置的起始地址数据(图7中的Start Address)及待写数据(图7中的WRITEDATA)。

当串行通信接口48收到包含一个写命令的RXD输入信号时，命令控制部件48a即输出命令数据以便取消对控制寄存器48e的写保护(WP设置-取消命令数据)。命令控制部件48b也输出起始地址数据的最高位A12至地址寄存器48b，输出一个逻辑1至AND逻辑电路48c。此外，命令控制部件48a输出可写通信数据至EEPROM 46的地址译码器46a。

此处当最高位A12为0时，BANK0标为待写入的ROM区域，及当最高位A12为1时，BANK1标为待写入的ROM区域。

在本发明中，EEPROM 46可以包括两个或多个存储器。在多于两个存储器的情况下，最高的两位或更多位可用于标示可用的存储器。

控制寄存器48e预先设置为写保护模式，并且正常时输出一个逻辑0以便标示对于AND逻辑电路48d的写保护模式。然而，当从命令控制部件48a输入标示取消写保护的命令数据(WP设置-取消命令数据)时，一个标示取消写保护的逻辑1被输出至AND逻辑电路48d。

当逻辑1通过标示BANK1的地址寄存器输入时及当控制寄存器48e发出一个逻辑1以取消写保护时，AND逻辑电路48d输出一个逻辑1至AND逻辑电路48c。

当命令控制部件48a发出一个逻辑1及从AND逻辑电路48d输入一个逻辑1时，AND逻辑电路48c输出一个逻辑1至EEPROM 46的XWP端。在所有其他时间内AND逻辑电路48c输出一个逻辑0。当一个逻辑1输入至EEPROM 46的XWP端时，取消写保护(WP-OFF)。当一个逻辑0输入至EEPROM 46的XWP端时，保持写保护(WP-ON)。

XWP端是EEPROM 46的写保护端以及在此端上允许或不允许写数据。当XWP＝0(LOW)时，不允许向EEPROM写入数据并且设置写保护模式。当XWP＝1(HIGH)时，允许向EEPROM写入数据并且不设置写保护模式。

EEPROM 46处的BANK0和BANK1之间的切换由地址译码器46a根据包含于可写通信数据中的最高位A12来完成。此外，对于存储器读出的选择也是和数据写入的控制方式一样使用最高位A12完成。也即，可根据包含于从命令控制部件48a输入的可写通信数据中的最高位A12由EEPROM 46地址译码器46a完成存储器选择。

在图7中显示一个13位宽地址总线的例子，当然可以同样使用最高位以相同方式完成对多于13位或小于13位的地址总线的存储器选择。

在以上描述的EEPROM 46和串行通信接口48的配置中，EEPROM46的BANK0校正数据始终是保护的，而BANK1的校正数据可以根据RXD信号重写。此外，或者BANK0或者BANK1都可选用于自其读取校正数据。

以上描述了通过串行通信接口48的直接连接来控制EEPROM 46。然而，如图6所示，可以用相同方式将串行通信接口48通过介入控制部件45连至EEPROM 46，从而控制EEPROM 46。具体地，每个自串行通信接口48至EEPROM 46的控制信号简单地以与直接连接的相同方式通过控制部件45输入至EEPROM 46。自EEPROM 46读取的校正数据由接于EEPROM 46与串行通信接口48之间的控制部件45分支至LED驱动器IC 44的移位寄存器402。

此外，由串行通信接口48收到的RXD信号可以自一个外部控制器(未阐述过)输入。如图6中所示，例如自EEPROM 46读取的校正数据那样的数据可以由串行通信接口48作为TXD信号传输至例如一个外部控制器。

在以上描述的显示设备实施例中，通信数据，垂直同步信号Vsync和水平同步信号Hsync通过一个图象数据输入部件(未阐述过)输入至控制部件47。输入的图象数据自命令控制部件47传输至LED驱动器IC 44校正电路49。此外，垂直同步信号Vsync和水平同步信号Hsync输入至每个LED驱动器IC 44的控制部件45，校正电路49和驱动部件43及公共驱动器42。

控制部件45与输入的垂直同步信号Vsync和水平同步信号Hsync同步地控制显示设备中每个元件。还有，根据输入至串行通信接口48的输入信号而自EEPROM 46的BANK0或BANK1读取的校正数据根据控制部件45的指令顺序地传输至移位寄存器402。在一行校正数据传输至移位寄存器402后，数据通过相应的寄存器401输入至相应的校正电路49。具体地，图象数据和对应于该图象数据的校正数据输入至校正电路49。

输入至校正电路49的图象数据由校正电路49根据校正数据进行校正。其结果用作象素级数据并输入至每个驱动部件43。根据校正的图象数据(象素级数据)，LED点矩阵41的指定LED行由公共驱动器42和每个驱动部件43照亮以便根据图象数据显示一个图象。

在以上描述的本发明的图象显示设备的实施例中，可以保持存于EEPROM 46中的BANK0中的校正数据，例如在装运时在工厂中所写校正数据，而不擦除。例如用户可以使用可重写BANK1存储考虑到操作环境而更新的校正数据。取决于要求，有可能选择任何一组校正数据以便校正图象数据。

此外，在本发明的实施例的这类配置中，可以使用单个存储设备例如一个EEPROM而不提供两个存储设备例如一个ROM和一个EEPROM。因此结构可以做得紧凑。

在此实施例中，描述了具有写保护特征(WP功能)的EEPROM 46。通过控制允许写控制信号XWE的输出状态，可以对一个没有写保护功能的EEPROM进行写控制或只读控制，该XWE控制信号控制EEPROM写操作的时序。例如，在一个接通的LOW允许写脉冲XWE的情况下，当串行通信接口在写保护模式中接收写命令时，通过始终设置XWE为逻辑HIGH可以得到相同的写保护特征。

具体地，本发明不限于以上描述的实施例的结构。如果该系统具有至少一个校正数据存储部件及该校正数据存储部件配备有一块写保护区域和一块可以写入的区域，则就足够了。

对于本发明的大规模LED显示屏上的图象显示，希望将全部图象划分为各部分并在LED单元上实现显示。例如，对于一个其中用户已经为特定操作条件设置了第二存储器的大规模LED显示屏，可以要求替换一部分LED单元。可以重写第二存储器以便只为替换的LED单元实行替换，而用户操作环境的重新调整可以容易地完成。

再次，本发明不限于使用发光二极管的图象显示设备。

图8是用于描述一个具有一个图象数据校正部件的图象显示设备实施例的框图，每当该图象数据校正部件输出一行校正的图象数据时，它自校正数据存储部件中读取一行校正数据。图8中所示图象显示设备配备有：

(a)一个显示部件61，由多个排列在m行n列矩阵中的发光设备组成；

(b)一个垂直驱动部件62，用于顺序地选择显示部件61的每一行及每条线的电源电流；

(c)一个水平驱动部件63，用于根据对应于所选线的图象数据为显示部件61的每一列提供驱动电流；

(d)一个图象数据校正部件64，用于为每个象素根据发光设备特性的差别外部地校正输入的图象数据(IMDATA)，并且输出校正的数据至水平驱动部件63，及

(e)一个校正数据存储部件66，用于为图象数据校正操作保持校正数据。此系统的每个元件的操作由一个控制部件65控制。

图象数据校正部件64通过控制部件65自校正数据存储部件66中读取校正数据(CRDATA)，通过控制部件65根据校正数据来校正输入的图象数据(IMDATA)，并输出校正的图象数据至水平驱动部件63。所有m×n个象素的校正数据并非同时立即读取，而是在输出一行图象数据的同时读取一行校正数据(n个象素)。

在静态图象的图象数据的情况下，有可能在校正图象数据时不提供任何缓存。然而，在活动图象的情况下，希望有缓存用于存储一行或两行校正数据以便防止行间的显示时间滞后。缓存60可配置为例如两级互连寄存器601和602。

可以用以下方式读取校正数据。图象数据校正部件64配备有由两级(上级和下级)互连的寄存器601和602组成的缓存60。当第一寄存器601输出一行校正数据至校正电路69时，下一行校正数据即被读入第二寄存器602。当第一寄存器601完成一行校正数据的输出及当第二寄存器602完成一行校正数据的读取时，第二寄存器602的内容即传输至第一寄存器601。

只供一行显示数据用(n个象素乘以一个象素的位数(a))的D触发器阵列可以用作例如第一寄存器601和第二寄存器602。为简化校正数据的输入接线，希望将第二寄存器602的触发器连接为主-从顺序以便形成一个移位寄存器。在此配置中，输入至第二寄存器602左端处触发器的校正数据顺序地与时钟(CLK)时序同步地传输(移位)至右端，因而将数据读入第二寄存器602中。因此，不必要为输入校正数据而将总线分支至每一列，全部要做的只是向每个触发器接线以便提供一个时钟信号。

图9是用于显示图8中所示图象显示设备的详细结构的框图。首先描述每个部件的配置。一个作为显示部件的LED点矩阵71由排列在m行n列矩阵中的LED组成。位于每一行中的所有LED的阳极都连至一条公共电源线。位于每一列中的所有LED的阴极一起连至一条电流线。一个作为垂直驱动部件的公共驱动器72包括一个配备有m个切换电路和相关电流源的电流切换电路。该公共驱动器72通过将公共电源线连至电流源而向连至公共电源线的LED提供电流。作为水平驱动部件的驱动电路73包括恒定电流控制电路，后者根据从校正电路79输出的图象数据的象素级宽度来控制每一列驱动电流的接通和不接通。

图象数据校正部件由校正电路79、寄存器701和移位寄存器702组成，其中校正电路79校正输入的图象数据和每次顺序地输出一行输入的图象数据，及寄存器701和移位寄存器702用作存储校正数据的缓存。每个寄存器701和移位寄存器702具有其数量对应于一列象素的位数的触发器。此外，寄存器701的每个触发器连至移位寄存器702中它的相应的触发器。控制部件由控制电路77(CTL)和一个直接存储器存取控制器(DMAC)75组成。作为校正数据存储部件的ROM 76包括存储器例如EEPROM。ROM 76中存放着用于校正LED点矩阵71中每个LED的发光特性的差别而引起的亮度差别的亮度校正数据。这些校正数据是用于根据每个象素和每种颜色控制每个LED的驱动电流的数据。用于控制LED照亮时间或控制照亮时间和驱动电流的组合而不是单独地控制驱动电流的数据也是合适的数据。

为LED点矩阵71的每一列提供一个驱动电路73，校正电路79，寄存器701和移位寄存器702，这些都包含于每一列的LED驱动器IC(k)内(k＝1至n)。每一列的移位寄存器702连接在一起以便允许数据移位。此外，为减少LED驱动器IC、驱动电路等的数量，一个合适数量的列可以合并为一个LED驱动器IC。

可以独立于通过串行通信接口SCI 78的图象数据传输而完成对校正数据ROM 76的写入和读取。可以使用直接传输方法通过与ROM 76的直接连接或通过不同类型的接口和并行总线完成对ROM 76的写入。当正在从ROM 76中读取校正数据时准备将数据写入ROM 76中，就将DMAC 75中断并将优先级赋予通过SCI 78的数据接收。这允许对ROM76的存取竞争进行控制。

在此类型实施例中的图象数据流如下。图象数据(IMDATA)输入至CTL 77并分配至校正电路79。在校正电路79将图象数据的每一行校正之后，即将它们输出至驱动电路73。

其次，参照图10的时序图描述校正数据流。为简化起见，图10阐述三条公共电源线#0至#2的按此顺序的照亮。

当垂直和水平图象时序数据Vsync和Hsync输入至CTL 77中时，线#0校正数据开始读入移位寄存器702。输入至CTL 77的Vsync作为LINE ADR信号传输至公共驱动器72，而Hsync作为BLANK信号传输至驱动电路73和校正电路79。

(1)首先，CTL 77将用于自ROM 76中读取线#0校正数据的起始地址(ADDRESS)输入至DMAC 75中。DMAC 75通过数据输入-输出总线DIO将用于读取的起始地址写入ROM 76，同时发出一个允许写信号XWE至ROM 76。如图11中所示，用于自ROM 76读出的起始地址标示ROM存储器映象内对应于所选线的校正数据的起始地址。CTL 77发出对应于由Vsync和Hsync确定的行号的用于读取校正数据的起始地址。

(2)在写入用于读取的起始地址后，DMAC 75自ROM 76中通过数据总线DIO读取线#0校正数据，同时发出一个允许读信号XOE。ROM 76顺序地输出对应于XOE上LOW脉冲计数的校正数据。

(3)读入DMAC 75的线#0校正数据(CRDATA)被传输至驱动器IC 74(k)内的移位寄存器702。通过与时钟CLK同步地每次将移位寄存器702移位一位而将校正数据顺序地传输至移位寄存器702内。

当线#0校正数据正在读入移位寄存器702中时，寄存器701保持作为最后一条线的线#2的校正数据。保持于寄存器701内的线#2校正数据输出至驱动电路73，以及当校正数据保持于寄存器701内时照亮线#2的LED。

当输入下一个Hsync脉冲时，自DMAC 75发出一个锁存信号(LATCH)至寄存器701，存于移位寄存器702内的线#0校正数据立即全部传输至寄存器701并开始照亮线#0的LED。随后，自CTL 77向DMAC 75输入用于读取线#1校正数据的起始地址。用以上所述的相同方式，DMAC 75自ROM 76读取线#1的校正数据并将其写入移位寄存器702中。

以此方式，当先前的线正被照亮时，同时完成用于校正待照亮的下一条线的每个象素的数据的输入操作。就在从一条线切换照亮至下一条之前，输入至移位寄存器702的校正数据传输至并保持于寄存器701中。根据此保持的校正数据，校正电路79通过补偿接通的显示线的每个LED的量度差别而校正图象数据。通过连续地重复这些操作，在整个显示期间实现LED亮度校正。

有时候，将校正数据传输至移位寄存器702内的操作必须在照亮一条显示线的时间内完成。因此例如使用每条线中没有太多图象数据位的LED单元的大规模LED显示屏那样的图象显示设备适合于实际上实现通过移位寄存器传输数据。

此处描述一个用作ROM 76的其中以串行方式读出数据的串行EEROM。然而，一个具有n位地址和数据总线的EEPROM也可用作ROM 76。此外，所描述的DMAC 75与移位寄存器702之间的校正数据传输是通过一条串行总线的，但也可通过并行总线完成数据传输。

对于全颜色LED显示的情况，每个象素由三种RGB颜色LED组成。每个相应的RGB颜色的图象数据可用以上所述的相同方式进行校正。

以上描述的各实施例是作为个别的用于使每个特性易于理解而提出的个别实施例。图1和2中所示图象显示设备具有一个切换电路部件，用于将发光设备的公共电源线接地以便将积累的电荷放电。图5和6中所示图象显示设备配置为具有一个校正数据存储部件，它具有一个用于存储第一校正数据和禁止写入存储器的第一存储器和一个可以写入的第二存储器。在图8和9中所示图象显示设备中，每当从图象数据校正部件中输出一行校正数据至水平驱动部件时，即自校正数据存储部件中读取下一行校正数据。当然，可以使用以上描述的所有电路来实现一个最理想的图象显示设备。

由于本发明可以用不同方式实施而不背离其主要特性的实质，因此本实施体只是阐述性的而非限制性的，因为本发明的范围是由所附权利要求书而不是它们之前的说明书所规定的，因此所有包括于权利要求书的要求和界限之内或这些要求和界限的等效内容之内的改变都应由权利要求书所包含。

Claims (8)

1.一种图象显示设备，包括：

(a)一个由按照m行n列矩阵排列的多个LED发光设备组成的显示部件；

(b)一个用于选择所述显示部件的每一连续行和连至每条线的电源电流的垂直驱动部件；

(c)一个向显示部件的每一列提供对应于所选线的图象数据的驱动电流的水平驱动部件；

(d)一个图象数据校正部件，用于根据存于校正数据存储部件中的校正数据来校正外部输入的图象数据，输出校正的数据至水平驱动部件，及每当输出一行校正段图象数据至水平驱动部件时，即自校正数据存储部件中读出一行校正数据；及

(e)一个用于存储校正数据的校正数据存储部件，所述校正数据用于针对每个象素的LED特性差别而校正外部输入的图象数据。

2.如权利要求1中所述图象显示设备，其中所述图象数据校正部件配备有用于存储至少一行校正数据的缓存。

3.如权利要求2中所述图象显示设备，其中当所述图象数据校正部件输出一行校正的图象数据至水平驱动部件时，它从校正数据存储部件中读取下一行校正数据。

4.如权利要求2中所述图象显示设备，其中缓存配备有移位寄存器，及其特征在于通过每个移位寄存器连续地每次移位一位而直接读取校正数据。

5.如权利要求2中所述图象显示设备，其中缓存包括两级互连的寄存器。当第一寄存器输出一行校正数据时，第二寄存器即读入下一行校正数据，及每当完成一行校正数据的输出和读入时，第二寄存器即传输校正数据至第一寄存器。

6.如权利要求5中所述图象显示设备，其中第二寄存器是一个移位寄存器，其特征在于连续地每次移位一位而直接读取校正数据。

7.如权利要求1中所述图象显示设备，其中所述图象显示设备将全部图象数据划分为各部分并显示一部分。

8.如权利要求1中所述图象显示设备，其中作为LED的发光设备是三种颜色的，即红、绿和蓝(RGB)的LED。

Images