CN1494676A - 用于在盘驱动器接口之间共享中断的方法和设备 - Google Patents

用于在盘驱动器接口之间共享中断的方法和设备 Download PDF

Info

Publication number
CN1494676A
CN1494676A CNA018229220A CN01822922A CN1494676A CN 1494676 A CN1494676 A CN 1494676A CN A018229220 A CNA018229220 A CN A018229220A CN 01822922 A CN01822922 A CN 01822922A CN 1494676 A CN1494676 A CN 1494676A
Authority
CN
China
Prior art keywords
controller
look
coupled
device interface
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018229220A
Other languages
English (en)
Other versions
CN1255717C (zh
Inventor
D・波伊斯纳
D·波伊斯纳
欧伊
T·E·欧伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1494676A publication Critical patent/CN1494676A/zh
Application granted granted Critical
Publication of CN1255717C publication Critical patent/CN1255717C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

用于在并行存储装置接口的控制器和串行存储装置接口的控制器之间共享中断的设备包括中断调节电路，如果没有存储装置被耦合于并行存储装置接口，则该电路屏蔽来自并行存储装置接口的中断信号。没有存储装置被耦合于并行存储装置接口时对并行存储装置接口中断的屏蔽允许用于串行存储装置接口的控制器共享传统上被指定给并行存储装置接口的中断。

Description

用于在盘驱动器接口之间共享中断的方法和设备
发明领域
本发明属于计算机系统领域。更具体而言，本发明属于在盘驱动器控制器之间共享中断的领域。
发明背景
计算机系统典型地包括一个或多个盘驱动器装置。这些驱动器装置通过控制器耦合于系统，该控制器典型地被嵌入系统芯片集。通常，两个驱动器装置可由单个控制器来支持。被耦合于控制器的每个驱动器可通过使中断线成为确立的(asserted)来发送(signal)中断给控制器。被耦合于控制器的两个驱动器共享单个中断线。一旦中断已被发送，则在微处理器上运行的中断处理机例行程序确定哪个驱动器确立中断线。
许多计算机系统提供两个驱动器控制器，其提供对总共四个驱动器的支持。一个中断被提供给每个驱动器控制器。大多数计算机系统留出(setaside)两个中断用于硬驱动器支持。为这些系统所写的软件预期仅这两个中断将被指定给硬驱动器控制器。
在提高系统性能并减小系统成本的努力中，新的驱动器接口技术正被发展。新出现的驱动器接口技术将需要与上述的当前驱动器控制器共存。问题在于，为了使较新的技术与当前的驱动器控制器共存，驱动器控制器将需要附加的中断，或者将需要用于共享所述两个可用中断的技术。为了支持新技术并避免改变软件的大的已建立的基础，较为理想的是提供用于在较新和当前的驱动器控制器之间共享中断的电路。
附图简述
从以下给出的详述和本发明实施例的附图将较全面地理解本发明，然而，该附图不应被用于将本发明局限于所述特定的实施例，而仅仅是为了说明和理解。
图1是一个计算机系统的方块图，该系统包括被耦合于并行盘驱动器互连和串行盘驱动器互连两种的盘驱动器控制器单元。
图2是包括并行盘驱动器控制器和串行盘驱动器控制器的盘驱动器控制器单元的一个实施例的方块图。
图3是中断调节逻辑单元的一个实施例的方块图。
图4是中断调节逻辑单元的附加实施例的方块图。
图5是中断调节逻辑单元的另一个实施例的方块图。
图6是中断调节逻辑单元的进一步实施例的方块图。
图7是用于在两个盘驱动器控制器之间共享中断的方法的一个实施例的流程图。
详述
用于在并行存储装置接口的控制器和串行存储装置接口的控制器之间共享中断的设备包括中断调节电路，如果没有存储装置被耦合于并行存储装置接口，则该电路屏蔽来自并行存储装置接口的中断信号。没有存储装置被耦合于并行存储装置接口时对并行存储装置接口中断的屏蔽允许用于串行存储装置接口的控制器共享传统上被指定给并行存储装置接口的中断。
尽管以下实施例描述了硬盘控制器和接口，其它实施例有可能使用用于其它类型的存储装置的控制器和接口，所述存储装置包括但不局限于光学驱动器、磁带驱动器、软盘驱动器等。
图1是系统100的方块图，该系统包括被耦合于系统逻辑装置120的处理器110。系统逻辑装置被进一步耦合于图形控制器130和系统存储器140。系统逻辑装置120亦被耦合于系统输入/输出集线器150。系统输入/输出集线器150包括驱动器控制器单元200，其将在以下结合图2被较全面地讨论。驱动器控制器单元200通过并行盘驱动器互连165耦合于盘驱动器160。盘驱动器控制器单元200亦通过串行盘驱动器互连175耦合于盘驱动器170。盘驱动器160对该示例实施例是任选的。
图2是包括盘驱动器控制器单元200的方块图。盘驱动器控制器单元200包括并行盘驱动器控制器210和串行盘驱动器控制器220。串行盘驱动器控制器220借助串行盘驱动器互连175和串行盘驱动器接口250耦合于盘驱动器170。并行盘驱动器控制器210借助并行盘驱动器互连165和并行盘驱动器接口240耦合于盘驱动器160。并行盘驱动器互连165包括多个地址/数据/控制线166和一个并行盘驱动器中断信号167。当盘驱动器160不将并行盘驱动器中断信号167驱动到逻辑上低的电压电平时，并行盘驱动器中断信号167通过电阻器260提拉到逻辑高的电压电平VCC。如果盘驱动器160未被安装，则并行盘驱动器中断信号167被提拉到VCC。
盘驱动器控制器单元亦包括中断调节逻辑单元(ICL)230。ICL 230从串行盘驱动器控制器220接收并行盘驱动器中断信号167和中断未决(pending)信号221。在该示例实施例中，串行盘驱动器互连175不具有专用的中断线。中断是通过在串行盘驱动器互连175上递送的中断消息从盘驱动器170传送到串行盘驱动器控制器220的。当在串行盘驱动器控制器220处接收中断消息时，串行盘驱动器控制器220确立中断未决信号221。
当盘驱动器160未被安装时，ICL 230用于阻塞并行盘驱动器中断信号167。如果盘驱动器160被安装，则并行盘驱动器中断信号167被传递到并行盘驱动器控制器中断输入231。ICL亦将中断未决信号221传递直到并行盘驱动器控制器中断输入231。当没有驱动器被耦合于并行盘驱动器接口240时，通过阻塞并行盘驱动器中断信号167，ICL230允许串行盘驱动器控制器220共享并行盘驱动器控制器中断输入231。
没有ICL，则仅当盘驱动器160和170被安装时中断共享是可能的。这是因为当没有驱动器被安装时，并行盘驱动器中断信号167被拉到确立的状态。通过在系统中断控制器处屏蔽中断，典型的现有计算机系统处理在没有驱动器被安装时确立的盘驱动器中断信号。然而当多于一个的盘驱动器控制器共享中断时，在系统中断控制器处简单地屏蔽中断将使得不可能共享。
图3是ICL 230的一个实施例的方块图。ICL 230包括AND门233、OR门234和屏蔽寄存器232。当计算机系统100被首先启动时，作为在处理器110上运行的软件代理(software agent)的系统基本输入/输出系统(BIOS)轮询盘驱动器接口以确定哪些盘驱动器被安装。
尽管当前实施例描述了BIOS轮询盘驱动器接口以确定哪些盘驱动器被安装，其它实施例也是可能的，其中在硬件中实施的状态机进行轮询操作而无需软件干预。
如果没有发现驱动器被耦合于并行盘驱动器接口240，则BIOS将“1”写给屏蔽寄存器232。屏蔽寄存器的值被颠倒并被递送给AND门233的一个输入。AND门233的另一个输入接收并行盘驱动器中断信号167。当屏蔽寄存器232包含“1”时，AND门233的输出将总是示出“0”，由此屏蔽并行盘驱动器中断167。当屏蔽寄存器232包含“0”时，则由并行盘驱动器中断信号167递送给AND门233的无论什么值被传递到OR门234。因此，ICL 230将总是把中断未决信号221传递给并行盘驱动器控制器中断输入231，并且仅当BIOS已检测到驱动器被耦合于并行盘驱动器接口240且屏蔽寄存器未被置位时，将把并行盘驱动器中断信号167传递给并行盘驱动器控制器中断输入231。
图4是ICL单元的另一个实施例的方块图。该示例实施例可与在以上结合图3讨论的实施例互换地使用。图4是ICL 400以八位解码器410为基础。解码器410在其输入C处从串行盘驱动器控制器220接收中断未决信号221。B输入接收并行盘驱动器中断信号167。A输入接收触发器430的反相输出。如果BIOS未能检测到被耦合于并行盘驱动器接口240的盘驱动器，则“1”通过屏蔽信号431递送给触发器430。在该值在屏蔽信号431上递送期间写信号432被用于钟控。
如果在并行盘驱动器接口上没有检测到驱动器，则解码器410的A输入将从触发器430接收“0”。当A输入接收“0”并且并行盘驱动器中断167被确立时，没有一个被耦合于OR门420的解码器输出将成为确立的。因此，并行盘驱动器中断167被屏蔽。不论何时当中断未决信号221被确立时，被耦合于OR门420的解码器输出之一被保证成为确立的。以这种方式，来自串行盘驱动器控制器220的中断未决信号221总是被传递到并行盘驱动器控制器中断输入231，并且仅当BIOS已检测到并行盘驱动器接口240上盘驱动器的存在时，并行盘驱动器中断167被转到并行盘驱动器控制器中断输入上。
图5是ICL单元的附加实施例的方块图。图5的ICL 500以动态随机存取存储器查询表(LUT)510为基础。LUT 510包括可通过CPU访问路径515访问处理器110的写端口512。BIOS可使适当的值被写到LUT 510中，其中该值基于BIOS是否已检测到被耦合于并行盘驱动器接口240的盘驱动器。在LUT 510中存储的值通过地址输入A1和A0来访问。A1和A0输入分别被耦合于并行盘驱动器中断信号167和中断未决信号221。被置于输出513上的值依赖于A1和A0输入的状态。通过用适当的值来编程LUT 510，LUT 510可防止并行盘驱动器中断信号167被转到并行盘驱动器控制器中断输入231上，除非已在并行盘驱动器接口240上检测到盘驱动器。此外，LUT 510将允许中断未决信号221总是被转到并行盘驱动器控制器中断输入231上。
图6是基于只读存储器(ROM)610的ICL的进一步实施例的方块图。ICL 600包括ROM 610和触发器630。图6的ICL 600以与图5的基于LUT的实施例基本上相同的方式工作。然而，由于ROM 610必须在系统操作之前被编程并且因为BIOS不能改变ROM 610的值，触发器630被用于操纵提供给ROM 610的地址输入的值，从而根据BIOS是否已检测到被耦合于并行盘驱动器接口240的盘驱动器来访问不同的存储单元。如果没有盘驱动器被检测到，则BIOS递送“1”给输入到触发器630的屏蔽631。“1”通过写信号632被控钟输入到触发器630中。触发器630的输出与中断未决信号221和并行盘驱动器中断信号167一起被递送给ROM 610的地址输入。适当的数据从ROM 610的输出612被驱动到并行盘驱动器控制器中断输入231。
图7是用于在两个盘驱动器控制器之间共享中断的方法的一个实施例的流程图。在方块710处，确定盘驱动器是否被耦合于第一盘驱动器接口。如果盘驱动器被检测到，则在方块730处，第一中断从第一盘驱动器接口被递送给第一盘驱动器控制器中断输入。如果在方块710处未检测到盘驱动器，则在方块720处，屏蔽位被设置。在方块740处，第一中断被防止从第一盘驱动器接口递送给第一盘控制器中断输入。最后，在方块750处，第二中断从第二盘驱动器控制器被递送给第一盘驱动器控制器中断输入。
在以上说明书中，本发明已参照其特定的示例实施例被描述。然而，显然可在如在所附的权利要求中提出的本发明较宽广的精神和范围内对其进行各种修改和变化。因此，说明书和附图应被看做是说明性的，而不是限定性的。
说明书中的参考“实施例”、“一个实施例”、“一些实施例”或“其它实施例”意味着结合实施例所述的特定特点、结构或特征被包括在本发明的至少一些实施例中，但不必要是所有的实施例。“实施例”、“一个实施例”或“一些实施例”的各种外部特性不必要都指的是相同的实施例。

Claims (15)

1.一种设备，包括：
第一存储装置接口；
第二存储装置接口；
第一控制器，被耦合于第一存储装置接口，第一控制器包括中断信号输入；
第二控制器，被耦合于第二存储装置接口；以及
中断调节单元，从第一存储装置接口接收第一中断信号并从第二控制器接收第二中断信号；该中断调节单元递送第二中断信号给第一控制器中断信号输入；如果存储装置被耦合于第一存储装置接口，则该中断调节单元进一步递送第一中断信号给第一控制器中断信号输入；如果没有盘驱动器被耦合于第一存储装置接口，则该中断调节单元不递送第一中断信号给第一控制器中断信号输入。
2.权利要求1的设备，其中中断调节单元包括AND门和OR门，AND门具有被耦合于第一中断信号的第一输入，并且AND门具有被耦合于屏蔽寄存器的第二输入，屏蔽寄存器存储表示存储装置是否被耦合于第一存储装置接口的值，OR门的第一输入被耦合于AND门的输出，并且OR门的第二输入被耦合于所述第二中断信号，OR门的输出被耦合于第一控制器中断信号输入。
3.权利要求2的设备，其中由屏蔽寄存器指示的值在递送给AND门的第二输入之前被颠倒。
4.权利要求1的设备，其中第一存储装置接口是并行接口。
5.权利要求4的设备，其中第二存储装置接口是串行接口。
6.权利要求5的设备，其中响应于从串行接口接收的中断消息，第二控制器确立第二中断信号。
7.一种方法，包括：
确定存储装置是否被耦合于第一存储装置接口；
如果没有存储装置被耦合于第一存储装置接口，则设置屏蔽位；
如果屏蔽位未被设置，则将第一中断从第一存储装置接口递送给第一控制器中断输入；
如果屏蔽位被设置，则防止第一中断被从第一存储装置接口被递送给第一控制器中断输入；以及
将第二中断从第二控制器递送给第一控制器中断输入。
8.权利要求7的方法，进一步包括将中断消息从第二存储装置接口递送给第二控制器。
9.权利要求8的方法，其中将中断消息从第二存储装置接口递送给第二控制器包括将中断消息从所述串行接口递送给第二控制器。
10.一种系统，包括：
处理器；以及
被耦合于所述处理器的系统逻辑装置，该系统逻辑装置包括
第一存储装置接口，
第二存储装置接口，被耦合于第二存储装置，
第一控制器，被耦合于第一存储装置接口，第一控制器包括中断信号输入，
第二控制器，被耦合于第二存储装置接口，以及
中断调节单元，从第一存储装置接口接收第一中断信号并从第二控制器接收第二中断信号；该中断调节单元递送第二中断信号给第一控制器中断信号输入；如果第一存储装置被耦合于第一存储装置接口，则该中断调节单元进一步递送第一中断信号给第一控制器中断信号输入；如果没有存储装置被耦合于第一存储装置接口，则该中断调节单元不递送第一中断信号给第一控制器中断信号输入。
11.权利要求10的系统，其中中断调节单元包括AND门和OR门，AND门具有被耦合于第一中断信号的第一输入，并且AND门具有被耦合于屏蔽寄存器的第二输入，屏蔽寄存器存储表示存储装置是否被耦合于第一存储装置接口的值，OR门的第一输入被耦合于AND门的输出，并且OR门的第二输入被耦合于第二中断信号，OR门的输出被耦合于第一控制器中断信号输入。
12.权利要求11的系统，其中由屏蔽寄存器指示的值在递送给AND门的第二输入之前被颠倒。
13.权利要求10的系统，其中第一存储装置接口是并行接口。
14.权利要求13的系统，其中第二存储装置接口是串行接口。
15.权利要求14的系统，其中响应于正从串行接口接收的中断消息，第二控制器确立第二中断信号。
CNB018229220A 2000-12-29 2001-12-21 用于在盘驱动器接口之间共享中断的方法和设备 Expired - Fee Related CN1255717C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/751,599 2000-12-29
US09/751,599 US6772258B2 (en) 2000-12-29 2000-12-29 Method and apparatus for sharing an interrupt between disk drive interfaces

Publications (2)

Publication Number Publication Date
CN1494676A true CN1494676A (zh) 2004-05-05
CN1255717C CN1255717C (zh) 2006-05-10

Family

ID=25022723

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018229220A Expired - Fee Related CN1255717C (zh) 2000-12-29 2001-12-21 用于在盘驱动器接口之间共享中断的方法和设备

Country Status (9)

Country Link
US (1) US6772258B2 (zh)
KR (1) KR100633853B1 (zh)
CN (1) CN1255717C (zh)
AU (1) AU2002234130A1 (zh)
DE (1) DE10197143B4 (zh)
GB (1) GB2388226B (zh)
HK (1) HK1059125A1 (zh)
TW (1) TW588335B (zh)
WO (1) WO2002054257A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356307C (zh) * 2004-05-18 2007-12-19 株式会社东芝 用存储接口电路连到主机系统的盘驱动器及接口连接方法
CN1959618B (zh) * 2005-11-01 2010-06-09 株式会社日立制作所 存储系统以及存储系统的控制方法
CN101211323B (zh) * 2006-12-28 2011-06-22 联想(北京)有限公司 一种硬件中断的处理方法和处理装置
CN101937410B (zh) * 2009-07-02 2012-07-25 宏正自动科技股份有限公司 控制设备及其方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7457903B2 (en) * 2003-03-10 2008-11-25 Marvell International Ltd. Interrupt controller for processing fast and regular interrupts
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US20050021894A1 (en) * 2003-07-24 2005-01-27 Renesas Technology America, Inc. Method and system for interrupt mapping
EP1596305B1 (en) * 2004-05-11 2007-07-11 STMicroelectronics Limited Interrupt handling system
US7603514B2 (en) * 2005-03-31 2009-10-13 Intel Corporation Method and apparatus for concurrent and independent data transfer on host controllers

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631670A (en) * 1984-07-11 1986-12-23 Ibm Corporation Interrupt level sharing
US4760516A (en) * 1986-11-25 1988-07-26 Dialogic Corporation Peripheral interrupt interface for multiple access to an interrupt level
US5057997A (en) 1989-02-13 1991-10-15 International Business Machines Corp. Interruption systems for externally changing a context of program execution of a programmed processor
US5187781A (en) * 1989-12-19 1993-02-16 International Business Machines Corp. Shared hardware interrupt circuit for personal computers
US5446877A (en) * 1990-11-13 1995-08-29 Nakamichi Peripherals Corporation Method and apparatus for operation of a data archival apparatus allowing for coupling of the data archival device with an ide interface
US5179704A (en) 1991-03-13 1993-01-12 Ncr Corporation Method and apparatus for generating disk array interrupt signals
TW276312B (zh) 1992-10-20 1996-05-21 Cirrlis Logic Inc
US5590376A (en) * 1992-11-13 1996-12-31 Toshiba America Information Systems, Inc. Apparatus and method for detecting and updating status of removable storage system using shared interrupt and software flag
US5475846A (en) 1993-08-11 1995-12-12 Databook Incorporated Apparatus for processing PCMCIA interrupt requests
US5506997A (en) * 1994-01-28 1996-04-09 Compaq Computer Corp. Device for mapping a set of interrupt signals generated on a first type bus to a set of interrupt signals defined by a second type bus and combing the mapped interrupt signals with a set of interrupt signals of the second type bus
US5675761A (en) * 1994-05-16 1997-10-07 International Business Machines Corporation Method and system for providing discontiguous drive support
US5745771A (en) 1994-07-08 1998-04-28 Hitachi, Ltd. Disc array device and disc control method
US5740450A (en) 1994-07-26 1998-04-14 United Microelectronics Corporation Method to automatically detect the interrupt channel status of an add-on card
US5535420A (en) * 1994-12-14 1996-07-09 Intel Corporation Method and apparatus for interrupt signaling in a computer system
KR0154826B1 (ko) * 1995-05-29 1998-11-16 김광호 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로
JP3208332B2 (ja) * 1995-12-20 2001-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 割込み装置
US5805929A (en) * 1996-01-29 1998-09-08 International Business Machines Corporation Multiple independent I/O functions on a PCMCIA card share a single interrupt request signal using an AND gate for triggering a delayed RESET signal
JP2809187B2 (ja) 1996-04-15 1998-10-08 日本電気株式会社 割込み線共有回路および割込み線共有方法
US5911077A (en) 1996-05-31 1999-06-08 Micron Electronics, Inc. System for multithreaded disk drive operation in a computer system
US5875349A (en) 1996-12-04 1999-02-23 Intersect Technologies, Inc. Method and arrangement for allowing a computer to communicate with a data storage device
US5925115A (en) * 1997-03-10 1999-07-20 Vlsi Technology, Inc. Method and system for extending interrupt sources and implementing hardware based and software based prioritization of interrupts for an embedded processor
US6003109A (en) * 1997-08-15 1999-12-14 Lsi Logic Corporation Method and apparatus for processing interrupts in a data processing system
US6263395B1 (en) 1999-01-06 2001-07-17 Compaq Computer Corp. System and method for serial interrupt scanning
US6279067B1 (en) * 1999-01-13 2001-08-21 Ati International Srl Method and apparatus for detecting interrupt requests in video graphics and other systems
US6401154B1 (en) * 2000-05-05 2002-06-04 Advanced Micro Devices, Inc. Flexible architecture for an embedded interrupt controller
US20020116563A1 (en) * 2000-12-12 2002-08-22 Lever Paul D. Apparatus and method to reduce interrupt latency in shared interrupt systems

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356307C (zh) * 2004-05-18 2007-12-19 株式会社东芝 用存储接口电路连到主机系统的盘驱动器及接口连接方法
CN1959618B (zh) * 2005-11-01 2010-06-09 株式会社日立制作所 存储系统以及存储系统的控制方法
CN101211323B (zh) * 2006-12-28 2011-06-22 联想(北京)有限公司 一种硬件中断的处理方法和处理装置
CN101937410B (zh) * 2009-07-02 2012-07-25 宏正自动科技股份有限公司 控制设备及其方法

Also Published As

Publication number Publication date
TW588335B (en) 2004-05-21
US6772258B2 (en) 2004-08-03
KR100633853B1 (ko) 2006-10-13
HK1059125A1 (en) 2004-06-18
DE10197143T5 (de) 2004-04-29
GB0317007D0 (en) 2003-08-27
DE10197143B4 (de) 2006-10-19
KR20040004479A (ko) 2004-01-13
CN1255717C (zh) 2006-05-10
GB2388226B (en) 2005-02-23
AU2002234130A1 (en) 2002-07-16
US20020087773A1 (en) 2002-07-04
WO2002054257A2 (en) 2002-07-11
WO2002054257A3 (en) 2003-09-04
GB2388226A (en) 2003-11-05

Similar Documents

Publication Publication Date Title
US5875308A (en) Peripheral component interconnect (PCI) architecture having hot-plugging capability for a data-processing system
US7054972B2 (en) Apparatus and method for dynamically enabling and disabling interrupt coalescing in data processing system
CA2346991C (en) Power management method and device for display devices
JP2579435B2 (ja) マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US5163146A (en) System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
US6941390B2 (en) DMA device configured to configure DMA resources as multiple virtual DMA channels for use by I/O resources
US5694581A (en) Concurrent disk array management system implemented with CPU executable extension
CN1255717C (zh) 用于在盘驱动器接口之间共享中断的方法和设备
JPH0580008B2 (zh)
CN1945557A (zh) 处理页面复制期间的dma操作的存储控制器和方法
JPH09237138A (ja) 消費電力の管理装置及び方法
US6070204A (en) Method and apparatus for using universal serial bus keyboard to control DOS operations
US6393493B1 (en) System and method for optimizing serial USB device reads using virtual FIFO techniques
US20070113114A1 (en) Method and device for adjusting power-saving strategy
CN1303545C (zh) 多节点系统及其硬件事件的聚集方法
US5745788A (en) Method and apparatus for dynamically interfacing with a plurality of periheral ports
US6125236A (en) Method and apparatus for providing user control of multimedia parameters
EP0363567B1 (en) A computer with interrupt controlled clock speed and its method of operation
JP2002007316A (ja) 低消費電力コンピュータシステム
US20050138441A1 (en) Power management without interrupt latency
US6742060B2 (en) Look-up table based circuitry for sharing an interrupt between disk drive interfaces
CN1332873A (zh) 当安装一个升级设备时用于禁止图形设备的方法和装置
JPH04230556A (ja) コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方法
CN1158614C (zh) 高集成度热主备工控主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060510

Termination date: 20101221