CN1453865A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1453865A
CN1453865A CN03122991A CN03122991A CN1453865A CN 1453865 A CN1453865 A CN 1453865A CN 03122991 A CN03122991 A CN 03122991A CN 03122991 A CN03122991 A CN 03122991A CN 1453865 A CN1453865 A CN 1453865A
Authority
CN
China
Prior art keywords
wiring
semiconductor
semiconductor device
dielectric film
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03122991A
Other languages
English (en)
Other versions
CN1257550C (zh
Inventor
野间崇
篠木裕之
高井信行
北川胜彦
德重利洋智
太田垣贵康
安藤达也
沖川满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1453865A publication Critical patent/CN1453865A/zh
Application granted granted Critical
Publication of CN1257550C publication Critical patent/CN1257550C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种半导体装置及其制造方法，在半导体芯片(2)的表面上形成绝缘膜(6a)，在其绝缘膜(6a)上形成第1布线(5a)。在半导体芯片(2)的表面上粘接玻璃基板(3)，在半导体芯片(3)的侧面以及背面覆盖绝缘膜(16a)。然后，设置与第1布线(5a)的侧面连接、并在半导体芯片(2)的背面上延伸的第2布线(9a)。并且，在第2布线(9a)上形成凸点焊盘等导电端子(8)。从而，可以降低具有球状导电端子的BGA(ball Grid Array)型的半导体装置的成本并提高其可靠性。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有球状导电端子的BGA(ball Grid Array)型的半导体装置。
背景技术
近年来，作为三维安装技术，或者作为新的封装技术，CSP(Chip SizePackage)受到瞩目。CSP是指具有与半导体芯片的外形尺寸大致相同尺寸的外形尺寸的小型封装。
在现有技术中，作为CSP的一种，有BGA型半导体装置。该BGA型半导体装置是指将由焊锡等金属材料构成球状导电端子在封装的一主面上多个配置网格状，并与搭载在封装的另一面上的半导体芯片电连接所构成的装置。
然后，在将该BGA型半导体装置组装到电子机器中时，通过将各导电端子压接在印刷电路板上的布线图案上，将半导体芯片与搭载在印刷电路板上的外部电路电连接。
这样的BGA型半导体装置，与在侧部具有凸出的引脚的SOP(SmallOutline Package)和QFP(Quad Flat Package)等其它CSP型的半导体装置相比较，具有可以设置更多的导电端子，并且可以小型化的优点。该BGA型半导体装置，例如可以作为搭载在携带电话中的数码相机的图象传感器芯片使用。
图22表示现有技术的BGA型半导体装置的概略构成图。图22(A)表示该BGA型半导体装置的表面侧的立体图。另外，图22(B)表示该BGA型半导体装置的背面侧的立体图。
该BGA型半导体装置101，在第1以及第2玻璃基板102、103之间通过介入环氧树脂105a、105b后将半导体芯片104密封。在第2玻璃基板103底一主面上，即BGA型半导体装置101的背面上，将多个球状端子106配置成网格状。
该导电端子106，通过第1布线107与半导体芯片104连接。在多个第1布线107上，通过分别连接从半导体芯片104底内部引出底铝布线，将各球状端子106和半导体芯片104电连接。
对于该BGA型半导体装置101底截面结构，参照图21进一步详细说明。图21表示沿切割线分割成单个芯片后的BGA型半导体装置101的剖视图。
在配置在半导体芯片104的表面上的绝缘膜108上设置第1布线107。该半导体芯片104由树脂105与第1玻璃基板102粘接。另外，该半导体芯片104的背面通过树脂105与第2玻璃基板103粘接。
然后，第1布线107的一端与第2布线110连接。该第2布线110从第1布线107的一端开始在第2玻璃基板103的表面上延伸。然后，在第2玻璃基板103上延伸的第2布线上，形成球状导电端子106。
以下参照图17～图21依次说明半导体装置101的制造工艺。
如图17所示，准备具有多个半导体芯片104的半导体晶圆，在其表面上形成由SiO2那样的绝缘物形成的绝缘膜108。然后，在绝缘膜108上，横跨为将多个半导体芯片104切割成单个芯片的边界(切割线)S，形成第1布线107。该边界S是多个半导体芯片104的边界。
然后，在形成了第1布线107的半导体芯片104的表面上，采用透明的环氧树脂105粘接用于支承半导体芯片104的第1玻璃基板102。
然后，对半导体芯片104进行底部研磨处理，削薄芯片厚度，之后沿边界S对半导体芯片104的背面以及绝缘膜108进行蚀刻，使第1布线107露出。
然后，如图18所示，将蚀刻后的半导体芯片104、绝缘膜108的侧面以及第1布线107的露出部分用环氧树脂105覆盖，该树脂105作为粘接剂，在半导体芯片104的背面上粘接第2玻璃基板103。
然后，如图19所示，沿边界S对第2玻璃基板103侧开设V字形切槽。该切槽可以采用刀片等切削工具进行切削加工。这时，切削形成的V字形槽的深度，以到达第1基板102。这样，第1并行107被切成2段，其侧面露出。
然后，如图20所示，形成铝层覆盖第2玻璃基板103以及切削形成的切削面。这样，第1布线107的露出面与铝层连接。然后，对铝布线图案化，形成给定布线图案，形成第2布线110。
然后，如图21所示，在第2布线110上，形成焊锡掩膜等保护膜111。然后，通过保护膜111的开口部在第2布线110上形成由焊锡等金属构成的球状导电端子106。然后，沿边界S进行切割。这样，完成图22所示的现有技术的BGA型半导体装置101。
上述技术，例如在以下专利文献中有记载。
【专利文献】
专利公表2002-512436号公报
但是，在上述BGA型半导体装置及其制造工程中，具有以下缺点。
第一，现有技术的BGA型半导体装置101的制造工程，由于采用第1玻璃基板102以及第2玻璃基板103的2张基板，存在制造工艺复杂，并且制造成本高的问题。
第二，由于在半导体芯片104的背面上粘接第2玻璃基板103，为切断第1布线107，需要进行切槽(notching)的所谓特殊切削加工。为此，在第1布线107的端部上，实施切槽加工的切削截面会出现异常(例如，异物混入和产生污染等)。
第三，由于第1布线107的侧面和第2布线110之间的接触部分的长度只设置了2μm～3μm的程度，当从外部受到应力等时，有可能造成第1布线107的侧面和第2布线110之间断线。并且，第1布线107的侧面由于是切槽时形成的切削面，第1布线107的侧面比较粗糙，与第2布线110之间的粘接性能差。
发明内容
本发明正是针对以上缺点的发明，其目的在于提供一种低成本的BGA型半导体装置101。另外，提供一种通过使第1布线107和第2布线110之间的连接良好，实现可靠性高的BGA型半导体装置101。
本发明的半导体装置在半导体芯片的表面上形成绝缘膜，在该绝缘膜上形成第1布线。在半导体芯片的表面上粘接支承基板，用第2绝缘膜覆盖半导体芯片的侧面以及背面。然后，设置与第1布线连接的、在半导体芯片的背面上延伸的第2布线。进一步，在第2布线上形成凸点焊盘等导电端子。
另外，本发明的半导体装置的制造方法，准备好具有多个半导体芯片的半导体晶圆，在半导体晶圆的表面上介入第1绝缘膜后形成第1布线。然后，在半导体晶圆的表面上粘接支承基板。然后，沿多个半导体芯片的边界对半导体晶圆的背面进行蚀刻、使上述第1布线的一部分露出的工艺。然后，用第2绝缘膜覆盖半导体芯片的侧面以及背面。然后，对第1布线进行蚀刻，将第1布线分断成2段。然后，形成与第1布线连接的、介入第2绝缘膜后在半导体芯片的背面上延伸的第2布线。然后，在第2布线上形成导电端子。然后，沿多个半导体芯片的边界进行切割。
附图说明
图1表示有关本发明的第1以及第2实施方案的半导体装置的剖视图。
图2表示有关本发明的第3实施方案的半导体装置的剖视图。
图3表示有关本发明的第4实施方案的半导体装置的剖视图。
图4表示有关本发明的第1实施方案的半导体装置的制造方法的剖视图。
图5表示有关本发明第1实施方案的半导体装置的制造方法的剖视图。
图6表示有关本发明第1实施方案的半导体装置的制造方法的剖视图。
图7表示有关本发明第1实施方案的半导体装置的制造方法的剖视图。
图8表示有关本发明第1实施方案的半导体装置的制造方法的剖视图。
图9表示有关本发明第2实施方案的半导体装置的制造方法的剖视图。
图10表示有关本发明第2实施方案的半导体装置的制造方法的剖视图。
图11表示有关本发明第3实施方案的半导体装置的制造方法的剖视图。
图12表示有关本发明第3实施方案的半导体装置的制造方法的剖视图。
图13表示有关本发明第3实施方案的半导体装置的制造方法的剖视图。
图14表示有关本发明第3以及第4实施方案的半导体装置的制造方法的剖视图。
图15表示有关本发明第3实施方案的半导体装置的制造方法的剖视图。
图16表示有关本发明第3实施方案的半导体装置的制造方法的剖视图。
图17表示现有技术的半导体装置的制造方法的剖视图。
图18表示现有技术的半导体装置的制造方法的剖视图。
图19表示现有技术的半导体装置的制造方法的剖视图。
图20表示现有技术的半导体装置的制造方法的剖视图。
图21表示现有技术的半导体装置的制造方法的剖视图。
图22表示现有技术的半导体装置的立体图。
具体实施方式
以下参照附图说明本发明的实施方案。
图1(A)表示有关本发明第1实施方案的BGA型半导体装置1a的剖视图。
图1(A)表示将在一张半导体晶圆上形成的BGA型的多个半导体芯片2沿边界S切开后的状态。切开后的单个BGA型半导体装置1a所有均相同。以下，说明单个BGA型半导体装置1a的构成。
在半导体芯片2的表面上形成绝缘膜6a，在该绝缘膜6a上形成第1布线5a。然后，在该半导体芯片2的表面上采用作为粘接剂的树脂4粘接玻璃基板3。绝缘膜6a，例如由氧化硅膜(SiO2)、氮化硅膜(SiN)、有机绝缘膜(环氧树脂等)等形成。
半导体芯片2，通过半导体制造工艺在半导体晶圆上形成多个，例如是CCD图象传感器芯片等集成电路芯片。玻璃基板3是厚度为400μm程度的具有透明性的玻璃材料的基板。树脂4，例如是热硬化性树脂的环氧树脂，主要作为将半导体芯片2和玻璃基板3粘接的粘接剂，涂敷在半导体芯片2的表面侧的整个面上，并具有绝缘性。
第1布线5a是由铝或者铝合金构成的金属焊盘，与半导体芯片2内的电路元件电连接。该第1布线5a由于延伸到多个半导体芯片2之间的边界S，也称为延伸焊盘(Extension Pad)。
绝缘膜16a是覆盖半导体芯片2的侧面以及背面的绝缘膜，例如由氧化硅膜(SiO2)、氮化硅膜(SiN)、有机绝缘膜(环氧树脂等)等形成。
另外，在半导体芯片2的背面的绝缘膜16a上的给定位置上，形成多个缓冲部件7。该缓冲部件7配置成重叠在后述的导电端子8的下方，缓和在第2布线9a上形成导电端子8时的冲击。另外，缓冲部件7也起到将导电端子8的高度在某种程度上提高一些的作用。
第2布线9a在绝缘膜16a以及缓冲部件7的表面上形成。是由铝或者铝合金构成的金属布线，在第1布线5a的侧面上连接第2布线9a。
第1布线5a的侧面和第2布线9a之间的接触部分的长度在2μm～3μm左右。第1布线5a，在平面上观察，由于较宽形成，因此其接触部分的宽度也可以增宽。
并且，在第2布线9a上形成有保护膜10a，通过保护膜10a的开口部，在隔有未图示的由Ni、Cu构成的镀层的第2布线9a上形成有球状的导电端子8。
以下参照图1(B)说明第2实施方案。该实施方案和第1实施方案的不同点在于，第2布线和第1布线底接触部分的结构形状。即，在第1实施方案中，通过第1布线5a的侧面和第2布线9a之间接触使其电连接，而在本实施方案中，使第1布线5b的背面的一部分和第2布线9b之间接触，使其电连接。在此第2布线9b的表面和第1布线5b的背面的一部分之间的接触部分的长度在2μm～3μm左右。
此外，在本实施方案中的绝缘膜6b、16b、保护膜10b分别与第1实施方案中的绝缘膜6a、16a、保护膜10a相当。
依据第1以及第2实施方案，由于没有设置第2玻璃基板103，因此可以实现比现有例成本低、薄型的半导体装置。
然后，由于撤销了第2玻璃基板103，不是采用现有技术那样的刀片进行切削的工艺，而可以通过蚀刻处理将第1布线5a、5b分割。因此，与第2布线9a、9b接触的第1布线5a、5b的侧面成为圆滑并且干净的状态，即使接触部分的长度在2μm～3μm左右，也可以提高两者的电连接以及机械连接的可靠性。
以下参照图2说明本发明的第3实施方案。在该图中，和图1相同的构成要素，采用相同的符号，并省略其说明。
本实施方案和上述第2实施方案相比，第1布线5c和第2布线9c之间的接触部分扩大形成。例如，其接触部分的长度在4μm～6μm左右，但也可以进一步延长。即，为了扩大在第1布线5c的背面上的与第2布线9c之间的接触部分，第1布线5c具有突出部20c，从而使其一部分比绝缘膜16c更向半导体芯片2的外侧凸出。
然后，第2布线9c从半导体芯片2的侧面延伸到突出部20c，成L字形，扩大在突出部20c上的接触。在此，第1布线5c的背面和突出部20c之间的粘接部的长度，优选比第1布线5c的侧面的长度要大。为此，可以进一步提高第1布线5c和第2布线9c之间的电连接以及机械连接的可靠性。此外，在本实施方案中的绝缘膜6c、16c、保护膜10c分别与第1实施方案中的绝缘膜6a、16a、保护膜10a相当。
以下参照图3说明本发明的第4实施方案。在图3中，和图1相同的构成要素，采用相同的符号，并省略其说明。
在本实施方案中，通过设置第1布线5d的突出部20d，在将第1布线5d和第2布线9d之间的接触部分扩大形成的基础上，再形成第1布线5d的侧面和第2布线9d之间接触的部分(以下称为接触部S)，可以更进一步提高第1布线5d和第2布线9d之间的电连接以及机械连接的可靠性。
即，在本实施方案中，第1布线5d的背面一部分和第2布线9d之间的接触面的长度扩大到4μm～6μm左右形成，在此基础上，使第2布线9d还与第1布线5d的侧面接触。此外，也可以使第2布线9d与第1布线5d的整个侧面接触。在此，第1布线5d的背面与第2布线9d之间的接触部的长度，优选比第1布线5d的侧面的长度大。
此外，在第1以及第2实施方案中，第2布线9a、9b也可以与第1布线5a、5b的侧面的一部分或者全部接触。
以下，参照图4～图8说明有关本发明第1实施方案的半导体装置的制造方法。
首先，如图4所示，准备具有多个半导体芯片2的半导体晶圆。该半导体芯片2例如是CCD图象传感器芯片等。然后，通过半导体芯片2的表面上的绝缘膜6a，横跨多个半导体芯片2的边界(切割线)S，形成第1布线5a。
然后，如图5所示，在形成了第1布线5a的半导体芯片2上的绝缘膜6a表面，采用透明的环氧树脂4粘接玻璃基板3。玻璃基板3作为半导体芯片2的支承基板作用。然后，对半导体芯片2的背面进行底部研磨处理，削薄芯片厚度，同时从半导体芯片2的背面侧沿边界S，对半导体芯片2以及绝缘膜6a进行蚀刻，使第1布线5a的背面的一部分，优选其中央部分露出。此外，底部研磨处理在本实施方案中并不是一定需要的处理。
在这样的本工艺中，由于不象现有技术那样，在半导体芯片2的背面侧具有玻璃基板，可以降低成本。另外，可以削减制造工序数，进一步可以使半导体装置自身薄型化。
然后，如图6所示，形成绝缘膜16a覆盖蚀刻后的半导体芯片2的侧面以及第1布线5a的露出部分。该绝缘膜16a，例如是采用CVD(Chemical Vapor Deposition：化学气相沉积法)形成的氧化硅膜(SiO2)、氮化硅膜(SiN)或者有机绝缘膜(环氧树脂等)等，其膜厚在2μm左右。
然后，如图7(A)所示，在绝缘膜16a的表面上涂敷抗蚀剂11，进行嚗光、显影处理，以抗蚀剂11作为掩模对绝缘膜16a进行异方性蚀刻。在绝缘膜16a上设置以边界S为中心的宽度为d1的开口部12，使第1布线5a的中央部分露出。
然后，如图7(B)所示，以抗蚀剂11以及绝缘膜16a作为掩模，再次进行异方性蚀刻，将第1布线5a完全蚀刻掉，将第1布线5a分成2段。这样，分段后的第1布线5a露出侧面。
在此，在对绝缘膜16a以及第1布线5a进行蚀刻时，虽然进行2次蚀刻，但并不限定于此，也可以对绝缘膜16a以及第1布线5a采用相同的蚀刻气体连续进行蚀刻。
然后，除去抗蚀剂11后，在半导体芯片2的背面侧的绝缘膜16a上的所希望位置上，形成多个缓冲部件7，为说明方便，在图中对于1个半导体芯片2只画出了1个缓冲部件7。该缓冲部件7配置在形成导电端子8的位置上。
然后，如图8(A)所示，用溅射法等形成铝或者铝合金构成的金属层覆盖半导体芯片2的整个背面侧。
然后，如图8(B)所示，在金属层上形成抗蚀剂(图中未画出)，对其进行嚗光、显影处理。然后，以该抗蚀剂作为掩模，对金属层进行蚀刻，使树脂4露出，形成比开口部12(宽度d1)窄的开口部13(宽度d2)(d1＞d2)。这样，在第1布线5a上使第2布线9a接触，将两者电连接以及机械连接。在此，第2布线9a的膜厚形成为2μm～3μm左右。第1布线5a与第2布线9a的接触部分的长度，如上所述，在2μm～3μm左右。
然后，如图1(A)所示，在第2布线9a上实施Ni、Cu镀后形成焊锡掩膜等保护膜10a，在保护膜10a上形成开口部，通过该开口部，利用丝网印刷等涂敷焊锡，在第2布线9a上形成导电端子8。然后，沿边界S进行切割。这样，完成图1(A)所示的有关本发明第1实施方案的BGA型半导体装置1a。
以下，参照图9以及图10说明有关本发明第2实施方案的半导体装置的制造方法。此外，对应于图4、图5、图6的工艺，由于本实施方案的制造方法与之相同，在此只说明其后的工艺。
如图9(A)所示，在半导体芯片2的背面上涂敷抗蚀剂19，进行嚗光、显影处理，形成具有开口宽度d3的开口部20。
然后，如图9(B)所示，以抗蚀剂19作为掩模，对第1布线5b进行蚀刻，将第1布线5b分成2段，同时形成开口宽度d3的开口部14。然后除去抗蚀剂19。在此，图9(B)中的开口宽度d3比图7(A)的开口宽度d1小。
然后，如图10所示，在绝缘膜16b上的给定位置上形成缓冲部件7之后，在绝缘膜16b的表面、第1布线5b的背面一部分以及侧面、树脂4的露出面以及缓冲部件7上形成第2布线9b。
然后，形成抗蚀剂(图中未画出)，对其进行嚗光、显影处理，进行蚀刻，形成和开口部14相同宽度d3的开口部。这样，如图1(B)所示，使第1布线5b的背面一部分与第2布线9b的接触部分的长度在2μm～3μm左右进行接触，将两者电连接。在此，第2布线9b的膜厚形成为2μm～3μm左右。
然后，在第2布线9b上实施Ni、Cu镀后形成保护膜10b，在该保护膜10b的所希望位置上形成开口部，利用丝网印刷等将焊锡涂敷在开口部上，在第2布线9b上形成导电端子8。然后，沿多个半导体芯片2的边界S进行切割。这样，完成图1(B)所示的有关本发明第1实施方案的BGA型半导体装置1b。
在上述第1、第2实施方案的各制造方法中，由于不是象现有技术那样采用刀片进行切削，第1布线5a、5b的端部表面不会粗糙，可以保持干净的状态。因此，可以提高第1布线5a、5b和第2布线9a、9b之间的连接可靠性。
另外，在第1、第2实施方案的制造方法中，采用先在宽范围溅射形成第2布线9a、9b，然后对其进行蚀刻，并分段成2段的方法。这样，即使第1布线5a、5b和第2布线9a、9b接触的部分为2μm～3μm左右，和现有例处于同等程度，也可以提高两者的电连接以及机械连接的可靠性。
此外，在上述第1、第2实施方案的各制造方法中，虽然是在对第1布线5a、5b进行蚀刻分成2段后，与第2布线9a、9b接触，也可以将第1布线5a、5b和第2布线9a、9b连接后，同时对第1布线5a、5b和第2布线9a、9b进行蚀刻分断。
以下，参照图11～图16说明有关本发明的半导体装置的第3实施方案的制造方法。
准备具有多个半导体芯片2的半导体晶圆，通过该半导体芯片2的表面上的绝缘膜6c，夹持半导体芯片2的边界S，相隔一定宽度d11分离形成第1布线5c、5c。第1布线5c、5c，例如是半导体芯片2的最上层布线。
然后，如图12所示，在介入第1布线5c以及绝缘膜6c后，在半导体芯片2上涂敷透明的环氧树脂材料等的树脂4。然后，树脂4作为粘接剂使用，在半导体芯片2的表面粘接玻璃基板3。
然后，对半导体芯片2进行底部研磨处理，削薄芯片厚度，同时从半导体芯片2的背面侧沿边界S，对半导体芯片2以及绝缘膜6c进行蚀刻，使第1布线5c、5c的一部分以及树脂4的一部分露出。此外，底部研磨处理在本实施方案中并不是一定需要的处理。
然后，如图13所示，在半导体芯片2的背面、半导体芯片2的蚀刻后的侧面、绝缘膜6c的侧面、第1布线5c、5c、以及露出的树脂4上采用CVD法形成绝缘膜16c。
然后，如图14(A)所示，在绝缘膜16c的表面上涂敷抗蚀剂12，进行嚗光、显影处理，以抗蚀剂12作为掩模对绝缘膜16c进行异方性蚀刻。在绝缘膜16c上设置开口部15。在此，开口部15内的第1布线5c、5c的露出面称为突出部20c。开口部15的宽度为d12，宽度d12比第1布线5c、5c之间的间隔d11要宽。另外，边界S位于开口部15的大致中央。
在此，图14(B)表示在对图14(A)的绝缘膜16c进行蚀刻时，在分离的第1布线5c、5c之间存在的树脂4的一部分被蚀刻时的图，对于该图14(B)将在后面说明。
然后，除去抗蚀剂12后，如图15所示，在绝缘膜16c上形成缓冲部件7。然后，在绝缘膜16c的表面、缓冲部件7的表面、第1布线5c、5c的露出面、树脂4的露出面上，采用溅射法等形成铝或者铝合金构成的金属层。然后，在金属层上涂敷抗蚀剂18，进行嚗光、显影处理。
然后，如图16所示，以抗蚀剂18作为掩模，对金属膜进行蚀刻，设置开口部17。在此，开口部17的宽度为d13，宽度d13比图14(A)(B)的宽度d12小，和宽度13、间隔d11相同。即，使突出部20c的端部侧面与第2布线9c的端部侧面一致。
然后，经过和有关第1实施方案的半导体装置的制造方法相同的工艺，完成图2所示的本实施方案的半导体装置1c。
在本实施方案中，形成具有比第1布线5c、5c的间隔宽度d11宽的宽度d12的开口部15，使这样形成的第1布线5c、5c的突出部20c的背面露出。然后，突出部20c的背面和第2布线9c之间具有宽的接触面，例如具有4μm～6μm左右的长度。此外，上述接触面如果在6μm以上，可以进一步增加连接强度。
以下，参照图14(B)说明有关本发明的半导体装置的第4实施方案的制造方法。
本实施方案，对上述第3实施方案中图14(A)的蚀刻方法作进一步探讨。
图14(B)表示以抗蚀剂12作为掩模，对绝缘膜16d进行蚀刻的状态的剖视图。在该蚀刻中，如果进行过蚀刻，则将处在分离的第1布线5d、5d之间的树脂4的一部分也被蚀刻。该蚀刻采用湿蚀刻或者干蚀刻，使用不对第1布线5d、5d蚀刻的腐蚀剂。
其结果，使第1布线5d、5d的侧面一部分或者全部露出。然后，除去抗蚀剂12，实施和第3实施方案相同的工艺，完成图3所示的具有使第2布线9d与第1布线5d、5d的背面以及侧面接触的结构的半导体装置1d。
此外，在上述第1、第2、第3、第4实施方案中，也可以采用塑料构成板材替代玻璃基板3。但是，如果半导体芯片2是CCD图象传感器芯片时，需要可以透光的板材。另外，第1布线5a、5b、5c、5d及第2布线9a、9b、9c、9d也并不局限于铝或铝合金也可以由铜(Cu)构成。
另外，可以使用薄膜材料、硅基板、再生硅基板、氧化膜、透明树脂材料来替代作为支承基板的玻璃基板3。具体说明如下。
薄膜材料是有机类薄膜材料，经树脂粘接在第1布线5a、5b、5c、5d上。薄膜材料具有成本比玻璃基板3低且不存在像玻璃基板3那样在切割过程中的玻璃缺口的优点。再生硅基板，由于是作为支承基板使用所以不是纯粹的硅基板也行。再生硅基板具有成本低的优点。硅基板或再生硅基板经树脂粘接在第1布线5a、5b、5c、5d上。另外，氧化膜可以通过低温CVD法或离子CVD法不经树脂形成在第1布线5a、5b、5c、5d上。并且，在第1布线5a、5b、5c、5d上，作为透明树脂，用筛网印刷法形成100μm以上厚度的例如透明环氧树脂材料或透明聚酰亚胺材料等绝缘膜。薄膜材料、硅基板、再生硅基板、氧化膜、及透明树脂材料的各膜厚均被形成为足以满足支承基板作用的所需膜厚。此外，在第1布线5a、5b、5c、5d上，事先形成有作为保护膜的氧化膜或氮化膜。
依据本发明，支承半导体芯片的支承基板由于只采用1张，可以低成本获得制造工艺少的BGA型半导体装置。
另外，在半导体芯片和在支承基板上形成的导电端子之间可以获得良好的电连接。

Claims (17)

1.一种半导体装置，其特征是包括
在半导体芯片的表面上形成的绝缘膜、
在所述绝缘膜上形成的第1布线、
粘接在所述半导体芯片的表面上的支承基板、
覆盖所述半导体芯片的侧面以及背面的第2绝缘膜、
与所述第1布线连接并介入所述第2绝缘膜后在所述半导体芯片的背面上延伸的第2布线、以及
在所述第2布线上形成的导电端子。
2.根据权利要求1所述的半导体装置，其特征是所述第2布线连接在所述第1布线的侧面上。
3.根据权利要求1所述的半导体装置，其特征是所述第2布线连接在所述第1布线的背面上。
4.根据权利要求3所述的半导体装置，其特征是所述第1布线的背面与所述第2布线之间的连接部的长度比所述第1布线的侧面的长度大。
5.根据权利要求1所述的半导体装置，其特征是所述第2布线连接在所述第1布线的侧面以及背面。
6.根据权利要求5所述的半导体装置，其特征是所述第1布线的背面与所述第2布线之间的连接部的长度比所述第1布线的侧面的长度大。
7.根据权利要求1所述的半导体装置，其特征是在所述第2布线与所述第2绝缘膜之间设置缓冲部件。
8.根据权利要求1所述的半导体装置，其特征是所述支承基板是薄膜材料、硅基板、再生硅基板、氧化膜、透明树脂材料中的任一种。
9.一种半导体装置的制造方法，准备好具有多个半导体芯片的半导体晶圆，其特征是包括
在所述半导体晶圆的表面上介入第1绝缘膜后形成第1布线的工艺、
在所述半导体晶圆的表面上粘接支承基板的工艺、
沿所述多个半导体芯片的边界对所述半导体晶圆的背面进行蚀刻、使所述第1布线的一部分露出的工艺、
用第2绝缘膜覆盖所述半导体芯片的侧面以及背面的工艺、
对所述第1布线进行蚀刻将第1布线分断成2段的工艺、
形成与所述第1布线连接并介入所述第2绝缘膜后在所述半导体芯片的背面上延伸的第2布线的工艺、
在所述第2布线上形成导电端子的工艺、以及
沿所述多个半导体芯片的边界进行切割的工艺。
10.根据权利要求9所述的半导体装置的制造方法，其特征是所述第2布线连接在所述第1布线的侧面上。
11.根据权利要求9所述的半导体装置的制造方法，其特征是所述第2布线连接在所述第1布线的背面上。
12.根据权利要求9所述的半导体装置的制造方法，其特征是所述第2布线连接在所述第1布线的背面以及侧面上。
13.根据权利要求9所述的半导体装置，其特征是所述支承基板是薄膜材料、硅基板、再生硅基板、氧化膜、透明树脂材料中的任一种。
14.一种半导体装置的制造方法，准备好具有多个半导体芯片的半导体晶圆，其特征是包括
在所述半导体晶圆的表面上介入第1绝缘膜后形成一对第1布线的工艺、
在所述半导体晶圆的表面上粘接支承基板的工艺、
沿所述多个半导体芯片的边界对所述半导体晶圆的背面进行蚀刻、使所述一对第1布线的一部分露出的工艺、
用第2绝缘膜覆盖所述半导体芯片的侧面以及背面的工艺、
形成与所述第1布线连接并介入所述第2绝缘膜后在所述半导体芯片的背面上延伸的第2布线的工艺、
在所述第2布线上形成导电端子的工艺、以及
沿所述多个半导体芯片的边界进行切割的工艺。
15.根据权利要求14所述的半导体装置的制造方法，其特征是所述第2布线连接在所述第1布线的背面上。
16.根据权利要求14所述的半导体装置的制造方法，其特征是所述第2布线连接在所述第1布线的背面以及侧面上。
17.根据权利要求14所述的半导体装置，其特征是所述支承基板是薄膜材料、硅基板、再生硅基板、氧化膜、透明树脂材料中的任一种。
CNB031229913A 2002-04-23 2003-04-23 半导体装置及其制造方法 Expired - Lifetime CN1257550C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002120369 2002-04-23
JP2002120369 2002-04-23
JP2002185749 2002-06-26
JP2002185749 2002-06-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100747015A Division CN100470781C (zh) 2002-04-23 2003-04-23 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1453865A true CN1453865A (zh) 2003-11-05
CN1257550C CN1257550C (zh) 2006-05-24

Family

ID=29272318

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031229913A Expired - Lifetime CN1257550C (zh) 2002-04-23 2003-04-23 半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US7312521B2 (zh)
KR (1) KR100543481B1 (zh)
CN (1) CN1257550C (zh)
TW (1) TWI232560B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382304C (zh) * 2004-02-17 2008-04-16 三洋电机株式会社 半导体装置及其制造方法
CN100385621C (zh) * 2004-02-17 2008-04-30 三洋电机株式会社 半导体装置及其制造方法
US7413931B2 (en) 2004-09-24 2008-08-19 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
CN100423249C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
CN100423250C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
US7649251B2 (en) 2006-02-17 2010-01-19 Tdk Corporation Thin-film device
CN101295686B (zh) * 2007-04-25 2010-06-23 三洋电机株式会社 半导体装置及其制造方法
US7820548B2 (en) 2004-09-29 2010-10-26 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US8101496B2 (en) 2003-06-09 2012-01-24 Semiconductor Components Industries, Llc Method of manufacturing ball grid array type semiconductor device
CN102779800A (zh) * 2011-05-09 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US20060091534A1 (en) * 2002-12-13 2006-05-04 Matsushita Electric Industrial Co., Ltd. Chip part manufacturing method and chip parts
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP2004363478A (ja) * 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7098518B1 (en) * 2003-08-27 2006-08-29 National Semiconductor Corporation Die-level opto-electronic device and method of making same
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7502606B2 (en) * 2005-04-11 2009-03-10 Microsoft Corporation Computer-readable medium, method, and device for associating information with a contact
WO2006120309A2 (fr) * 2005-05-11 2006-11-16 Stmicroelectronics Sa Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
WO2007066409A1 (ja) 2005-12-09 2007-06-14 Spansion Llc 半導体装置およびその製造方法
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
WO2008018524A1 (en) 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Semiconductor device and its manufacturing method
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US20090001597A1 (en) * 2007-06-27 2009-01-01 Texas Instruments Incorporated Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR100832923B1 (ko) * 2007-07-05 2008-06-02 재단법인서울대학교산학협력재단 공명 터널링 다이오드를 이용한 리터럴 게이트
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
KR101458538B1 (ko) 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
TWI395346B (zh) * 2008-05-23 2013-05-01 Xintec Inc 發光元件的封裝結構
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP2406821A2 (en) * 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US20100258952A1 (en) * 2009-04-08 2010-10-14 Interconnect Portfolio Llc Interconnection of IC Chips by Flex Circuit Superstructure
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
TWI619218B (zh) * 2010-05-11 2018-03-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8796137B2 (en) 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
JP2012028359A (ja) * 2010-07-20 2012-02-09 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
CN102306632B (zh) * 2011-09-07 2012-10-31 中国航天科技集团公司第九研究院第七七一研究所 一种适用于光刻工艺的平坦化方法
US9117715B2 (en) * 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
US10581352B2 (en) * 2012-09-13 2020-03-03 Moog Inc. Method and apparatae for controlling and providing a voltage converter with a pulse-modulated switch
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
DE102013106965B4 (de) 2013-03-15 2021-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Die-Package und Verfahren zum Bilden desselben
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
TWI525673B (zh) * 2013-10-08 2016-03-11 精材科技股份有限公司 晶圓級晶片封裝體的製造方法
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
JP2017010962A (ja) * 2015-06-16 2017-01-12 株式会社東芝 デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
US10163954B2 (en) * 2016-04-11 2018-12-25 Omnivision Technologies, Inc. Trenched device wafer, stepped-sidewall device die, and associated method

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25587A (en) * 1859-09-27 Horse s harness
DE1933731C3 (de) * 1968-07-05 1982-03-25 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Herstellen einer integrierten Halbleiterschaltung
GB1285708A (en) 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US4179794A (en) 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS6314169A (ja) 1986-07-07 1988-01-21 Canon Inc 画像記録装置
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4978639A (en) 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH0482215A (ja) 1990-07-25 1992-03-16 Sumitomo Electric Ind Ltd ランプアニール装置
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH0541758A (ja) 1991-08-06 1993-02-19 Canon Inc 画像形成装置
US5927993A (en) 1992-02-03 1999-07-27 Motorola, Inc. Backside processing method
US5350662A (en) 1992-03-26 1994-09-27 Hughes Aircraft Company Maskless process for forming refractory metal layer in via holes of GaAs chips
US5476819A (en) * 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
TW270213B (zh) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JPH07319369A (ja) 1994-05-25 1995-12-08 Ricoh Co Ltd 給紙装置
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JPH0946566A (ja) 1995-08-01 1997-02-14 Olympus Optical Co Ltd 電子内視鏡用固体撮像装置
US5904546A (en) 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
KR100410812B1 (ko) 1996-06-25 2004-04-01 주식회사 하이닉스반도체 반도체장치의제조방법
US6027958A (en) 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
DE19636744C2 (de) 1996-09-10 1998-09-17 Siemens Ag Verfahren zum Übertragen von Daten in einem hybriden Telekommunikationssystem, insbesondere einem "ISDN - DECT-spezifischen RLL/WLL"-System
JP3662260B2 (ja) 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5691245A (en) 1996-10-28 1997-11-25 He Holdings, Inc. Methods of forming two-sided HDMI interconnect structures
EP2270846A3 (en) * 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US5811868A (en) * 1996-12-20 1998-09-22 International Business Machines Corp. Integrated high-performance decoupling capacitor
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH10242084A (ja) 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
JP3286553B2 (ja) 1997-03-17 2002-05-27 株式会社村上開明堂 防眩インナーミラー
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
FR2767223B1 (fr) 1997-08-06 1999-09-17 Commissariat Energie Atomique Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
FR2767233B1 (fr) 1997-08-11 2000-11-24 L App Electr Simplex Obturateur pour passage de cables electriques
US6432744B1 (en) 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
DE69737262T2 (de) 1997-11-26 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
JPH11240202A (ja) 1997-12-25 1999-09-07 Canon Inc 画像記録装置及び複写システム
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
WO1999036958A1 (en) 1998-01-20 1999-07-22 Citizen Watch Co., Ltd. Semiconductor device and method of production thereof and semiconductor mounting structure and method
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP3497722B2 (ja) 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JPH11275361A (ja) 1998-03-20 1999-10-08 Canon Inc 画像形成装置及び方法
US7205181B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
DE19846232A1 (de) 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung
US6066513A (en) 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6339251B2 (en) 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
JP2000173952A (ja) 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
US6310328B1 (en) 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
JP3687379B2 (ja) 1998-12-18 2005-08-24 株式会社日立製作所 半導体装置の製造方法
US6259039B1 (en) 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
KR100315030B1 (ko) 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
FR2788375B1 (fr) 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP2000286283A (ja) 1999-03-30 2000-10-13 Seiko Epson Corp 半導体装置の製造方法
US6573157B1 (en) 1999-03-31 2003-06-03 Seiko Epson Corporation Method of manufacturing semiconductor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2000294677A (ja) * 1999-04-05 2000-10-20 Fujitsu Ltd 高密度薄膜配線基板及びその製造方法
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6300224B1 (en) 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP3687435B2 (ja) 1999-08-27 2005-08-24 セイコーエプソン株式会社 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001077229A (ja) 1999-09-02 2001-03-23 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
KR100462980B1 (ko) 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP2001185519A (ja) 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
JP3858545B2 (ja) 1999-12-27 2006-12-13 セイコーエプソン株式会社 半導体モジュール及び電子機器
JP2001210667A (ja) 2000-01-28 2001-08-03 New Japan Radio Co Ltd 半導体装置の製造方法
US6534751B2 (en) 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
US6846711B2 (en) * 2000-03-02 2005-01-25 Tokyo Electron Limited Method of making a metal oxide capacitor, including a barrier film
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002026270A (ja) 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20020002587A1 (en) 2000-07-17 2002-01-03 Siemens Aktiengesellschaft Method and Arrangement for Determining Current Projection Data for a Projection of a Spatially Variable Area
JP2002057128A (ja) 2000-08-15 2002-02-22 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US6406934B1 (en) * 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
JP2002083785A (ja) 2000-09-07 2002-03-22 Nec Kansai Ltd 半導体素子の製造方法
JP2002093942A (ja) 2000-09-14 2002-03-29 Nec Corp 半導体装置およびその製造方法
JP4183375B2 (ja) 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
US6693358B2 (en) 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
JP2002163900A (ja) 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
US6506681B2 (en) 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6495446B1 (en) * 2001-01-29 2002-12-17 Taiwan Semiconductor Manufacturing Company Lossless microstrip line in CMOS process
JP2002231918A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6399463B1 (en) 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
JP4497737B2 (ja) 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP4698877B2 (ja) 2001-04-27 2011-06-08 オリンパス株式会社 撮像装置
US6753936B2 (en) 2001-05-17 2004-06-22 Dai Nippon Pringing Co., Ltd. Field sequential color liquid crystal display device
JP2003031647A (ja) 2001-07-19 2003-01-31 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6955989B2 (en) 2001-11-30 2005-10-18 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
JP2003332270A (ja) 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6805279B2 (en) 2002-06-27 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process using ions
DE10238444B4 (de) 2002-08-22 2011-05-12 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4081666B2 (ja) 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI227050B (en) 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004165312A (ja) 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
TWI239607B (en) 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
JP2004288816A (ja) 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
EP1478021B1 (en) 2003-05-15 2008-07-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004363478A (ja) 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4248355B2 (ja) 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
TWI226090B (en) 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP2005191550A (ja) 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
US7183137B2 (en) 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP4753170B2 (ja) 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP2006093367A (ja) 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US7449779B2 (en) 2005-03-22 2008-11-11 Tessera, Inc. Wire bonded wafer level cavity package
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101496B2 (en) 2003-06-09 2012-01-24 Semiconductor Components Industries, Llc Method of manufacturing ball grid array type semiconductor device
CN100382304C (zh) * 2004-02-17 2008-04-16 三洋电机株式会社 半导体装置及其制造方法
CN100385621C (zh) * 2004-02-17 2008-04-30 三洋电机株式会社 半导体装置及其制造方法
US7413931B2 (en) 2004-09-24 2008-08-19 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
CN100456428C (zh) * 2004-09-24 2009-01-28 三洋电机株式会社 半导体装置的制造方法
US7820548B2 (en) 2004-09-29 2010-10-26 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US7649251B2 (en) 2006-02-17 2010-01-19 Tdk Corporation Thin-film device
CN101026154B (zh) * 2006-02-17 2010-05-26 Tdk株式会社 薄膜器件
CN100423250C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN100423249C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
CN101295686B (zh) * 2007-04-25 2010-06-23 三洋电机株式会社 半导体装置及其制造方法
CN102779800A (zh) * 2011-05-09 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法
CN102779800B (zh) * 2011-05-09 2015-10-07 精材科技股份有限公司 晶片封装体及其形成方法

Also Published As

Publication number Publication date
TWI232560B (en) 2005-05-11
US7312521B2 (en) 2007-12-25
US7271466B2 (en) 2007-09-18
CN1257550C (zh) 2006-05-24
KR20030084707A (ko) 2003-11-01
TW200306650A (en) 2003-11-16
US20060033198A1 (en) 2006-02-16
US20040235270A1 (en) 2004-11-25
US20030230805A1 (en) 2003-12-18
US8105856B2 (en) 2012-01-31
KR100543481B1 (ko) 2006-01-20

Similar Documents

Publication Publication Date Title
CN1257550C (zh) 半导体装置及其制造方法
CN1279605C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1279604C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1574257A (zh) 半导体装置及其制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1523665A (zh) 半导体装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1283002C (zh) 连接端子及其制造方法以及半导体装置及其制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1945968A (zh) 表面声波器件及其制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1242471C (zh) 半导体装置及其制造方法
CN1519933A (zh) 半导体器件及其制作方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
CN1728341A (zh) 半导体装置的制造方法
CN101052266A (zh) 布线电路基板及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1678175A (zh) 电路部件模块及其制造方法
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN1194394C (zh) 半导体器件及其制作方法
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060524