CN1324676C - 到栅极的自对准接触 - Google Patents

到栅极的自对准接触 Download PDF

Info

Publication number
CN1324676C
CN1324676C CNB038005050A CN03800505A CN1324676C CN 1324676 C CN1324676 C CN 1324676C CN B038005050 A CNB038005050 A CN B038005050A CN 03800505 A CN03800505 A CN 03800505A CN 1324676 C CN1324676 C CN 1324676C
Authority
CN
China
Prior art keywords
dielectric layer
grid
etching
conformal
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038005050A
Other languages
English (en)
Other versions
CN1541411A (zh
Inventor
马克·博尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1541411A publication Critical patent/CN1541411A/zh
Application granted granted Critical
Publication of CN1324676C publication Critical patent/CN1324676C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明描述了涉及使用分开的掩模在有源区上形成多晶硅栅极接触孔以提供对电介质去除的足够控制，来产生至少深至栅极层但未深至结层的接触孔的方法、装置和系统。实施例包括通过定时接触刻蚀、通过两层电介质、通过加入电介质刻蚀停止层以及通过部分地将栅极层上的电介质或刻蚀停止层平面化来实现的自对准多晶硅接触。从而，即使失准，栅极接触孔的深度也足以到达有源区栅极，但不足以到达结区。结果，通过使用分开的掩模以及通过选择刻蚀到有源栅极的一段时间，可以在IC、半导体、MOS存储器单元、SRAM、闪存和其它各种存储器单元的制造期间形成栅极接触孔。

Description

到栅极的自对准接触
技术领域
本发明的实施例涉及电路器件和器件接触的制造。
背景技术
对衬底上的器件(例如晶体管、电阻器、电容器)，诸如半导体(例如硅)衬底上的电路器件的访问和操作，是由到器件的接触(contact)来提供的。例如在金属氧化物半导体(MOS)晶体管半导体器件的制造或形成期间，确保栅极接触不对有源区内的结区(junction region)(例如掺杂或源/漏区)电短路是重要的。结果，现有技术要求将栅极接触放置得与有源区隔开一段距离，以避免对邻近的源/漏极短路。例如，因为栅极如此窄小，以至于有源区中接触掩模的微小的失准(mis-alignment)都可能导致使栅极接触对源/漏极短路，所以将存储器单元(例如，静态随机访问存储器(SRAM)或闪存)的多晶硅栅极接触形成在场区(field region)上。
需要一种技术，用于在存储器单元有源区之上制作到多晶硅栅极层的接触，而无需限制对源-漏区的接近程度。
附图说明
图1是衬底的俯视图，示出了形成在有源区上的存储器单元的栅极接触；
图2是从图1的“a”透视的衬底的横截面正视图，示出了使用定时接触刻蚀的自对准栅极接触；
图3示出了在形成后续孔以将初始孔穿过保形刻蚀停止层延伸到栅极之后的图2的结构；
图4示出了形成栅极插塞和栅极接触之后的图3的结构；
图5是衬底的横截面正视图，示出了使用两层电介质的自对准栅极接触；
图6示出了在形成第二栅极接触孔以将栅极接触孔延伸到栅极之后的图5的结构；
图7是衬底的横截面正视图，示出了通过加入电介质刻蚀停止层而形成的自对准栅极接触；
图8示出了在形成了穿过第二刻蚀停止层到保形刻蚀停止层的后续栅极接触孔之后的图7的结构；
图9示出了在形成第三栅极接触孔以将栅极接触孔延伸到栅极之后的图8的结构；
图10是衬底的横截面正视图，示出了通过将栅极层上的电介质或刻蚀停止层部分平面化而形成的自对准栅极接触；
图11示出了在部分平面化的电介质层上形成了不同的第二电介质层，并形成了穿过所述不同的第二电介质层到所述部分平面化的电介质层的第一栅极接触孔之后的图10的结构；
图12示出了在形成第二栅极接触孔以将栅极接触孔延伸到栅极之后的图11的结构；
图13示出了形成了到导电硅化物层的栅极插塞和栅极接触之后的图3的结构。
具体实施方式
下文描述了半导体器件的集成电路(IC)栅极接触的制造和集成。例如，实施例指明了使用与用于结接触的掩模不同的掩模，在逻辑或存储器(例如，静态随机访问存储器(SRAM)或闪存)、单元有源区或区域中形成多晶硅栅极层接触孔，以形成至少深至栅极层，但未深至结层的孔。
在此处所指定的描述中，可互换地使用了术语“多晶”、“多晶硅”和“复晶硅”。另外，此处可互换地使用了术语“栅极”、“栅极区”、“栅极层”和“栅电极”。类似地，此处可互换地使用了术语“源极”、“漏极”、“源/漏极”、“结”和“掺杂区”。同样，此处可互换地使用了术语“源极接触”、“漏极接触”、“源/漏极接触”、“结接触”和“掺杂区接触”。最后，此处可互换地使用了术语“有源区”和“有源区域”。
实施例考虑了一种技术，该技术允许将到多晶硅栅极层的接触被放置在有源区域内，以使失准的接触不会对附近的结或源/漏区短路。例如，图1是衬底的俯视图，示出了形成在有源区上的存储器单元(例如SRAM、闪存或其它存储器单元)的栅极接触。如图1所示，存储器单元100包括周围场区102、结区(也叫做“源/漏区”或“掺杂区”)104、栅极区(106和110)和另一结区108。栅极区或“栅极”(例如诸如复晶硅的栅电极)被布置在106处的有源区上，延伸到110处的场区的一部分当中。有源区(也叫做“有源区域”或“有源区”)由结区104、栅极区的中心部分106和结区108所示出的中心部分组成。场区(也叫做“场区域”和“非有源区”)由周围场区102和栅极区110组成。一般而言，用各种其它层来覆盖或涂覆栅极区或栅极106和结区104、108。例如，可以用硅化物、刻蚀停止层和/或由包括二氧化硅(SiO2)、磷硅玻璃(PSG，掺杂了磷的SiO2)、氮化硅(Si3N4)和碳化硅(SiC)的材料制成的平面化了的层间电介质(ILD)来覆盖栅极区和结区。从而，可以通过制造一个这样的孔来形成有源区栅极接触孔130，即所述的孔穿过覆盖栅极或在栅极上的层，并向下延伸到栅极106，或者延伸到包覆栅极106的导电硅化物层(例如，如图13中的1307所示)。根据实施例，栅极导电硅化物层材料包括硅化钛(TiSi2)、硅化钴(CoSi2)和硅化镍(NiSi)。然后，可以用诸如金属的导电材料来填充孔130，以形成到栅极106的接触或连接(例如，图13中所示的导电层1307)。
此外，根据实施例，可以制作对栅极106的接触孔130，使得即便失准(例如，如图1所示，向结区108失准)，接触也不会对结区104或108短路。这些不对结区短路的失准接触孔和接触在此被称为“自对准”(self-aligning)接触。一种技术要求通过两个分开或不同的掩模操作形成自对准接触：用于源/漏极或结接触孔的一个操作，以及用于有源区中自对准栅极接触孔的第二操作。用来形成结接触孔的不同或分开的掩模操作可以在用来形成多晶硅栅极接触孔的掩模操作之前和/或之后进行。此外，可以使用各种提供自对准接触的技术和/或系统来形成自对准栅极接触孔。
例如，实施例认识到栅极覆于具有结区的衬底之上，从而栅极上的ILD比衬底或结区上的ILD薄。结果，可以预测，与刻蚀或去除ILD材料以形成结区孔所花的较长的一段时间相比，刻蚀或去除衬底或ILD以形成栅极孔将花较短的一段时间。因此，通过使用单独的刻蚀/掩模操作以到达有源区中的栅极，并通过将用于栅极接触的刻蚀时间段选择在所述的较短和较长的一段时间之间，就可以制作出这样的孔，即如果失准，则所述的孔的深度足以达到栅极，但不足以碰到结区或区域。换言之，可以直接在栅极上形成栅极接触，而不会对附近的源/漏极或结短路。从而，参照图1，不同或分开的掩模的使用提供了对衬底去除或刻蚀的足够的控制，以产生至少深至栅极层106但未深至结层104、108的接触孔130。
更具体而言，例如，可以在合适的IC、半导体、MOS器件的制造期间，用分开的掩模来形成定时刻蚀的有源区栅极接触孔。图2是从图1的“a”透视的衬底的横截面正视图，示出了使用定时接触刻蚀的自对准栅极接触。如图2所示，晶体管器件200包括半导体层203，根据本技术领域的实践，半导体层203可以包含不同的材料或层。例如，在此所形成的半导体层203可以包括其上具有阱区(well region)的硅衬底下层。在此所形成的半导体层203具有源/漏极或结区204、栅极206(例如多晶硅栅极)和另一源/漏区或结区208。
晶体管200还包括保形(conformal)刻蚀停止层224，如图所示，刻蚀停止层224形成在结区204和208以及栅极206上。还考虑了在栅极边缘具有和不具有电介质肩区(shoulder region)209和/或可以形成在栅电极206和结区204、208中一个或全部两个的一部分之中或之上的诸如硅化钛(TiSi2)之类的硅化物的实施例。刻蚀停止层224可以用来保护栅极206和结区204、208。形成或沉积于刻蚀停止层224上的是电介质层226(例如平面化了的层间电介质(ILD))。有几种材料适合用于电介质层226和/或刻蚀停止层224，如SiO2、PSG、Si3N4和SiC以及其它各种适合制作出自对准特征的材料。图2还示出了穿过电介质层226延伸到保形刻蚀停止层224的接触孔230(例如第一或初始接触孔)。通过例如光刻和刻蚀工艺来形成接触孔230，在所述工艺中，电介质层226上的掩模暴露出用于接触孔230的区域，并且通过用适合于化学去除(刻蚀)电介质层226的化学物质刻蚀电介质层226而形成接触孔230。在一个实施例中，电介质层226和刻蚀停止层224是这样选择的材料，使得它们可以被选择性地刻蚀(例如，可以选择刻蚀电介质层226而不刻蚀停止层224或比刻蚀停止层224的速度快得多的速度刻蚀化学物质)。
图3示出了在形成后续孔以将初始孔穿过保形刻蚀停止层延伸到栅极之后的图2的结构。在图3中，可以形成将初始孔230穿过保形刻蚀停止层224延伸到栅极206的后续孔或第二孔232。可以使用各种技术和/或系统来将初始孔230和后续孔232形成在晶体管器件有源区或区域(104、106和108)中。例如，可以通过使用对电介质层226比对保形刻蚀停止层224具有更高选择性的刻蚀化学物质(例如，可以选择刻蚀电介质层226而不刻蚀停止层224或以比刻蚀停止层224的速度快得多的速度刻蚀化学物质)刻蚀出到保形刻蚀停止层224的孔，来形成初始孔230。另外，可以通过以刻蚀穿过栅极区206上的保形刻蚀停止层224所需的时间和刻蚀穿过刻蚀停止层224而到达结区204、208所需的时间之间的一段时间进行刻蚀(例如定时刻蚀)，来形成到栅极206的后续孔232。
因此，例如，可以通过定时氧化物刻蚀来形成接触孔230，所述定时氧化物刻蚀会向下穿过平面化了的SiO2的ILD层226到达多晶硅栅极层上的Si3N4刻蚀停止层224，但不会向下远至源/漏区204、208。随后的Si3N4定时接触刻蚀会突破到栅极206，但不会穿过源/漏区204、208，所述定时接触刻蚀持续的时间长得足以向下到达多晶硅栅极区206的顶部，但不足以长得到达源/漏区204、208。
实施例还考虑了在结区204和208和/或栅极206上没有刻蚀停止层(例如没有224)的晶体管器件200。从而，可以通过以刻蚀穿过栅极区上的电介质层226到栅极206所需的时间和刻蚀穿过电介质层226到结区204、208所需的时间之间的一段时间进行刻蚀，来形成到栅极206的类似于图3中230和232的孔。
图4示出了形成栅极插塞(gate plug)和栅极接触之后的图3的结构。同样，图13示出了形成了到包覆栅极的导电硅化物层的栅极插塞和栅极接触之后的图3的结构。如图4所示，可以用导电材料，例如金属或其它合适的材料来填充所产生的栅极接触孔，并平面化以形成栅极插塞260。如上文对于图1的栅极接触孔130所说明的，可以形成深至栅极(例如，如图4中的206所示)或深至包覆栅极的导电硅化物层(例如，如图13中的1307所示)的栅极接触孔。栅极插塞260则随后可被覆盖以相同或不同的导体、金属或其它合适的材料，以充当栅极接触262。
另外，然后可以用导电材料(例如，与用于栅极接触260的材料相同或不同的材料)来填充单独形成的源/漏极接触孔，并平面化以形成源/漏极插塞270。与上文所描述的栅极接触孔130一样，可以形成深至源/漏极204/208或深至包覆源/漏极的导电硅化物层(例如，如图13中的1305所示)的源/漏极接触孔。根据实施例，源/漏极导电硅化物层材料包括TiSi2、CoSi2和NiSi。另外，与上文对于106所描述的栅极接触一样，可以形成接触或连接到源/漏极204/208，或者接触或连接到包覆源/漏极的导电硅化物层(例如，如图13中的1305所示)的源/漏极接触。从而，插塞270可以如图4所示形成到源/漏极204/208的接触，或者如图13中的1305所示形成到包覆源/漏极的导电硅化物层的接触。然后，可以用相同或不同的导体或金属来覆盖源/漏极插塞270，以形成源/漏极接触272。本发明还考虑了在栅极和/或源/漏极孔中同时或以任何顺序分开地沉积导电材料；以及同时或以任何顺序分开地形成栅极和/或源/漏极接触。
此外，所描述的技术考虑了各种金属化(metallization)技术，所述技术包括例如，沉积钨(W)并平面化以形成插塞，然后沉积铝(Al)以形成接触；和/或诸如更大刻蚀之类的嵌入(Damascene)处理，以在更小更深的初始接触孔周围形成更大更浅的孔，然后用铜(Cu)填充所述的两个孔并平面化，以形成栅极和/或源/漏极插塞和接触。
根据其它实施例，在IC、半导体、存储器单元和其它各种合适的器件的制造期间，可以使用分开的掩模来形成两层电介质有源区栅极接触孔。图5是衬底的横截面正视图，示出了使用两层电介质的自对准栅极接触。如图5所示，在本例中，晶体管器件300由具有结区304和结区308的半导体层303组成。还存在有栅极306和厚度为大约0.05微米数量级的保形刻蚀停止层324。如图5所示，实施例考虑了形成在刻蚀停止层324上的两个电介质层336、338，它们由具有不同刻蚀速率的两类电介质(例如两种金属-多晶硅ILD)制成。第一电介质层336可以被形成为具有与刻蚀停止层324的一部分在同一平面上的表面。例如，起初可以在有源区(见图1的104、106和108)中的晶体管器件300上以及其它需要的区域中，将第一电介质层336沉积或形成为保形电介质层(例如，见图10的524和525)。在起初被沉积或形成之后，就可以将保形第一电介质层平面化(例如，通过机械或化学机械抛光)，以暴露出保形刻蚀停止层324。在将第一电介质层336平面化之后，在晶体管器件上形成不同的第二电介质层338。
如图5所示，形成穿过第二电介质层338到第一电介质层336的第一栅极接触孔340。可以使用各种技术和/或系统在有源区中形成初始孔340。例如，可以通过使用具有对第二电介质层338比对第一电介质层336和刻蚀停止层342有更高的选择性的刻蚀化学物质将所述的孔刻蚀到第一电介质层，来形成第一栅极接触孔340。
有几种材料适合用于第一电介质层336、不同的第二电介质层338和刻蚀停止层324，如SiO2、PSG、Si3N4和SiC以及其它各种可以提供用于制作出自对准特征的接触刻蚀选择性(例如，不同的刻蚀速率)的材料。例如，包含SiO2的第二电介质层338和包含Si3N4或SiC的第一电介质层336会提供高的刻蚀选择性，并使失准的多晶硅接触对附近的源/漏区短路的可能性最小。类似地，第二/顶部电介质层338可以包含磷硅玻璃(PSG，掺杂了磷的SiO2)，而第一/底部电介质层336包含未掺杂的SiO2
图6示出了在形成第二栅极接触孔以将栅极接触孔延伸到栅极之后的图5的结构。如图6所示，形成第一接触孔340之后，可以形成第二栅极接触孔342，以将栅极接触孔延伸到栅极306。可以使用各种技术和/或系统在有源区中形成后续的栅极接触孔342。例如，可以通过刻蚀出穿过保形刻蚀停止层324到栅极306的孔来形成栅极接触孔342。
从而，可以通过以刻蚀穿过栅极区上的保形刻蚀停止层324(例如，并达到栅极306)所需的时间和刻蚀穿过第一电介质层336和/或刻蚀停止层324并达到结区304、308所需的时间之间的一段时间进行刻蚀(定时刻蚀)，来形成第二栅极接触孔342。如上文所描述并在图4中所示的，然后可以使用所产生的栅极接触孔(例如340和342)，与形成源/漏极插塞和/或接触相比，同时或以任何顺序分开地形成栅极插塞和/或接触。
此外，根据其它实施例，在IC、半导体、存储器单元和其它各种合适的器件的制造期间，可以使用单独的掩模来形成电介质刻蚀停止层有源区栅极接触孔。图7是衬底的横截面正视图，示出了通过加入电介质刻蚀停止层而形成的自对准栅极接触。如图7所示，晶体管器件400由具有结区404和结区408的半导体层403组成。还存在有栅极406和保形刻蚀停止层424。诸如金属-多晶硅层间电介质(ILD)的第一电介质层436形成在刻蚀停止层424上。同样，如图7所示，实施例考虑了形成在电介质层436上，并且形成在栅极层406上方或之上的刻蚀停止层424的一部分上的第二刻蚀停止层450。第二刻蚀停止层450可以是薄层(例如0.05微米厚)、平面层和/或可在相对于保形刻蚀停止层424过刻蚀了第一电介质层436之后形成。在刻蚀停止层450上，实施例考虑了诸如金属-多晶硅层间电介质(ILD)的第二电介质层438，第二电介质层438可以是与第一电介质层436相同或不同的材料。
为形成第一电介质层436，起初在器件的有源区域上的刻蚀停止层424上，将电介质沉积为保形电介质层(例如，见图10的524和525)。在起初被沉积或形成之后，就随后将保形第一电介质层436平面化或过刻蚀，以暴露出保形刻蚀停止层424。在将第一电介质层436平面化或过刻蚀之后，将第二刻蚀停止层450形成在平面化了的第一电介质层436上并与其相接触，并与栅极406上的保形刻蚀停止层424的若干部分相接触。然后可以将第二刻蚀停止层450平面化。实施例考虑了形成在器件的有源区域上的第二刻蚀停止层450上的第二电介质层438。虽然第二电介质层438可以是与第一电介质层436相同或不同的材料，但是它是与第二刻蚀停止层450不同的材料。另外，第二刻蚀停止层450可以是与保形刻蚀停止层424相同或不同的材料。
有几种材料适合用于第一刻蚀停止层424、第一电介质层436、第二刻蚀停止层450和/或第二电介质层438，诸如SiO2、PSG、Si3N4和SiC以及其它各种可以提供接触刻蚀选择性以制作出自对准特征的电介质。例如，第一(底部)电介质层436和第二(顶部)电介质层438可以都包含诸如SiC和SiO2的金属-多晶硅ILD，而保形电介质刻蚀停止层424和第二(平面)电介质刻蚀停止层450(沉积在ILD层之间)都包含Si3N4。还可以在由SiO2制成的底部436和顶部438 ILD层之间沉积诸如Si3N4或SiC之类的薄刻蚀停止层450，以使失准的栅极接触向下刻蚀至源/漏区并造成短路的可能性最小。
根据实施例，可以使用各种技术和/或系统在有源区中形成到栅极406的初始和后续孔。例如，如图7所示，可以形成穿过第二电介质层438到第二刻蚀停止层450的第一或初始栅极接触孔440。此处，可以通过使用例如具有对第二电介质层438比对第二刻蚀停止层450有更高的选择性的刻蚀化学物质将孔刻蚀到第二刻蚀停止层450，来形成第一栅极接触孔440。图8示出了在形成了穿过第二刻蚀停止层到保形刻蚀停止层的后续栅极接触孔之后的图7的结构。图8示出了可以被形成为穿过第二刻蚀停止层450到刻蚀停止层424的第二或后续栅极接触孔442。例如，可以使用具有对第二刻蚀停止层450比对刻蚀停止层424和第一电介质层436有更高选择性的刻蚀化学物质将孔刻蚀到刻蚀停止层424，来形成后续栅极接触孔442。图9示出了在形成第三栅极接触孔以将栅极接触孔延伸到栅极之后的图8的结构。如图9所示，可以形成第三栅极接触孔444，以将栅极接触孔延伸到栅极406。例如，可以通过以刻蚀穿过栅极区上的保形刻蚀停止层424所需的时间和刻蚀穿过第一电介质层436和/或保形刻蚀停止层424并达到结区404、408所需的时间之间的一段时间进行刻蚀，来形成第三栅极接触孔444。
此外，实施例考虑了在同一刻蚀期间形成第二接触孔442和第三接触孔444以将栅极接触孔延伸到栅极406。例如，可以使用具有对第二刻蚀停止层450和刻蚀停止层424比对第一电介质层有更高的选择性(例如，第二刻蚀停止层450和刻蚀停止层424都是同一材料，如Si3N4)的刻蚀化学物质来完成刻蚀，以形成穿过第二刻蚀停止层450和刻蚀停止层424到栅极406的孔。在此例子中，可以通过以刻蚀穿过栅极区上的刻蚀停止层450并穿过刻蚀停止层424所需的时间和刻蚀穿过第二刻蚀停止层450并穿过第一电介质层436和/或刻蚀停止层424并达到结区404、408所需的时间之间的一段时间进行刻蚀，来形成第二栅极接触孔442和第三栅极接触孔444。如上文所描述和例如图4所示的，然后可以使用所产生的栅极接触孔(例如440、442和444)，与形成源/漏极插塞和/或接触相比，同时或以任何顺序分开地形成栅极插塞和/或接触。
此外，根据另外的实施例，在IC、半导体、存储器单元和其它各种合适的有源器件的制造期间，可以使用单独的掩模来形成部分平面化的电介质有源区栅极接触孔。图10是衬底的横截面正视图，示出了通过将栅极层上的电介质或刻蚀停止层部分地平面化而形成的自对准栅极接触。如图10所示，晶体管器件500由具有结区504和结区508的半导体层503组成。还存在有栅极506。在栅极和结区上，实施例包括厚的(例如大约0.1微米的数量级)保形第一电介质(例如，ILD电介质或刻蚀停止层)524，第一电介质524在栅极506上的一部分525已被部分地平面化，或者被刻蚀掉了。使用各种技术和/或系统在有源区中形成部分平面化的电介质层524。例如，起初可以在有源区(104、106和108)以及晶体管500的其它区域中，将电介质层524沉积或形成为厚的保形电介质层(例如524和525)。厚的保形电介质层(例如524和525)包括在结区的一部分上的高度，即高度“Y”，其小于栅极的高度，即高度“Z”。在起初被形成之后，就可以将电介质层524部分地平面化或刻蚀(例如，去除部分525)，以制造保形刻蚀停止层。
图11示出了在部分平面化的电介质层上形成了不同的第二电介质层，并形成了穿过所述不同的第二电介质层到所述部分平面化的电介质层的第一栅极接触孔之后的图10的结构。如图11所示，实施例包括部分平面化的电介质层524，该电介质层524包括在栅极的一部分上的不同的第二高度，即高度“X”(例如大约0.03微米的数量级)，其小于在结区的一部分上的高度，即高度“Y”(例如大约0.1微米的数量级)。在将第一电介质层524部分地平面化之后，在晶体管器件上的单元有源区域上形成不同的第二电介质层526。另外，如图11所示，形成穿过第二电介质层526到第一电介质层524的第一栅极接触孔540。使用各种技术和/或系统在有源区域中形成初始孔540。例如，可以通过使用具有对不同的第二电介质层526比对第一电介质层524有更高的选择性的刻蚀化学物质将孔刻蚀到第一电介质层，来形成第一栅极接触孔540。
图12示出了在形成第二栅极接触孔以将栅极接触孔延伸到栅极之后的图11的结构。如图12所示，在形成第一接触孔540之后，形成第二栅极接触孔550以将栅极接触孔延伸到栅极506。可以使用各种技术和/或系统在有源区中形成后续孔550。例如，可以通过刻蚀以形成穿过部分平面化的电介质层524到栅极506的孔，来形成第二栅极接触孔550。此外，为了形成第二栅极接触孔550，可以以刻蚀穿过栅极上不同的第二高度，即高度“X”所需的时间和刻蚀穿过第一高度，即高度“Y”到结区所需的时间之间的一段时间进行刻蚀(定时刻蚀)。此外，通过使用被部分地去除了的电介质或刻蚀停止层524，使得高度“X”比高度“Y”小得多或明显要小(例如，相差10倍)，可以提高效率。
有几种材料适合用于第一电介质或刻蚀停止层524，和/或不同的第二电介质层526，如SiO2、PSG、Si3N4和SiC以及其它各种可以提供用于制作出自对准特征的接触刻蚀选择性的材料。例如，第二电介质层526包含SiO2，并且部分平面化的第一电介质层524包含Si3N4或SiC将会提供高的刻蚀选择性，并防止失准的多晶硅接触对附近的源/漏区短路。类似地，可以使用PSG的第二/顶部电介质层526和未掺杂的SiO2的部分平面化电介质层524。此外，实施例还考虑了在栅极和结区上具有诸如424通常的保形刻蚀停止层，同时还有形成在通常的刻蚀停止424上并由与通常的刻蚀停止424不同的电介质材料制成的保形部分平面化区524。如上文所描述和图4所示的，然后可以使用所产生的栅极接触孔(例如540和550)，与形成源/漏极插塞和/或接触相比，同时或以任何顺序分开地形成栅极插塞和/或接触。
根据上文所描述的技术和/或系统，可以在栅控(gated)的器件(例如晶体管)的有源区(例如单元区域)上形成栅极接触。在有源区内形成栅极接触的一个优点是可以实现到栅极层的接触而无需对有源区域的空间限制。从而，例如，可以在有源栅极区上绘制多晶硅接触，得到更小的半导体电路布局，如SRAM存储器单元。结果，在可以如此处所述设置接触孔的IC、半导体、MOS存储器单元、SRAM、闪存和其它各种存储器单元的制造期间，可以将单元绘制得更小和/或单元中的“金属1(metal1)”尺寸可以放宽。
这样，已经描述了在有源区上通过使用不同或分开的掩模以提供对衬底去除或刻蚀的足够控制而得到的多晶硅栅极接触孔，来产生至少深至栅极层但未深至结层的接触孔。
虽然已经描述了本发明的各种实施例，但是本领域技术人员将会认识到，本发明潜在的实施例并不限于所描述的这些实施例，而是可以在所附权利要求的精神和范围内，通过修改和替换来实施。从而，应将这些描述看成是示例性的而非限制性的。

Claims (18)

1.一种用于形成接触的方法，包括：
在有源区内形成具有处于栅极区中的栅极和结区的栅控器件；
在所述栅控器件的所述结区和所述栅极上形成保形刻蚀停止层；
在所述有源区内的所述栅极、所述栅极区和所述结区上方在所述保形刻蚀停止层上形成电介质层，所述电介质层在所述栅极上方具有第一厚度并且在所述结区上方具有不同的第二厚度；
通过形成穿过所述电介质层到所述保形刻蚀停止层的初始孔并形成穿过所述保形刻蚀停止层到所述栅极的后续孔，来形成接触孔，
其中，形成所述后续孔包括以刻蚀穿过所述栅极区上的所述保形刻蚀停止层所需的时间和刻蚀穿过所述保形刻蚀停止层并达到所述结区所需的时间之间的一段时间进行刻蚀；以及
在所述接触孔中形成到所述栅极的接触。
2.如权利要求1所述的方法，其中，在形成所述的到栅极的接触之前，所述方法还包括：
使用第一掩模来形成穿过所述电介质层到所述栅控器件的结区的接触孔；以及
使用不同的第二掩模来形成穿过所述电介质层到所述栅控器件的栅极的接触孔。
3.如权利要求1所述的方法，其中，所述的在栅控器件上形成电介质层还包括：
在所述有源区中的所述栅控器件上形成保形第一电介质层；
将所述第一保形电介质层平面化，以在所述栅极的一部分上暴露出所述保形刻蚀停止层；
在所述有源区中的所述栅控器件上形成不同的第二电介质层；并且
其中，所述的形成穿过电介质层并达到栅极的接触孔还包括：
使用具有对所述第二电介质层比对所述第一电介质层和刻蚀停止层有更高的选择性的刻蚀化学物质，刻蚀出到所述不同的第二电介质层的初始栅极接触孔；以及
刻蚀出穿过所述刻蚀停止层到所述栅极的后续栅极接触孔。
4.如权利要求3所述的方法，其中，所述的刻蚀出后续栅极接触孔包括以刻蚀穿过所述栅极区上的所述刻蚀停止层所需的时间和刻蚀穿过所述刻蚀停止层并达到所述结区所需的时间之间的一段时间进行刻蚀。
5.如权利要求1所述的方法，其中，所述的在栅控器件上形成电介质层还包括：
在所述有源区中的所述栅控器件上形成第一保形电介质层；
将所述第一保形电介质层平面化，以在所述栅极的一部分上暴露出所述保形刻蚀停止层；
在所述第一电介质层和所述保形刻蚀停止层上形成第二刻蚀停止层；
在所述第二刻蚀停止层上形成第二电介质层；并且
其中，所述的形成穿过电介质层并达到栅极的接触孔还包括：
刻蚀出到所述第二刻蚀停止层的初始栅极接触孔；以及
刻蚀出到所述栅极的后续栅极接触孔。
6.如权利要求5所述的方法，其中，所述的刻蚀出后续栅极接触孔包括以刻蚀穿过所述栅极区上的所述保形刻蚀停止层所需的时间和刻蚀穿过所述第二保形刻蚀停止层、穿过所述保形刻蚀停止层、以及穿过所述第一电介质层并达到所述结区所需的时间之间的一段时间进行刻蚀。
7.如权利要求5所述的方法，其中，所述的刻蚀出后续栅极接触孔包括：
使用具有对所述第二刻蚀停止层有良好选择性的刻蚀化学物质进行刻蚀，以形成穿过所述第二刻蚀停止层到所述保形刻蚀停止层的孔；以及
使用具有对所述保形刻蚀停止层比对所述第一电介质层有更高的选择性的刻蚀化学物质进行刻蚀，以形成穿过所述保形刻蚀停止层到所述栅极的孔。
8.如权利要求2所述的方法，其中，所述的在栅控器件上形成电介质层还包括：
在所述有源区中的所述栅控器件上形成第一保形电介质层，该电介质层在所述结区的一部分上所具有的第一高度小于所述栅极的高度；
将所述第一保形电介质向下刻蚀以在所述栅极的一部分上形成不同的第二高度，其中所述不同的第二高度远小于所述第一高度；
在所述有源区中的所述栅控器件上形成不同的第二电介质层；并且
其中，所述的形成穿过电介质层并达到栅极的接触孔还包括：
形成穿过所述不同的第二电介质层到所述第一电介质层的初始孔；以及
形成穿过所述第一电介质层到所述栅极的后续孔。
9.如权利要求8所述的方法，其中，所述的形成后续孔包括以刻蚀穿过所述栅极上的所述不同的第二高度所需的时间和刻蚀穿过所述第一高度到所述结区所需的时间之间的一段时间进行刻蚀。
10.如权利要求8所述的方法，其中，所述的刻蚀出初始孔包括使用具有对所述不同的第二电介质层比对所述第一电介质层有更高的选择性的化学物质来进行刻蚀。
11.一种电路器件，包括：
有源区；
栅控器件，所述栅控器件具有所述有源区内的栅极和结区；
在所述结区和所述栅极上的保形刻蚀停止层；
在所述保形刻蚀停止层上的电介质层，所述电介质层在所述栅极上方具有第一厚度，并且在所述栅极的附近具有第二厚度，所述第二厚度大于所述第一厚度；
所述有源区中延伸穿过所述第一厚度并且穿过所述保形刻蚀停止层到所述栅控器件的栅极的接触，并且所述接触延伸穿过所述第二厚度的一部分，其中所述第二厚度的所述一部分在厚度上不同于所述第一厚度。
12.如权利要求11所述的器件，其中，所述栅控器件包括至少一个静态随机访问存储器单元。
13.如权利要求11所述的器件，其中，所述接触是第一接触，并且所述有源区还包括：
穿过所述电介质层到所述栅控器件的结区的第二接触。
14.如权利要求13所述的器件，其中，所述电介质层包括从SiO2、PSG、Si3N4和SiC所组成的组中选择的材料。
15.如权利要求11所述的器件，其中，所述保形刻蚀停止层包括从SiO2、PSG、Si3N4和SiC所组成的组中选择的材料。
16.如权利要求11所述的器件，其中，所述的栅控器件上的电介质层还包括：
所述栅控器件的有源区中的平面化的第一电介质层，在所述栅极的一部分上暴露出所述保形刻蚀停止层；
所述有源区中的所述栅控器件上的不同的第二电介质层；并且
其中，所述接触为第一接触，并且还包括延伸穿过所述不同的第二电介质层、所述被平面化的第一电介质层和所述保形刻蚀停止层到所述结区的第二接触。
17.如权利要求11所述的器件，其中，所述的栅控器件上的电介质层还包括：
所述栅控器件的有源区中的平面化的第一电介质层，用于在所述栅极的一部分上暴露出所述保形刻蚀停止层；
所述第一电介质层和所述保形刻蚀停止层上的第二刻蚀停止层；
所述第二刻蚀停止层上的第二电介质层；并且
其中，所述接触为第一接触，并且还包括延伸穿过所述第二电介质层、所述第二刻蚀停止层、所述被平面化的第一电介质层和所述保形刻蚀停止层到所述结区的第二接触。
18.如权利要求13所述的器件，其中，所述的栅控器件上的电介质层还包括：
所述有源区中的所述栅控器件上的第一部分平面化保形电介质层，该电介质层在所述结区的一部分上所具有的第一高度小于所述栅极的高度，并在所述栅极的一部分上具有远小于所述第一高度的不同的第二高度；
所述有源区中的所述栅控器件上的不同的第二电介质层；并且
其中，所述接触为第一接触，并且还包括延伸穿过所述不同的第二电介质层和所述第一部分平面化的保形电介质层到所述结区的第二接触。
CNB038005050A 2002-08-22 2003-08-21 到栅极的自对准接触 Expired - Fee Related CN1324676C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/226,498 US6686247B1 (en) 2002-08-22 2002-08-22 Self-aligned contacts to gates
US10/226,498 2002-08-22

Publications (2)

Publication Number Publication Date
CN1541411A CN1541411A (zh) 2004-10-27
CN1324676C true CN1324676C (zh) 2007-07-04

Family

ID=30443777

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038005050A Expired - Fee Related CN1324676C (zh) 2002-08-22 2003-08-21 到栅极的自对准接触

Country Status (6)

Country Link
US (3) US6686247B1 (zh)
EP (1) EP1532679B1 (zh)
CN (1) CN1324676C (zh)
AU (1) AU2003260060A1 (zh)
TW (1) TWI249195B (zh)
WO (1) WO2004019383A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007590A (zh) * 2008-05-30 2011-04-06 美商豪威科技股份有限公司 具有栅极有源区域上的触点的晶体管

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
JP3840198B2 (ja) * 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7227228B2 (en) * 2004-05-21 2007-06-05 Kabushika Kaisha Toshiba Silicon on insulator device and method of manufacturing the same
US7732923B2 (en) * 2004-12-30 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Impurity doped UV protection layer
US7354867B2 (en) * 2005-02-03 2008-04-08 International Business Machines Corporation Etch process for improving yield of dielectric contacts on nickel silicides
KR100722787B1 (ko) 2005-04-25 2007-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20070066047A1 (en) * 2005-09-18 2007-03-22 Jianhui Ye Method of forming opening and contact
US7648871B2 (en) * 2005-10-21 2010-01-19 International Business Machines Corporation Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
US20070221999A1 (en) * 2006-03-23 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US7586147B2 (en) * 2006-04-17 2009-09-08 Taiwan Semiconductor Manufacturing Co. Ltd. Butted source contact and well strap
US20070296052A1 (en) 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicide regions and resulting MOS devices
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
JP2008198935A (ja) 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
US7741219B2 (en) * 2007-06-29 2010-06-22 Intel Corporation Method for manufacturing a semiconductor device using the self aligned contact (SAC) process flow for semiconductor devices with aluminum metal gates
KR100935770B1 (ko) * 2007-11-26 2010-01-06 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
US7932577B2 (en) * 2007-12-31 2011-04-26 Silicon Laboratories, Inc. Circuit device and method of forming a circuit device having a reduced peak current density
US8131319B2 (en) * 2008-01-17 2012-03-06 Sony Ericsson Mobile Communications Ab Active display readability enhancement for mobile devices depending on movement
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
JP2009231443A (ja) * 2008-03-21 2009-10-08 Oki Semiconductor Co Ltd 高耐圧半導体デバイス、及び高耐圧半導体デバイスの製造方法
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
FR2947384B1 (fr) 2009-06-25 2012-03-30 Commissariat Energie Atomique Procede de realisation d'un transistor a source et drain metalliques
CN102376875B (zh) * 2010-08-24 2013-08-14 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
CN102386127B (zh) * 2010-09-03 2014-05-21 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
US8765600B2 (en) * 2010-10-28 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure for reducing gate resistance and method of making the same
CN103137548A (zh) * 2011-11-29 2013-06-05 上海华虹Nec电子有限公司 改善硅接触孔刻蚀工艺窗口的方法
US8937006B2 (en) * 2012-07-30 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
CN104157570B (zh) * 2013-05-15 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种高压晶体管及其制备方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9583351B2 (en) 2013-11-19 2017-02-28 Globalfoundries Inc. Inverted contact
US9257529B2 (en) 2014-03-11 2016-02-09 Tokyo Electron Limited Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device
US9236389B1 (en) 2014-08-12 2016-01-12 International Business Machines Corporation Embedded flash memory fabricated in standard CMOS process with self-aligned contact
US10804148B2 (en) * 2017-08-25 2020-10-13 International Business Machines Corporation Buried contact to provide reduced VFET feature-to-feature tolerance requirements
US10861950B2 (en) 2017-11-16 2020-12-08 Samsung Electronics Co., Ltd. Integrated circuit including field effect transistors having a contact on active gate compatible with a small cell area having a small contacted poly pitch
US10910313B2 (en) 2017-11-16 2021-02-02 Samsung Electronics Co., Ltd. Integrated circuit including field effect transistors having a contact on active gate compatible with a small cell area having a small contacted poly pitch
US10529624B2 (en) * 2017-11-21 2020-01-07 International Business Machines Corporation Simple contact over gate on active area
US10832961B1 (en) 2019-04-22 2020-11-10 International Business Machines Corporation Sacrificial gate spacer regions for gate contacts formed over the active region of a transistor
CN111863711B (zh) * 2019-04-29 2023-06-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091129A (en) * 1996-06-19 2000-07-18 Cypress Semiconductor Corporation Self-aligned trench isolated structure
US6278189B1 (en) * 1997-04-11 2001-08-21 Vanguard International Semiconductor Corporation High density integrated circuits using tapered and self-aligned contacts

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4964143A (en) 1988-03-02 1990-10-16 Advanced Micro Devices, Inc. EPROM element employing self-aligning process
JP2519819B2 (ja) * 1990-05-09 1996-07-31 株式会社東芝 コンタクトホ―ルの形成方法
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits
US6081010A (en) 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
US5268330A (en) 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
FR2711275B1 (fr) 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
US5541427A (en) * 1993-12-03 1996-07-30 International Business Machines Corporation SRAM cell with capacitor
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5652176A (en) 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US5547900A (en) 1995-05-26 1996-08-20 United Microelectronics Corporation Method of fabricating a self-aligned contact using a liquid-phase oxide-deposition process
US5976939A (en) 1995-07-03 1999-11-02 Intel Corporation Low damage doping technique for self-aligned source and drain regions
JPH09312336A (ja) 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
US5953613A (en) 1997-03-04 1999-09-14 Advanced Micro Devices, Inc. High performance MOSFET with a source removed from the semiconductor substrate and fabrication method thereof
US5763312A (en) 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
US6084305A (en) * 1997-10-06 2000-07-04 Vlsi Technology, Inc. Shaped etch-front for self-aligned contact
US6124191A (en) 1997-12-31 2000-09-26 Intel Corporation Self-aligned contact process using low density/low k dielectric
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6025255A (en) * 1998-06-25 2000-02-15 Vanguard International Semiconductor Corporation Two-step etching process for forming self-aligned contacts
US6033962A (en) 1998-07-24 2000-03-07 Vanguard International Semiconductor Corporation Method of fabricating sidewall spacers for a self-aligned contact hole
KR100284905B1 (ko) 1998-10-16 2001-04-02 윤종용 반도체 장치의 콘택 형성 방법
US6316349B1 (en) * 1998-11-12 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming contacts of semiconductor devices
TW442837B (en) 1998-12-03 2001-06-23 Infineon Technologies Ag Integrated circuit-arrangement and its production method
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
US6503818B1 (en) 1999-04-02 2003-01-07 Taiwan Semiconductor Manufacturing Company Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
JP3963629B2 (ja) 1999-07-12 2007-08-22 富士通株式会社 半導体装置及びその製造方法
KR100320957B1 (ko) 2000-01-27 2002-01-29 윤종용 반도체 장치의 컨택홀 형성 방법
JP4657480B2 (ja) 2001-03-27 2011-03-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003142599A (ja) 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091129A (en) * 1996-06-19 2000-07-18 Cypress Semiconductor Corporation Self-aligned trench isolated structure
US6278189B1 (en) * 1997-04-11 2001-08-21 Vanguard International Semiconductor Corporation High density integrated circuits using tapered and self-aligned contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007590A (zh) * 2008-05-30 2011-04-06 美商豪威科技股份有限公司 具有栅极有源区域上的触点的晶体管
CN102007590B (zh) * 2008-05-30 2015-03-18 美商豪威科技股份有限公司 具有栅极有源区域上的触点的晶体管

Also Published As

Publication number Publication date
AU2003260060A1 (en) 2004-03-11
TWI249195B (en) 2006-02-11
US20040104419A1 (en) 2004-06-03
US6686247B1 (en) 2004-02-03
TW200406023A (en) 2004-04-16
EP1532679A2 (en) 2005-05-25
CN1541411A (zh) 2004-10-27
WO2004019383A3 (en) 2004-04-08
WO2004019383A2 (en) 2004-03-04
US7091610B2 (en) 2006-08-15
EP1532679B1 (en) 2013-04-24
AU2003260060A8 (en) 2004-03-11
US7109102B2 (en) 2006-09-19
US20040229473A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN1324676C (zh) 到栅极的自对准接触
US10797076B2 (en) Methods for forming three-dimensional memory devices
US11081524B2 (en) Three-dimensional memory devices
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US9917009B2 (en) Methods of forming a through-substrate-via (TSV) and a metallization layer after formation of a semiconductor device
US6225208B1 (en) Method and structure for improved alignment tolerance in multiple, singularized plugs
US10497612B2 (en) Methods of forming contact structures on integrated circuit products
US10263004B2 (en) Semiconductor device and method of manufacturing
US20180068856A1 (en) Method of manufacturing semiconductor device
CN117042458A (zh) 用于形成接触结构及其半导体器件的方法
CN108987276B (zh) 用于形成自对准接触物的扩大牺牲栅极覆盖物
KR20050042861A (ko) 반도체 소자의 제조방법
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
CN111463169B (zh) 半导体装置的制造方法
KR19980056165A (ko) 반도체 소자의 금속 배선 형성방법
KR20050069598A (ko) 반도체 소자의 배선 제조 방법
KR100246625B1 (ko) 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법
KR100325462B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
CN114220767A (zh) 半导体结构及其制作方法、存储器
CN116897427A (zh) 半导体结构及其形成方法
KR20000026675A (ko) 반도체 장치 제조방법
JP2001060563A (ja) 半導体装置およびその製造方法
KR20070036497A (ko) 반도체 소자의 금속 배선 형성 방법
KR20000039488A (ko) 반도체 장치의 내부배선 형성방법
KR20030054174A (ko) 도전 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070704

Termination date: 20170821