CN1323436C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1323436C
CN1323436C CNB031060935A CN03106093A CN1323436C CN 1323436 C CN1323436 C CN 1323436C CN B031060935 A CNB031060935 A CN B031060935A CN 03106093 A CN03106093 A CN 03106093A CN 1323436 C CN1323436 C CN 1323436C
Authority
CN
China
Prior art keywords
electronic pads
electrode terminal
test
product
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031060935A
Other languages
English (en)
Other versions
CN1445847A (zh
Inventor
山谷一史
下村光司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1445847A publication Critical patent/CN1445847A/zh
Application granted granted Critical
Publication of CN1323436C publication Critical patent/CN1323436C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体装置及其制造方法，在硅基板(1)上形成由栅极(10)以及高浓度杂质扩散层(12)等构成的晶体管后，形成与该晶体管电连接的第2布线(22)，然后在硅基板(1)上形成等离子氮化膜(23)。然后在等离子氮化膜(23)上分别形成抵达第2布线(22)的第1凹部(24)以及第2凹部(25)，这样形成由第2布线(22)中的第1凹部(24)的下侧区域构成的产品用电极端子、和由第2布线(22)中的第2凹部(25)的下侧区域构成的测试用电极端子。然后在第1凹部(24)中的产品用电极端子上形成金凸点(30)。从而可以稳定地对在与晶体管电连接的电极端子上设置金属凸点的半导体装置实施老化筛选。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种在与晶体管电连接的电极端子(pad)上设置有金属凸点的液晶驱动器等的半导体装置及其制造方法。
背景技术
在电极端子上设置了金凸点(bump)等的半导体装置、例如液晶驱动器等中，与CSP(Chip Size Package)和QFP(Quad Flat Package)所代表的陶瓷塑料封装不同，采用TCP(Tape Carrier Package)或者COG(Chip on Glass)那样的实施方案。
然而，在电极端子上形成金属凸点后出厂的LSI产品(以下称为带金属凸点的产品)中，在进行探针检查之前预先形成金属凸点是不可缺少的。其理由如下。
图17表示现有技术的对带金属凸点的产品进行探针检查的样子。如图17所示，在现有技术的带金属凸点的产品中，在设置有晶体管(图中未画出)的基板91上，形成有与晶体管电连接的多个电极端子92。另外，在各电极端子92上形成有金凸点93，使探针检查装置(图中未画出)的探针端子94与各金凸点93接触，进行探针检查。另一方面，若在设置金凸点93之前对图17所示的带金属凸点的产品进行探针检查时，例如如图18所示，由于探针端子94的接触会引起电极端子92的表面部损伤。其结果，当在探针检查后通过电镀生长在电极端子92上形成金凸点93时，例如如图19所示，出现金电镀膜的异常生长，金凸点93的形状变差而使可靠性降低。因此，对于带金属凸点的产品，应在形成金属凸点之后进行探针检查。
但是，在现有技术的切割后的带金属凸点的产品中，存在无法实施用于确保质量的老化筛选的问题。具体讲，在安装在卷带上的TCP等产品中，存在实施老化筛选的处理困难的问题，和由于卷带本身是定制品的情况多，存在与老化筛选装置之间的匹配差的问题。另外，对于没有封装的COG等产品，不能采用通常的老化筛选方法。也就是说，对于现有技术的带金属凸点的产品，要实施通常的老化筛选是非常困难的。
发明内容
鉴于上述问题，本发明的目的在于可以稳定地对在与晶体管电连接的电极端子上设置有金属凸点的半导体装置实施老化筛选。
为了达到上述目的，本申请的发明人等，探讨了对切割前的带金属凸点的产品进行晶圆级老化筛选。
进行晶圆上的老化筛选时，首先，对分别具有成为带金属凸点的产品的多个半导体集成电路元件(以下称为芯片)的半导体晶圆预先进行探针检查，然后只对半导体晶圆上的合格芯片实施老化筛选，然后，对该合格芯片进行最终的探针检查。在此，预先进行探针检查的理由是为了防止在老化筛选过程中施加电压时电流集中在不合格芯片上而不能在合格芯片上施加电压的情况。
图20表示本申请的发明人等对切割前的带金属凸点的产品进行晶圆级老化筛选的样子。另外，在图20中，和图17所示的带金属凸点的产品相同的部件采用相同的符号，并省略其说明。
如图20所示，使老化筛选装置95中金属凸点构成的电极端子96与带金属凸点的产品的电极端子92对准位置，经金凸点93从电极端子96向电极端子92施加电压，从而进行老化筛选。这时，只有设置在带金属凸点的产品上的多个电极端子92中的一部分能够得到电极端子96所施加电压。
然而，如图20所示，相对于端子92的尺寸(50μm左右)以及端子92之间的间隔(50μm左右)，由于老化筛选装置95的电极端子96的尺寸(100μm左右)大，所以出现了在端子92上的金凸点93与电极端子96之间难以实现稳定接触的问题。另外，如上所述，对于带金属凸点的产品，需要在形成金凸点93之后先行进行探针检查，而另一方面，由于电极端子96容易从金凸点93上滑落，通过金凸点93使端子92和电极端子96接触将更加困难。
为此，本申请的发明人等设想出了，在带金属凸点的产品中，通过在形成有金属凸点的产品用电极端子之外，设置没有金属凸点的测试用电极端子，从而在晶圆级老化筛选时，在带金属凸点的产品的测试用电极端子和老化筛选装置的电极端子之间形成稳定接触的方法。
也就是说，本发明的半导体装置，包括在基板上形成的晶体管、在基板上形成的、在其表面上设置了金属凸点并且与晶体管电连接的产品用电极端子、以及在基板上形成的、与晶体管电连接的晶圆级老化筛选专用的测试用电极端子。
依据本发明的半导体装置，在表面上设置了金属凸点的产品用电极端子之外另外单独形成晶圆级老化筛选专用的测试用电极端子。为此，在晶圆级老化筛选时，不采用与老化筛选装置的电极端子之间接触困难的带金属凸点的产品用电极端子，而可以使用测试用电极端子与老化筛选装置的电极端子之间接触，可以稳定实施老化筛选。
在本发明的半导体装置中，优选测试用电极端子的表面由势垒金属膜所覆盖。
这样，可以防止在大气环境下测试用电极端子的腐蚀，可以实施可靠性高的晶圆级老化筛选。
在本发明的半导体装置中，优选进一步包括在基板上形成的、与晶体管电连接的布线、和在基板上面以及布线上面形成的绝缘膜，在绝缘膜中形成抵达布线的凹部，测试用电极端子由布线上的凹部的下侧区域构成。
这样，由于在使老化筛选装置的电极端子进入到凹部中的状态下，可以使该电极端子和测试用电极端子之间稳定接触，所以可以可靠实施晶圆级老化筛选。另外，由于在凹部内的测试用电极端子上没有设置金属凸点，在将半导体装置封装时，不用担心测试用电极端子与半导体装置中其它端子之间产生短路。
在本发明的半导体装置中，优选进一步包括在基板上形成的、在其表面上设置了金属凸点的其它产品用电极端子，产品用电极端子、测试用电极端子以及其它产品用电极端子配置在同一直线上。
这样，可以简单进行集成电路的布局。
在本发明的半导体装置中，优选进一步包括在基板上形成的、在其表面上设置了金属凸点的其它产品用电极端子，在分别与产品用电极端子和其它产品用电极端子连接的一对布线之间配置测试用电极端子。
这样，可以降低集成电路的面积。
在本发明的半导体装置中，优选测试用电极端子的面积在产品用电极端子的面积的2倍以上。
这样，在测试用电极端子和老化筛选装置的电极端子之间可以更容易接触。另外，优选测试用电极端子设置成尽可能远离产品用电极端子。这样，可以更容易与老化筛选装置的电极端子接触。
本发明的半导体装置的制造方法，包括在基板上形成晶体管的工序、在基板上形成与晶体管电连接的布线的工序、在基板上面以及布线上面形成绝缘膜的工序，在绝缘膜上分别形成抵达布线的第1凹部以及第2凹部，这样形成由布线上的第1凹部的下侧区域构成的产品用电极端子、和由布线上的第2凹部的下侧区域构成的测试用电极端子的工序、在产品用电极端子上形成金属凸点的工序。
依据本发明的半导体装置的制造方法，在表面上设置了金属凸点的产品用电极端子之外另外单独形成测试用电极端子。为此，在晶圆级老化筛选时，不采用与老化筛选装置的电极端子之间接触困难的带金属凸点的产品用电极端子，而使测试用电极端子与老化筛选装置的电极端子之间接触，可以稳定实施老化筛选。
另外，依据本发明的半导体装置的制造方法，通过在绝缘膜上形成抵达布线的第1凹部以及第2凹部，形成由布线上的第1凹部的下侧区域构成的产品用电极端子、和由布线上的第2凹部的下侧区域构成的测试用电极端子。为此，由于在使老化筛选装置的电极端子进入到第2凹部中的状态下，可以使该电极端子和测试用电极端子之间接触，可以更稳定实施晶圆级老化筛选。另外，由于在第2凹部内的测试用电极端子上没有设置金属凸点，在将半导体装置封装时，不用担心测试用电极端子与半导体装置中其它端子之间产生短路。
在本发明的半导体装置的制造方法中，优选在形成产品用电极端子以及测试用电极端子的工序与形成金属凸点的工序之间包括在每个产品用电极端子以及测试用电极端子上形成势垒金属膜的工序。
这样，可以防止在大气环境下测试用电极端子的腐蚀，可以实施可靠性高的晶圆级老化筛选。
另外，这时优选使形成所述势垒金属膜的工序包括在包含第1凹部以及第2凹部的绝缘膜的整个面上形成势垒金属膜的工序，在形成金属凸点的工序之后，包括将势垒金属膜中连接产品用电极端子以及测试用电极端子的部分分断的工序。
这样，在产品用电极端子上形成金属凸点的势垒金属膜也可以在测试用电极端子上简单形成。
本发明的晶圆级老化筛选方法，是以对设置了多个分别包括晶体管、与晶体管电连接并且在其表面上设置了金属凸点的产品用电极端子、与晶体管电连接的晶圆级老化筛选专用的测试用电极端子的半导体集成电路元件的半导体晶圆实施老化筛选的晶圆级老化筛选方法为前提，包括采用产品用电极端子对多个半导体集成电路元件进行探针检查的工序、对多个半导体集成电路元件中在进行探针检查的工序中被判定为不合格的不合格元件的测试用电极端子实施绝缘处理的工序、在实施绝缘处理的工序之后，对多个半导体集成电路元件中在进行探针检查的工序中被判定为合格的合格元件采用测试用电极端子进行晶圆级老化筛选的工序。
依据本发明的晶圆级老化筛选方法，在晶圆级老化筛选时，由于不采用与老化筛选装置的电极端子之间接触困难的带金属凸点的产品用电极端子，而使测试用电极端子与老化筛选装置的电极端子之间接触，可以稳定实施老化筛选。
另外，依据本发明的晶圆级老化筛选方法，在进行晶圆级老化筛选之前，对各芯片(半导体集成电路元件)进行探针检查(预先探针检查)，对被判定为不合格芯片的测试用电极端子进行绝缘处理。为此，在晶圆级老化筛选时，由于不合格芯片的测试用电极端子与老化筛选装置的电极端子之间不存在电导通，对不合格芯片不进行老化筛选。因此，可以防止在晶圆级老化筛选时电流集中在不合格芯片上而在合格芯片中没有电流流入的情况，这样可以可靠实施老化筛选。
另外，依据本发明的晶圆级老化筛选方法，由于在测试用电极端子上没有设置金属凸点，可以简单对不合格芯片的测试用电极端子进行绝缘处理。
在本发明的晶圆级老化筛选方法中，优选在进行晶圆级老化筛选的工序之后，包括对合格元件采用产品用电极端子进行探针检查的工序。
这样，可以选出虽然在预先探针检查中判定为合格，但在晶圆级老化筛选后成为不合格的芯片。
在本发明的晶圆级老化筛选方法中，优选在进行晶圆级老化筛选的工序之后，包括在对半导体晶圆进行切割将合格元件个体化后、对个体化后的合格元件进行封装、然后对封装后的合格元件进行最终检查的工序。
这样，由于可以选出虽然在预先探针检查中被判定为合格，但经过晶圆级老化筛选、以及切割、封装等组装工序后成为不合格的芯片，因此可以不使该不合格芯片出厂。另外，在晶圆级老化筛选和组装工序之间，也可以另外进行为选出在晶圆级老化筛选之后形成的不合格芯片的探针检查。
在本发明的晶圆级老化筛选方法中，进行晶圆级老化筛选的工序优选是在防止合格元件的金属凸点与老化筛选装置之间接触的情况下进行。
这样，可以实施可靠性高的晶圆级老化筛选。具体将，通过使老化筛选装置的金属凸点的高度比金属凸点的高度(当产品用电极端子在凹部内形成时，包含金属凸点中形成在凹部内的部分的高度)大，可以防止芯片上的金属凸点与老化筛选装置之间的接触。
附图说明
图1表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图2表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图3表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图4表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图5表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图6表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图7表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图8表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图9表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图10表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图11表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图12表示有关本发明第1实施方案的半导体装置的制造方法一工序的剖面图。
图13表示有关本发明第1实施方案的半导体装置中产品用电极端子、测试用电极端子、布线以及晶体管的平面构成的示意图。
图14表示有关本发明第1实施方案的变形例的半导体装置中产品用电极端子、测试用电极端子、布线以及晶体管的平面构成的示意图。
图15表示有关本发明第2实施方案的晶圆级老化筛选方法中使老化筛选装置与半导体晶圆接触时的样子。
图16表示采用有关本发明第2实施方案的晶圆级老化筛选方法的半导体集成电路检查方法的流程图。
图17表示对现有技术的带金属凸点的产品进行探针检查时的样子。
图18表示对现有技术的带金属凸点的产品在设置凸点之前进行探针检查时的样子。
图19表示对现有技术的带金属凸点的产品在设置凸点之前进行探针检查后电镀生长金属凸点时所产生的问题。
图20表示本申请的发明人等尝试在对切割前的带金属凸点的产品进行晶圆级老化筛选的样子。
图中：1-硅基板、2-第1热氧化膜、3-氮化硅膜、4-光刻胶图形、5-区域氧化膜、6-第2热氧化膜、7-N电位阱区域、8-沟道截断环区域、9-栅极绝缘膜、10-栅极、11-低浓度杂质扩散层、12-高浓度杂质扩散层、13-第1层间绝缘膜、14-光刻胶图形、15-第1接触孔、16-第1势垒金属膜、17-第1插头、18-第1布线、19-第2层间绝缘膜、20-第2势垒金属膜、21-第2插头、22-第2布线、23-等离子氮化膜、24-第1凹部、25-第2凹部、26-Ti/W积层膜、27-金膜、28-第3势垒金属膜、29-光刻胶图形、30-金膜、31-产品用电极端子、32-测试用电极端子、51-玻璃布线基板、52-引出布线、53-各向异性导电性橡胶、54-导电粒子层、55-带凸点薄片、56-金属凸点。
具体实施方式
(第1实施方案)
以下参照附图以采用p型半导体基板的具有一般MOS结构的半导体装置为例，说明有关本发明第1实施方案的半导体装置及其制造方法。
图1～图12表示有关本发明第1实施方案的半导体装置的制造方法各工序的剖面图。
首先，如图1所示，例如在p型硅基板1上，依次形成由氧化硅膜构成的第1热氧化膜2和氮化硅膜3，然后采用覆盖元件形成区域的光刻胶图形4对第1热氧化膜2和氮化硅膜3图形化。
然后，在除去光刻胶图形4之后，以图形化后的氮化硅膜3作为掩模对硅基板1进行热氧化，如图2所示，形成成为LOCOS分离的区域氧化膜5。然后，除去残存的氮化硅膜3和第1热氧化膜2，完成元件分离结构。
然后，如图3所示，在硅基板1上，形成由氧化硅膜构成的第2热氧化膜6，然后，对硅基板1进行例如磷的离子注入(电位阱形成用以及沟道截断环形成用)以及例如硼的离子注入(沟道截断环形成用)，然后，在氮气环境中对硅基板进行退火。这样，如图3所示，在硅基板1中形成N电位阱区域7以及沟道截断环区域8。
然后，如图4所示，除去第2热氧化膜6，然后采用光刻以及干蚀刻，在硅基板1上介入栅极绝缘膜，形成栅极10。
然后，如图5所示，通过以栅极10作为掩模对硅基板1进行例如硼的离子注入，在硅基板1上形成低浓度杂质扩散层11。然后，通过以栅极10作为掩模对硅基板1进行例如二氟化硼(BF2)的离子注入，在硅基板1上形成成为源极区域和漏极区域的高浓度杂质扩散层12。这样，形成由栅极10以及高浓度杂质扩散层12构成的晶体管。
然后，如图6所示，在硅基板1上堆积第1层间绝缘膜13，通过回流使第1层间绝缘膜13平坦化，然后，以光刻胶图形14作为掩模对第1层间绝缘膜13实施干蚀刻，形成到达上述晶体管的第1接触孔15。
然后，如图7所示，除去光刻胶图形14后，在第1层间绝缘膜13上堆积例如由钛膜和氮化钛膜的积层薄膜构成的第1势垒金属膜16，埋没第1接触孔15的中途为止。然后，在第1势垒金属16上，采用例如CVD(化学气相沉积法)堆积钨膜，将第1接触孔15完全埋没，然后通过后退时刻除去该钨膜中第1接触孔15的外侧部分，在第1接触孔15中形成由钨膜构成的第1插头17。
然后，在第1层间绝缘膜13上，形成例如铝等构成的金属膜，采用光刻以及干蚀刻对该金属膜进行图形化，如图8所示，通过第1插头17与晶体管(由栅极10以及高浓度杂质扩散层12等构成)电连接的第1布线18。这时，将第1势垒金属16中第1布线18的外侧部分除去。
然后，如图9所示，在第1层间绝缘膜13上，堆积例如由等离子绝缘膜构成的第2层间绝缘膜19，并且将第2层间绝缘膜19平坦化。然后，例如和图6～图8所示工序相同，在第2层间绝缘膜19上形成到达第1布线18的第2接触孔，然后在第2层间绝缘膜19上堆积第2势垒金属膜20，直到将该第2接触孔埋没到途中为止。然后，在该第2接触孔上形成例如由钨膜构成的第2插头21，通过第2插头、第1布线18和第1插头17与上述晶体管电连接，并且形成由铝膜等构成的第2布线22。这时，将第2势垒金属膜20中的第2布线的外侧部分除去。然后，在第2层间绝缘膜19上形成等离子氮化膜(氮化硅膜)23，采用光刻以及干蚀刻，在等离子氮化膜23上分别形成到达第2布线22的第1凹部24、以及比第1凹部24大的第2凹部25。这样，形成由第2布线22中的第1凹部24的下侧区域构成的产品用电极端子、和由第2布线22中的第2凹部25的下侧区域构成的测试用电极端子(晶圆级老化筛选专用)。
然后，如图10所示，包含第1凹部24和第2凹部25的等离子氮化膜23的整个面上，即在包含产品用电极端子以及测试用电极端子的等离子氮化膜23上，形成由例如Ti/W积层膜26(下层的钛膜和上层的钨膜的积层膜)和金膜27的积层薄膜等构成的第3势垒金属膜28。第3势垒金属膜28是为了在后续的金凸点形成工序中容易电镀生长金膜。
然后，如图11所示，以设置在金凸点形成区域、即第1凹部24上的产品用电极端子上侧具有开口部的光刻胶图形29作为掩模，在第3势垒金属膜28上电镀生长金膜。这样，在产品用电极端子上通过第3势垒金属膜28形成金凸点30。这时，金凸点30形成为将第1凹部24完全埋没，同时凸出到第1凹部24的上侧并且比第1凹部24具有更大的平面。
然后，如图12所示，除去光刻胶图形29后，采用光刻以及干蚀刻，除去第3势垒金属膜28中的各凹部(第1凹部24以及第2凹部25)之间的区域。具体讲，在各电极端子(产品用电极端子以及测试用电极端子)上残存第3势垒金属膜28，同时将第3势垒金属膜28中的连接各电极端子之间的部分分断。根据以上说明的工序，完成包括与硅基板1上的晶体管(由栅极10以及高浓度杂质扩散层12等构成)电连接并且其表面上设置了金凸点30的产品用电极端子、和与该晶体管电连接并且其表面上没有设置了金凸点的测试用电极端子的半导体装置。
图13表示采用图1～图14所示的工序制造的半导体装置、即有关第1实施方案的半导体装置中产品用电极端子、测试用电极端子、布线以及晶体管的平面构成的示意图。另外，图9～图12所示的工序剖面图，分别是将图13中AA’线以及BB’线的剖面图合成后的图。
如图13所示，产品用电极端子31(如图9～图12所示，第2布线22中第1凹部24的下侧区域)以及测试用电极端子32(同样第2布线22中第2凹部25的下侧区域)通过第2布线22与由栅极10以及高浓度杂质扩散层12(源极以及漏极区域)等构成的晶体管电连接。另外，如图13所示，在第1实施方案中，多个产品用电极端子31和多个测试用电极端子32配置在同一直线上。
如上所述，依据第1实施方案，在其表面上设置了金凸点30的产品用电极端子31之外，形成晶圆级老化筛选专用的测试用电极端子32。为此，在晶圆级老化筛选时，不采用与老化筛选装置的电极端子之间接触困难的带金属凸点的产品用电极端子31，而可以使测试用电极端子32与老化筛选装置的电极端子之间接触，可以稳定实施老化筛选。
另外，依据第1实施方案，在测试用电极端子32的表面上由于形成有第3势垒金属膜28，可以防止大气环境下的测试用电极端子32的腐蚀，这样可以实施稳定性高的晶圆级老化筛选。
另外，依据第1实施方案，由于将多个产品用电极端子31和多个测试用电极端子32配置在同一直线上，可以简单进行集成电路的布局。
另外，依据第1实施方案，在形成了晶体管以及布线的硅基板1上的等离子氮化膜23上，通过形成到达第2布线22的第1凹部24和第2凹部25，形成第2布线22中第1凹部24的下侧区域构成的产品用电极端子31、和第2布线22中第2凹部25的下侧区域构成的测试用电极端子32。为此，由于可以在使老化筛选装置的电极端子进入到第2凹部23中的状态下，使该电极端子和测试用电极端子32接触，可以更加稳定实施晶圆级老化筛选。另外，由于在第2凹部内的测试用电极端子32上没有设置金属凸点，在将半导体装置封装时，不用担心测试用电极端子32与半导体装置中其它端子之间产生短路。
另外，依据第1实施方案，在包含产品用电极端子31(第1凹部24)上面和测试用电极端子32(第2凹部25)上面的等离子氮化膜23的整个面上形成第3势垒金属膜28之后，在产品用电极端子31的上面形成金凸点30，然后，将第3势垒金属膜28中与各电极端子之间连接的部分分断。为此，为在产品用电极端子31上面形成金凸点30的第3势垒金属膜28，也可以在测试用电极端子32上面简单形成。
另外，在第1实施方案中，虽然作为基板的导电型采用p型，作为元件分离法采用LOCOS分离法、作为布线结构采用2层布线、作为布线材料采用铝，但并不限定于此，例如，也可以是作为基板的导电型采用n型，作为元件分离法采用沟道分离法、作为布线结构采用3层以上多层布线、作为布线材料采用铜。
另外，在第1实施方案中，虽然是具有通常的MOS结构的晶体管作为对象，也可以采用例如设置了采用场氧化膜或者掩模等的偏置区域的高耐压用晶体管等作为对象。
另外，在第1实施方案中，当产品用电极端子31的形状为长方形时，长边以及短边尺寸分别为例如70μm左右以及35～70μm，另外，产品用电极端子31的配置间隔例如在45～50μm左右。这时，优选测试用电极端子32的形状例如采用边长为70μm左右的正方形，测试用电极端子32的配置间隔例如在160μm左右。或者使测试用电极端子32的面接在产品用电极端子31的面积的2倍以上，或者使测试用电极端子32尽可能远离产品用电极端子31设置。这样，测试用电极端子32可以与老化筛选装置的电极端子更加容易接触。
另外，在第1实施方案中，作为产品用电极端子31的金属凸点虽然采用了金凸点30，但金属凸点的材料并没有特别限定。
另外，在第1实施方案中，虽然是通过在布线上的绝缘膜上设置凹部形成产品用电极端子31以及测试用电极端子32，产品用电极端子31以及测试用电极端子32的形成方法并没有特别限定。
(第1实施方案的变形例)
以下参照附图说明有关本发明第1实施方案的变形例的半导体装置。
图14表示有关第1实施方案的变形例的半导体装置中产品用电极端子、测试用电极端子、布线以及晶体管的平面构成的示意图。
第1实施方案的变形例和第1实施方案的不同点在于，产品用电极端子31以及测试用电极端子32中间的配置关系。也就是说，在第1实施方案中，如图13所示，多个产品用电极端子31以及多个测试用电极端子32配置在同一直线上，这样可以简单进行集成电路的布局。对此，在第1实施方案的变形例中，如图14所示，在与各产品用电极端子31连接的第2布线22之间设置测试用电极端子32。这样，在第1实施方案的变形例中，可以获得降低集成电路的面积、即芯片尺寸的效果。
(第2实施方案)
以下参照附图说明有关本发明第2实施方案的晶圆级老化筛选方法。另外，在第2实施方案中，是对例如有关第1实施方案的半导体装置作为集成电路元件(以下称为芯片)设置了多个的半导体晶圆进行老化筛选。也就是说，在第2实施方案中，是针对设置了分别包括晶体管、与该晶体管电连接并且在表面上设置了金属凸点的产品用电极端子(例如第1实施方案的产品用电极端子31)、和与该晶体管电连接的半导体晶圆级老化筛选专用的测试用电极端子(例如第1实施方案的测试用电极端子32)的多个芯片的半导体晶圆实施老化筛选。
图15表示有关本发明第2实施方案的晶圆级老化筛选方法中使与老化筛选装置接触时的样子的剖面图。另外，在图15中，和图1～图13所示的有关第1实施方案的半导体装置相同的部件采用相同的符号，并省略其说明。另外，在图15中，为了简化说明，对有关第1实施方案的半导体装置的结构进行简化后示出。
在老化筛选装置中，如图15所示，在玻璃布线基板51的下面形成引出布线52，同时覆盖包含异常布线52的玻璃布线基板51的下面形成各向异性导电性橡胶53。在各向异性导电性橡胶53中，与引出布线52连接并且由设置了成为电极端子的金属凸点56的带凸点的薄片55所覆盖。金属凸点56例如由金构成。
另一方面，在成为老化筛选对象的半导体晶圆(硅基板1)上，在每个芯片上形成与晶体管(图中未画出)电连接的产品用电极端子31以及测试用电极端子32。产品用电极端子31以及测试用电极端子32分别通过在硅基板1中的各芯片的布线(图中未画出)上形成的绝缘膜(等离子氮化膜23)中设置凹部形成。另外，在每个产品用电极端子31以及测试用电极端子32上形成势垒金属膜(第3势垒金属膜28)，同时通过该势垒金属膜在产品用电极端子31上形成金属凸点(金凸点30)。
在晶圆级老化筛选时，如图15所示，使老化筛选装置的金属凸点56与各芯片上的测试用电极端子32电连接，通过从老化筛选装置向各芯片输入电流，实施老化筛选。这时，由于测试用电极端子32是利用等离子氮化膜23的凹部形成，使老化筛选装置的金属凸点56进入到该凹部，可以在金属凸点56和测试用电极端子32之间进行稳定的电连接。
另外，在晶圆级老化筛选时，需要防止各芯片上的产品用电极端子31的金凸点30与老化筛选装置接触。也就是说，需要使老化筛选装置的金属凸点的高度比金凸点30的高度(当产品用电极端子31在凹部内形成时，包含金凸点中形成在凹部内的部分的高度)大。
图16表示采用有关第2实施方案的晶圆级老化筛选方法的半导体集成电路检查方法的流程图。
首先，在实施晶圆级老化筛选之前，在第S1步，对半导体晶圆上的多个芯片采用产品用电极端子31进行探针检查(预先探针检查)。这样，在老化筛选实施之前，在晶圆状态下已经可以区别出不合格芯片。具体讲，使探针检查装置的探针端子(图中未画出)与产品用电极端子31接触，检查各芯片是否正常动作。在该预先探针检查中被判定为不合格的芯片(以下称为不合格芯片)，将不作为后续的晶圆级老化筛选(第S3步)的对象。
然后，在第S2步，对不合格芯片的测试用电极端子32进行绝缘处理。具体讲，在不合格芯片的测试用电极端子32上涂敷绝缘树脂。这样，在晶圆级老化筛选时，由于不合格芯片的测试用电极端子32与老化筛选装置的电极端子(金属凸点56)之间没有形成电连接，将不对不合格芯片实施老化筛选。对不合格芯片不实施老化筛选是因为如下原因。也就是说，假如对不合格芯片实施老化筛选，在老化筛选时，电流集中在不合格芯片上，其结果在第S1步的预先探针检查中被判定为合格的芯片(以下称为合格芯片)上不流入电流，因而不能实施老化筛选。
然后，在第S3步，例如如图15所示，对合格芯片采用产品用测试用电极端子32实施晶圆级老化筛选。具体讲，使合格芯片的测试用电极端子32与老化筛选装置的金属凸点56接触，从各老化筛选装置向各芯片在给定时间内施加给定的电流。
然后，对以晶圆状态出厂的产品，在第S4步，对合格芯片采用产品用电极端子31进行探针检查(最终探针检查)。具体讲，使探针检查装置的探针端子(图中未画出)与产品用电极端子31接触，检查各合格芯片是否正常动作。也就是说，由于存在虽然在该预先探针检查中被判定为合格，但在晶圆级老化筛选后成为不合格的芯片，因此在第S4步，可以筛选出该不合格芯片后出厂。
另一方面，对于作为封装品出厂的产品，对半导体晶圆进行切割，分离出各合格芯片，然后对分离后的合格芯片进行封装，然后，在第S5步，对封装后的合格芯片进行最终检查。也就是说，在预先探针检查中虽然被判定为合格，经过晶圆级老化筛选、以及切割、封装等组装工序后有可能成为不合格芯片，因此在第S5步，可以选出该不合格芯片后出厂。另外，对于作为封装品出厂的产品，在S3步的晶圆级老化筛选和组装工序之间，也可以另外进行为选出在晶圆级老化筛选之后的不合格芯片的探针检查。
依据第2实施方案，在晶圆级老化筛选时，不采用与老化筛选装置的电极端子(金属凸点56)之间接触困难的带金属凸点的产品用电极端子31，而可以使测试用电极端子32与老化筛选装置的电极端子之间接触，可以稳定实施晶圆级老化筛选。
另外，依据第2实施方案，在进行晶圆级老化筛选(第S3步)之前，对各芯片进行预先探针检查，对被判定为不合格芯片的测试用电极端子32进行绝缘处理(第S2步)。为此，在晶圆级老化筛选时，由于不合格芯片的测试用电极端子32与老化筛选装置的电极端子之间不存在电导通，对不合格芯片不进行老化筛选。因此，可以防止在晶圆级老化筛选时，电流集中在不合格芯片上而在合格芯片中没有电流流入的情况，这样可以可靠实施老化筛选。
另外，依据第2实施方案，由于在测试用电极端子32上没有设置金属凸点，可以简单对不合格芯片的测试用电极端子32进行绝缘处理。
依据本发明，在与晶体管电连接的产品用电极端子上设置了金属凸点的半导体装置中，在产品用电极端子之外另外单独形成晶圆级老化筛选专用的测试用电极端子。为此，在晶圆级老化筛选时，不采用与老化筛选装置的电极端子之间接触困难的带金属凸点的产品用电极端子，而可以使测试用电极端子与老化筛选装置的电极端子之间接触，可以稳定实施老化筛选。

Claims (13)

1.一种半导体装置，其特征是包括：
在基板上形成的晶体管；
产品用电极垫，该电极垫在所述基板上形成，表面上设置了金属凸点，并且通过布线与所述晶体管电连接；以及
测试用电极垫，该电极垫在所述基板上形成，通过所述布线与所述晶体管电连接，专用于晶圆级老化筛选，
所述产品用电极垫、所述布线以及所述测试用电极垫，由同一膜形成。
2.根据权利要求1所述的半导体装置，其特征是所述测试用电极垫的表面由阻挡金属膜所覆盖。
3.根据权利要求1所述的半导体装置，其特征是进一步包括在所述基板上面以及所述布线上面形成的绝缘膜，
在所述绝缘膜中形成抵达所述布线的凹部，
所述测试用电极垫由所述布线上的所述凹部的下侧区域构成。
4.根据权利要求1所述的半导体装置，其特征是进一步包括在所述基板上形成、在其表面上设置了金属凸点的其它产品用电极垫，
所述产品用电极垫、所述测试用电极垫以及所述其它产品用电极垫配置在同一直线上。
5.根据权利要求1所述的半导体装置，其特征是进一步包括在所述基板上形成、在其表面上设置了金属凸点的其它产品用电极垫，
在分别与所述产品用电极垫和所述其它产品用电极垫连接的一对布线之间配置所述测试用电极垫。
6.根据权利要求1所述的半导体装置，其特征是所述测试用电极垫的面积是所述产品用电极垫的面积的2倍以上。
7.一种半导体装置的制造方法，其特征是包括
在基板上形成晶体管的工序；
在所述基板上形成与所述晶体管电连接的布线的工序；
在所述基板上面以及所述布线上面形成绝缘膜的工序；
在所述绝缘膜上分别形成抵达所述布线的第1凹部以及第2凹部，从而形成由所述布线上的第1凹部的下侧区域构成的产品用电极垫、和由所述布线上的第2凹部的下侧区域构成的测试用电极垫的工序；以及
在所述产品用电极垫上形成金属凸点的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征是在所述形成产品用电极垫以及测试用电极垫的工序与所述形成金属凸点的工序之间，具有在所述产品用电极垫以及测试用电极垫上形成阻挡金属膜的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征是所述形成阻挡金属膜的工序包括在包含所述第1凹部以及第2凹部的所述绝缘膜的整个面上形成所述阻挡金属膜的工序，
在所述形成金属凸点的工序之后，具有将所述阻挡金属膜中连接所述产品用电极垫以及所述测试用电极垫的部分切断的工序。
10.一种晶圆级老化筛选方法，是对设置了多个半导体集成电路元件的半导体晶圆实施老化筛选的晶圆级老化筛选方法，所述半导体集成电路元件包括晶体管、与所述晶体管电连接并且表面上设置了金属凸点的产品用电极垫、及与所述晶体管电连接且未设置金属凸点的晶圆级老化筛选专用的测试用电极垫，其特征是所述方法包括：
使用所述产品用电极垫对所述多个半导体集成电路元件进行探针检查的工序；
对在所述多个半导体集成电路元件中通过进行所述探针检查的工序而被判定为不合格的不合格元件的所述测试用电极垫实施绝缘处理的工序；以及
在所述实施绝缘处理的工序之后，对在所述多个半导体集成电路元件中通过进行所述探针检查的工序而被判定为合格的合格元件，使用所述测试用电极垫进行晶圆级老化筛选的工序。
11.根据权利要求10所述的晶圆级老化筛选方法，其特征是在所述进行晶圆级老化筛选的工序之后，具有对所述合格元件使用所述产品用电极垫进行探针检查的工序。
12.根据权利要求10所述的晶圆级老化筛选方法，其特征是在所述进行晶圆级老化筛选的工序之后，具有在对所述半导体晶圆进行切割将所述合格元件个体化后、对个体化后的合格元件进行封装、然后对封装后的所述合格元件进行最终检查的工序。
13.根据权利要求10所述的晶圆级老化筛选方法，其特征是所述进行晶圆级老化筛选的工序是在防止所述合格元件的所述金属凸点与老化筛选装置之间接触的情况下进行的。
CNB031060935A 2002-02-22 2003-02-24 半导体装置及其制造方法 Expired - Fee Related CN1323436C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002045672 2002-02-22
JP2002045672A JP3759909B2 (ja) 2002-02-22 2002-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1445847A CN1445847A (zh) 2003-10-01
CN1323436C true CN1323436C (zh) 2007-06-27

Family

ID=27750590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031060935A Expired - Fee Related CN1323436C (zh) 2002-02-22 2003-02-24 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US6853078B2 (zh)
JP (1) JP3759909B2 (zh)
CN (1) CN1323436C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN102157494B (zh) * 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
JP4178417B2 (ja) * 2005-07-25 2008-11-12 セイコーエプソン株式会社 半導体装置の製造方法
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
DE102008014774B4 (de) * 2008-03-18 2015-09-03 Austriamicrosystems Ag Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
KR101002606B1 (ko) 2008-06-30 2010-12-21 (주)시스윈일렉트로닉스 웨이퍼 크랙검출 시스템
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
CN102456578B (zh) * 2010-11-03 2013-09-04 凹凸电子（武汉）有限公司 高压晶体管及其制造方法
WO2016032528A1 (en) * 2014-08-29 2016-03-03 Intel Corporation Technique for filling high aspect ratio, narrow structures with multiple metal layers and associated configurations
FR3039680B1 (fr) * 2015-07-31 2018-10-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de traitement pour puces electroniques d'un element allonge
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR102390987B1 (ko) * 2015-09-08 2022-04-27 삼성전자주식회사 반도체 소자 및 이를 제조하기 위한 방법
CN108292684B (zh) * 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
CN1270416A (zh) * 1999-04-08 2000-10-18 株式会社日立制作所 半导体器件的制造方法
JP2002048839A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094043A (ja) 1999-09-20 2001-04-06 Rohm Co Ltd 半導体チップ
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US6472239B2 (en) * 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270416A (zh) * 1999-04-08 2000-10-18 株式会社日立制作所 半导体器件的制造方法
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP2002048839A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20030162383A1 (en) 2003-08-28
US20050127509A1 (en) 2005-06-16
CN1445847A (zh) 2003-10-01
US7001786B2 (en) 2006-02-21
JP3759909B2 (ja) 2006-03-29
JP2003243462A (ja) 2003-08-29
US6853078B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
CN1323436C (zh) 半导体装置及其制造方法
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US6445069B1 (en) Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US8766431B2 (en) Power MOSFET package
US7482675B2 (en) Probing pads in kerf area for wafer testing
US5146308A (en) Semiconductor package utilizing edge connected semiconductor dice
US10685907B2 (en) Semiconductor structure with through silicon via and method for fabricating and testing the same
US20120326146A1 (en) Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit
US6958543B2 (en) Semiconductor equipment with lateral and vertical MOS regions
JP2003197854A (ja) 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
JPH10223636A (ja) 半導体集積回路装置の製造方法
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
US7768004B2 (en) Semiconductor device including chips with electrically-isolated test elements and its manufacturing method
US20230013898A1 (en) Semiconductor wafer and test method
JP3792931B2 (ja) 半導体装置およびそのテスト方法
US7485475B2 (en) Method of accelerating test of semiconductor device
JP2001111048A (ja) 半導体装置及び絶縁ゲート型バイポーラトランジスタ
CN108573888A (zh) 用于栅极介电完整性测试的结构
CN115602609A (zh) 一种半导体测试结构及其形成方法
US20240088037A1 (en) Integrated circuit chip with backside power delivery and multiple types of backside to frontside vias
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
CN103681595B (zh) 半导体集成电路器件
JPH05326844A (ja) 半導体集積回路
JPH11330175A (ja) 半導体装置およびその製造方法ならびに半導体装置のバーンイン方法
JPH04333263A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070627

Termination date: 20120224