CN1294622C - 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法 - Google Patents

具有薄膜晶体管上滤色器结构的阵列基板及其制造方法 Download PDF

Info

Publication number
CN1294622C
CN1294622C CNB2003101225199A CN200310122519A CN1294622C CN 1294622 C CN1294622 C CN 1294622C CN B2003101225199 A CNB2003101225199 A CN B2003101225199A CN 200310122519 A CN200310122519 A CN 200310122519A CN 1294622 C CN1294622 C CN 1294622C
Authority
CN
China
Prior art keywords
select lines
electrode
insulating barrier
pads
gate pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101225199A
Other languages
English (en)
Other versions
CN1507009A (zh
Inventor
张允琼
朴承烈
金雄权
李钟会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020078007A external-priority patent/KR100870699B1/ko
Priority claimed from KR1020020078910A external-priority patent/KR100864410B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1507009A publication Critical patent/CN1507009A/zh
Application granted granted Critical
Publication of CN1294622C publication Critical patent/CN1294622C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

一种阵列基板器件，包括：在基板上沿着第一方向延伸形成的选通线，其具有栅极；在基板上沿着第二方向延伸形成的数据线，其具有数据焊盘，数据焊盘与数据线的一端隔开，数据线和选通线限定像素区；在基板上形成并与选通线的一端隔开设置的选通焊盘；形成在选通线和数据线的交叉区域的薄膜晶体管，它包括栅极、半导体层、源极、和漏极；除了漏极的一部分之外，与薄膜晶体管、选通线、和数据线交叠的黑底；在像素区中与漏极的一部分与基板接触的第一像素电极；在像素区中在第一像素电极上的滤色器；和在滤色器上的与第一像素电极接触的第二像素电极。

Description

具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
技术领域
本发明涉及液晶显示器及其制造方法，更具体来说，涉及具有薄膜晶体管上滤色器结构的阵列基板及其制造方法。
背景技术
通常，由于平板显示器厚度薄、重量轻、并具有低功耗，因此它们通常被用在便携式设备中。在各种类型的平板显示器中，液晶显示器(LCD)通常用在膝上型计算机监视器和桌上型计算机监视器中，因为它们具有优异的分辨率、彩色图像显示和显示质量。
在LCD装置中，利用液晶分子的光学各向异性和偏振属性来产生图像。液晶分子具有特殊的排列特性，该特殊的排列特性可通过施加电场来修改。因而，由于光学各向异性，入射光根据液晶分子的排列而被折射。
LCD装置包括具有电极并互相隔开和面对的上、下基板，液晶材料置于其间。因而，当给上、下基板的电极施加电压而给液晶材料感应电场时，液晶分子的排列方向根据所提供的电压而改变。通过控制所提供的电压，LCD装置提供各种不同的透光率，以便显示图像数据。
LCD装置通常安装在办公自动化(OA)装置和视频设备中，因为它们的重量轻、设计薄，并且功耗低。在不同类型的LCD装置中，有源矩阵LCD(AM-LCD)具有按照矩阵结构布置的薄膜晶体管和像素电极，并且提供高分辨率和在显示运动图像上的优异特性。典型的LCD板具有上基板、下基板和置于其间的液晶材料层。通常被称为滤色器基板的上基板包括公共电极和滤色器。通常被称为阵列基板的下基板包括开关元件(如薄膜晶体管(TFT))和像素电极。
LCD装置的运行是在以下原理基础上进行的：液晶分子的排列方向取决于在公共电极与像素电极之间感应的电场。相应地，液晶分子用做光学调制元件，该光学调制元件具有根据所提供电压的极性而改变的光学特性。
图1是根据现有技术的液晶显示器的透视图。在图1中，LCD装置11包括通常被称为滤色器基板的上基板5和通常被称为阵列基板的下基板22，并具有置于上基板5与下基板22间的液晶材料层14。在上基板5上，按照矩阵结构形成黑底6和滤色器层8，该矩阵结构包括被黑底6包围的多个红(R)、绿(G)和蓝(B)滤色器。此外，公共电极18形成在上基板5上，以便覆盖滤色器层8和黑底6。
在下基板22上，按照对应于滤色器层8的矩阵结构形成多个薄膜晶体管T。垂直地设置多条交叉的选通线13和数据线15，以便每个TFT T位于邻近选通线13与数据线15的每个交叉部位的位置。此外，多个像素电极17形成在由下基板22的选通线13和数据线15限定的像素区P上，像素电极17包括具有高透射率的透明导电材料，如铟锡氧化物(ITO)或铟锌氧化物(IZO)。
在图1中，设置了对应于每个像素P的存储电容器C，并且将其并联连接到每个像素电极17。存储电容器C由用做第一电容器电极的部分选通线13、用做第二电容器电极的存储金属层30、以及中间绝缘体16构成(在图2中)。由于存储金属层30通过接触孔连接到像素电极17，因此存储电容器C电接触像素电极17。
在图1中，扫描信号通过选通线13提供给薄膜晶体管T的栅极，数据信号通过数据线15提供给薄膜晶体管T的源极。结果，液晶材料层14的液晶分子由薄膜晶体管T的操作来排列和布置，从而控制经过液晶层14的入射光以显示图像。例如，在像素电极17与公共电极18之间感应的电场使液晶材料层14的液晶分子重新排列，以便可以根据所感应的电场将入射光转换成所希望的图像。
当制造图1的LCD装置11时，将上基板5与下基板22对准，并将其附连到下基板22上，在此过程中，上基板5可能没有与下基板22对准，由于在将上基板5和下基板22附连在一起时的容限误差，在完成的LCD装置11中可能发生光泄漏。
图2是沿着根据现有技术的图1的线II-II的示意剖面图。在图2中，薄膜晶体管T形成在下基板22的前表面上，并且包括栅极32、有源层34、源极36、和漏极38。栅极绝缘层16置于栅极32和有源层34之间，以保护栅极32和选通线13。如图1所示，栅极32延伸自选通线13，源极36延伸自数据线15。栅极32、源极36和漏极38都由金属材料形成，而有源层34由硅形成。此外，钝化层40形成在薄膜晶体管T上，起保护作用。在像素区P中，由透明导电材料形成的像素电极17设置在钝化层40上，并接触漏极38和存储金属层30。
在图2中，上基板5与下基板22在薄膜晶体管T上方隔开。在上基板5的后表面上，黑底6设置在对应于薄膜晶体管T、选通线13和数据线15的位置上。黑底6形成在上基板5的整个表面上，并具有与下基板22的像素电极17相对应的开口，如图1所示。黑底6防止在除了像素电极17以外的LCD板中发生光泄漏，并保护薄膜晶体管T不被光照射，以防止在薄膜晶体管T中产生光电流。滤色器层8形成在上基板5的后表面上，以覆盖黑底6，其中每个滤色器8具有红8a、绿8b和蓝8c颜色之一，并对应于像素电极17位于其中的一个像素区P。透明导电材料的公共电极18设置在上基板5上方的滤色器层8上。
在图1和2中，像素电极17与滤色器8具有一一对应关系。此外，如图2所示，为了防止在相邻像素电极17与选通线13和数据线和15之间产生交扰，像素电极17与数据线15隔开距离A，并与选通线13隔开距离B。像素电极17与数据线15和选通线13之间的开口空间A和B引起在LCD装置中的光泄漏。例如，光泄漏主要发生在开口空间A和B中，从而形成在上基板5上的黑底6应该覆盖这些开口空间A和B。然而，当利用下基板22设置上基板5时，或者相反，在上基板5与下基板22之间可能发生失对准现象。因此，黑底6要延伸以完全覆盖这些开口空间A和B，从而将黑底6设计成可提供对准余量以防止光泄漏。然而，当延伸黑底6时，减小了液晶板的孔径比(aperture ratio)，减小的量等于黑底6的对准余量。而且，如果在黑底6的对准余量中存在误差，则在开口空间A和B中仍然会发生光泄漏，并且使LCD装置的图像质量下降。
发明内容
因此，本发明旨在提供一种具有薄膜晶体管上滤色器(COT)结构的阵列基板的液晶显示器，以及制造具有薄膜晶体管上滤色器(COT)结构的阵列基板的方法，该阵列基板基本上消除了由于现有技术的限制和缺陷所导致的一个或多个问题。
本发明的目的是提供一种提供高孔径比的用于液晶显示器的阵列基板。
本发明的另一目的是提供一种用于液晶显示器的阵列基板的制造方法，该方法具有简化和稳定的制造工艺并提高了生产合格率。
本发明的其他特征和优点将在下面的说明中阐释，其中部分地可从下面的说明中明显看出，或者可以通过实施本发明而学习到。通过在书面说明及其权利要求书中以及附图中所特别指出的结构，可认识并实现本发明的目的和其它优点。
为了实现这些和其它优点并根据本发明的目的，如具体实现和广泛说明的那样，阵列基板器件包括：选通线，在基板上沿第一方向延伸形成，其具有栅极；数据线，在基板上沿第二方向延伸形成，其具有数据焊盘，该数据焊盘设置在数据线的一端，数据线和选通线限定像素区；选通焊盘，在基板上形成并与选通线的一端在位置上隔开设置；薄膜晶体管，形成在选通线与数据线的交叉区域，它包括栅极、半导体层、源极、和漏极；黑底，除了漏极的一部分之外，与薄膜晶体管、选通线、和数据线交叠；第一像素电极，位于像素区，并与漏极的一部分和基板接触；在位于像素区的第一像素电极上的滤色器；以及在滤色器上的与第一像素电极接触的第二像素电极。
在另一方面中，形成阵列基板的方法包括：形成在基板上沿第一方向延伸的选通线，该选通线具有延伸自其的栅极；在栅极上方依次形成本征非晶硅的有源层和非本征非晶硅层的欧姆接触层；同时形成数据线、数据焊盘、选通焊盘、源极和漏极，数据线设置得与选通线垂直交叉并限定像素区，其中栅极、有源层和欧姆接触层以及源极和漏极构成薄膜晶体管；形成黑底，除了漏极的一部分以外，黑底与薄膜晶体管、选通线和数据线交叠；形成与黑底交叠的第一透明电极层，第一透明电极接触漏极的所述部分；在像素区中的第一透明电极层上形成滤色器和在选通线的一端上方形成滤色器图形；以及，沿着基板的整个表面形成第二透明电极层，以覆盖滤色器、滤色器图形和第一透明电极层。
在另一方面中，形成阵列基板的方法包括：使用第一金属层形成沿第一方向延伸的选通线，该选通线包括延伸自其的栅极；在基板上形成第一绝缘层，以覆盖选通线和栅极；在第一绝缘层上依次形成本征非晶硅层、非本征非晶硅层和第二金属层；对本征非晶硅层、非本征非晶硅层和第二金属层进行构图，以形成数据线、数据焊盘、选通焊盘、源极、漏极和多个半导体图形，其中数据线设置成与选通线垂直交叉并限定像素区；刻蚀源极和漏极之间的非本征非晶硅图形的部分，以便形成本征非晶硅图形的有源层和非本征非晶硅图形的欧姆接触层，其中栅极、有源层和欧姆接触层、以及源极和漏极在选通线和数据线的交叉位置构成薄膜晶体管；形成黑底，除了漏极的一部分之外，该黑底与薄膜晶体管、选通线和数据线交叠；形成与黑底交叠并接触漏极的一部分的第一透明电极层；在像素区中的第一透明电极层上形成滤色器，和在选通线的一端上方形成滤色器图形；形成第二透明电极层，以覆盖滤色器、滤色器图形和第一透明电极层。
在另一方面中，用于液晶显示器的具有薄膜晶体管上滤色器(COT)结构的阵列基板包括：具有显示区、非显示区和边界区的基板，边界区设置在显示器与非显示区之间；在显示区内的基板上的多条选通线；在非显示区内的基板上的多个选通焊盘；设置在非显示区和边界区中的基板上的多条选通连线，它们将选通线连接到选通焊盘；与选通线交叉并限定多个像素区的多条数据线；多个薄膜晶体管，每个都位于选通线与数据线的交叉位置附近，并且包括栅极、有源层、源极和漏极；设置在薄膜晶体管、选通线和数据线上方的黑底；设置在像素区中的多个滤色器；设置在非显示区的一部分和边界区中的遮光图形，所述边界区与选通连线和选通连线之间的间隔相对应；以及，设置在像素区中的多个像素电极，每个像素电极都接触薄膜晶体管的漏极。
在另一方面中，用于液晶显示器的具有薄膜晶体管上滤色器(COT)结构的阵列基板包括：具有显示区、非显示区和边界区的基板，边界区设置在显示器与非显示区之间；在显示区内的基板上的多条选通线；在非显示区内的基板上的多个选通焊盘；设置在非显示区和边界区中的基板上的多条选通连线，每条选通连线将选通线之一连接到选通焊盘之一；与选通线交叉并限定多个像素区的多条数据线；多个薄膜晶体管，每个都位于选通线与数据线的交叉位置附近，并包括栅极、有源层、源极和漏极；位于薄膜晶体管、选通线和数据线上方的黑底；设置在像素区中的多个滤色器；设置在非显示区的一部分和边界区中的遮光图形，所述边界区与选通连线之间的空间相对应；在黑底和遮光图形上的无机绝缘体；以及设置在像素区中的多个像素电极，每个像素电极都接触薄膜晶体管的漏极。
应该理解，前面的一般性说明和下面的详细说明都是示例和解释性的，用于提供对所述发明的进一步解释。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且被并入构成本申请的一部分，示出了本发明的实施例，并与说明书一起用于解释本发明的原理。图中：
图1是根据现有技术的液晶显示器的透视图；
图2是沿根据现有技术的图1的线II-II截取的示意剖面图；
图3是根据本发明的具有薄膜晶体管上滤色器结构的示例阵列基板的平面图；
图4A-4I是沿图3的线IV-IV截取的剖面图，示出根据本发明的示例加工步骤；
图5A-5I是沿图3的线V-V截取的剖面图，示出根据本发明的示例加工步骤；
图6A-6I是沿图3的线VI-VI截取的剖面图，示出根据本发明的示例加工步骤；
图7是根据本发明的具有薄膜晶体管上滤色器结构的另一示例阵列基板的平面图；
图8A-8M是沿图7的线VIII-VIII截取的剖面图，示出根据本发明的示例加工步骤；
图9A-9M是沿图7的线IX-IX截取的剖面图，示出根据本发明的示例加工步骤；
图10A-10M是沿图7的线X-X截取的剖面图，示出根据本发明的示例加工步骤；
图11是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的示例周边部分的平面图；
图12是沿图11的线XII-XII截取的剖面图，示出根据本发明的具有薄膜晶体管上滤色器(COT)结构的示例液晶显示器；
图13是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的另一示例周边部分的平面图；
图14A和14B是沿根据本发明的图13的线XIV-XIV截取的剖面图；
图15是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的另一示例周边部分的平面图；
图16A和16B是沿根据本发明的图15的线XVI-XVI截取的剖面图；
图17是根据本发明的示例密封图形结构的剖面图；以及
图18A-18C是沿根据本发明的图15的线XVIII-XVIII截取的剖面图。
具体实施方式
下面具体说明本发明的优选实施例，其示例示于附图中。
图3是根据本发明的具有薄膜晶体管上滤色器结构的示意阵列基板的平面图。在图3中，阵列基板100可包括沿第一方向设置的多条选通线102和沿垂直于第一方向的第二方向设置的多条数据线116。因此，多条选通线102和多条数据线116互相交叉以限定多个像素区P。每个数据线116可包括至少设置在数据线116的一端的数据焊盘118，每条选通线102可包括至少设置在选通线102一端的选通焊盘122。另选地，多个数据焊盘118和选通焊盘122可以分别设置在数据线116和选通线102的相反端。薄膜晶体管T可形成在选通线102与数据线116的每个交叉部分，并可包括栅极104、有源层108、源极112、和漏极114。在由所述多条选通线102和数据线116限定的像素区P内，可设置多个红(R)、绿(G)和蓝(B)滤色器140a、140b和140c。此外，对应于每个像素区P，可以设置由第一和第二像素电极148和150构成的双层像素电极。第一像素电极148和第二像素电极150可具有相似的形状。尽管图3中未示出，第一像素电极148可设置在滤色器140的下面，并可接触漏极114，而第二像素电极150可设置在滤色器140上并可接触第一像素电极148。例如，每个滤色器140可位于第一像素电极148和第二像素电极150之间，第二像素电极150可通过第一像素电极148电接触漏极114。
在图3中，可在选通线102的部分和存储金属层120内包含存储电容器Cst。相应地，选通线102的部分可用作存储电容器Cst的第一电极，存储金属层120可用作存储电容器Cst的第二电极。此外，第一像素电极148和第二像素电极150可电接触存储金属层120，以便它们并联地电连接到存储电容器Cst。
图3的阵列基板100可定义为薄膜晶体管上滤色器(COT)结构。在这种COT结构中，黑底128和滤色器140可形成在阵列基板100上，其中黑底128可设置成与所有薄膜晶体管T、选通线102和数据线116相对应，以防止在LCD装置中的光泄漏。黑底128可由不透明有机材料形成，以阻挡光入射到薄膜晶体管T上和保护薄膜晶体管T不受外部影响。
此外，在图3所示的COT结构中，选通焊盘122可与数据线116和数据焊盘118使用相同材料同时形成。选通焊盘122可由足以抵抗用于构图滤色器140a、140b和140c的化学制品的材料形成。而且，双层选通焊盘端子可由设置在选通焊盘122的部分上方并与选通焊盘122电连接的第一选通焊盘端子152和第二选通焊盘端子154构成。此外，可在数据焊盘118上方设置由第一数据焊盘端子156和第二数据焊盘端子158构成的双层数据焊盘端子。可在选通焊盘122的部分和选通线102的端部上方设置由第一连接电极160和第二连接电极162构成的双层连接电极。双层连接电极可将选通线102的端部电连接到选通焊盘122。
此外，滤色器图形142可置于第一栅极连接电极160与第二栅极连接电极162之间。由于选通线102对于用于构图绝缘体、滤色器和导电层的刻蚀和显影溶液的化学耐受性较弱，因此滤色器图形142可形成在选通线102的端部上方，以保护选通线102不被刻蚀和显影溶液影响。例如，滤色器图形142可防止刻蚀剂和显影剂溶液影响选通线102和使其退化。而且，由于刻蚀剂和显影剂溶液可引起焊盘端子152、154、156和158、以及选通线102之间的电化(Galvanic)腐蚀，因此滤色器图形142可设置在选通线102的端部上方，特别是在第一连接电极160和第二连接电极162之间。因此，刻蚀剂和显影剂溶液不会损伤由铝基材料形成的选通线102。
图4A-4I是沿图3的线IV-IV截取的剖面图，显示了表示根据本发明的示例加工步骤，并且示出了用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的像素区的加工步骤。图5A-5I是沿图3的线V-V截取的剖面图，显示了根据本发明的示例加工步骤，并且示出用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的选通焊盘的加工步骤。图6A-6I是沿图3的线VI-VI截取的剖面图，显示了根据本发明的示例加工步骤，并且示出了用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的数据焊盘的加工步骤。
在图4A、5A和6A中，第一金属层可淀积在基板100的表面上，并使用第一掩模工艺对第一金属层进行构图以形成选通线102和栅极104，其中栅极104可延伸自选通线102。第一金属层可以是具有低电阻的铝基材料，以便防止信号延迟。但是，由于铝基材料具有不良的抗腐蚀性，从而在用于构图绝缘体、滤色器和其它导电材料的刻蚀/显影溶液中性能是非常弱的，因此铝基材料可能被刻蚀/显影溶液损伤。例如，如果透明导电材料形成在基板100上方，刻蚀/显影溶液可能在透明导电材料与铝基选通线102和栅极104之间引起电化腐蚀，由此将损伤铝基元件。
在基板100上形成选通线102和栅极104之后，可在基板100上形成栅极绝缘层106(或第一绝缘层)，以覆盖选通线102和栅极104。第一绝缘层106可由无机材料形成，如硅氮化物(SiNx)和氧化硅(SiO2)。然后，可沿着第一绝缘层106的整个表面依次淀积本征非晶硅层(例如a-Si:H)和掺杂非晶硅层(例如n+a-Si:H)，并且同时使用第二掩模工艺进行构图，以形成有源层108和欧姆接触层110。有源层108可设置在栅极104上方，欧姆接触层110可设置在有源层108上。
在图4B、5B和6B中，形成有源层108和欧姆接触层110之后，可以在基板100上淀积第二金属层，并使用第三掩模工艺对第二金属层进行构图，以形成源极112、漏极114、数据线116、数据焊盘118、存储金属层120和选通焊盘122。第二金属层可由铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)、及其任何组合的合金中的一种形成。源极112可延伸自数据线116并可接触欧姆接触层110的一部分。漏极114可与源极112隔开，并可接触欧姆接触层110的另一部分。数据焊盘118可在数据线116的端部与数据线116相连，存储金属层120可具有岛状的形状，并与选通线102的部分交叠。选通焊盘122可具有岛状的形状并可以与选通线102的端部隔开。如图5B所示，选通焊盘122可通过第一绝缘层106与选通线102电绝缘。
在构图第二金属层以形成上述金属图形之后，可使用源极112和漏极114作为掩模，对源极112与漏极114之间的部分欧姆接触层110进行刻蚀。因此，可以形成薄膜晶体管T和存储电容器Cst。即，如参照图3所述，薄膜晶体管T可包括栅极104、有源层108、欧姆接触层110、源极112、和漏极114。此外，存储电容器Cst可包括选通线102的部分、存储金属层120和置于其间的第一绝缘层106。
接着，沿基板100的整个表面淀积第二绝缘层124，以覆盖构图后的第二金属层，并且该第二绝缘层124可由氮化硅(SiNx)或氧化硅(SiO2)形成。第二绝缘层124可增强后来形成的有机层与基板100的粘接性，其中第二绝缘层124可防止有源层108与有机层之间的不良接触性。如果在有源层108与有机层之间没有发生不良接触性，可以不需要第二绝缘层124。
在土4C、5C和6C中，在第二绝缘层124上可淀积具有低介电常数的不透明有机材料126。不透明有机材料126可具有黑色，以便它可用做黑底。
在图4D、5D和6D中，可使用第四掩模工艺对形成在第二绝缘层124上的不透明有机材料126进行构图，以形成黑底128。如图3和4D所示，黑底128可形成在设置在显示区内的薄膜晶体管T(图3中)、选通线102和数据线116上。由于黑底128可由有机材料形成，所以它可保护薄膜晶体管T。此外，由于黑底128覆盖了存储金属层120的一部分，所以它还可保护存储电容器。
在图4E、5E和6E中，可在基板100的整个表面上形成第三绝缘层130，以覆盖黑底128。第三绝缘层130可由无机绝缘材料形成，如氮化硅(SiNx)或氧化硅(SiO2)。
在图4F、5F和6F中，可使用第五掩模工艺在像素区P内同时对第一、第二和第三绝缘层106、124和130进行构图。这样，可露出漏极114的端侧部和存储金属层120的端侧部。尽管图4F示出通过构图第一绝缘层106而露出基板100，第一绝缘层106可保留下来，而只对第二和第三绝缘层124和130进行构图以露出漏极114和存储金属层120的端侧部。此外，基板100上的第一绝缘层106的其余部分可控制后来形成的滤色器的高度。在像素区P内对第一、第二和第三绝缘层106、124和130进行构图时，可以在焊盘区域内(即非显示区内)形成第一、第二和第三接触孔132、134和136。第一接触孔132可通过构图第二和第三绝缘层124和130而形成，由此露出选通焊盘122的一部分。第二接触孔134也可通过构图第二和第三绝缘层124和130而形成，由此露出数据焊盘118的一部分。另一方面，第三接触孔136可通过构图第一、第二和第三绝缘层106、124和130而形成，由此露出选通线102的端部。如图5F所示，第一接触孔132可形成为多个，以便在随后的步骤中，可使用与第三接触孔136相邻的一个第一接触孔将选通线102电连接到选通焊盘122，如图5G-5I所示。
在图4G、5G和6G中，可沿基板100的整个表面淀积铟锡氧化物(ITO)或铟锌氧化物(IZO)的第一透明电极层138，以覆盖构图后的第三绝缘层130并接触漏极106和存储金属层120的暴露侧部。然后，可以在第一透明电极层138上形成彩色树脂，并对该彩色树脂进行显影以形成具有红(R)、绿(G)和蓝(B)颜色的滤色器140a、140b和140c。滤色器140a、140b和140c可用于显示全光谱颜色，并且可形成在第一透明电极层138上的像素区P内。红、绿和蓝色滤色器140a、140b和140c可通过形成并显影红、绿和蓝色树脂而依次形成。当形成滤色器140a、140b和140c之一时，例如，当形成红(R)滤色器140a时，滤色器图形142还可形成在选通线102的端部上方。特别是，滤色器图形142可形成得与第三接触孔136对应并配合到其中。如上所述，滤色器图形142可保护铝基选通线102和电极104不受用于刻蚀和显影阵列元件的刻蚀剂和显影剂溶液的影响。
同时，当显影彩色树脂时，第一透明电极层138可防止用于构图滤色器的显影溶液(即，显影剂)渗透到下面其它的基础金属层中。在选通线102和栅极104的阶梯部分中，栅极绝缘层106和其它绝缘层可以形成得具有针孔和裂纹。这样，当显影滤色器时，用于滤色器的显影剂可能渗透到绝缘层106、124和130中，从而使由铝基材料形成的选通线102和栅极104退化。通过形成第一透明电极层138，可防止退化，并且可以提供工艺稳定性。因此，可保护化学性能弱的选通线102和栅极104不受显影剂的影响。
在图4H、5H和6H中，沿基板100的整个表面形成第二透明电极层146，以覆盖所有滤色器140、滤色器图形142、和第一透明电极层138的暴露部分。第二透明电极层146可包括与第一透明电极层138材料相同的铟锡氧化物或铟锌氧化物。如图4H和5H所示，第二透明电极层146可以在每个滤色器140的两侧和在滤色器图形142的两侧接触第一透明电极层138。此外，如图6H所示，第二透明电极层146可在数据焊盘部分内接触第一透明电极层138。
在图4I、5I和6I中，可使用第六掩模工艺对第一和第二透明电极层138和146进行构图，以形成双层像素电极(即，夹层像素电极)、双层选通焊盘端子、双层连接电极、和双层数据焊盘端子。双层像素电极可包括第一像素电极148和第二像素电极150。双层选通焊盘端子可包括第一选通焊盘端子152和第二选通焊盘端子154，双层数据焊盘端子可包括第一数据焊盘端子156和第二数据焊盘端子158。此外，双层连接电极可包括第一连接电极160和第二连接电极162。
可使用相同掩模同时构图第一和第二透明电极层138和146，以便夹层像素电极可形成得与每个像素区P对应。另选地，可以首先构图第一透明电极层138，并在其上形成滤色器，然后可以构图第二透明电极层146。每个滤色器140可置于夹层像素电极之间以便处于第一像素电极148与第二像素电极150之间。如图4I所示，由于第二像素电极150可以在滤色器140的两侧接触第一像素电极148，所以夹层像素电极可与薄膜晶体管T电连接，并且可以并联连接到存储电容器Cst(在图3中)。
在图5I和6I中，使用相同掩模与双层像素电极一起形成双层选通焊盘端子、连接线和数据焊盘端子。双层选通焊盘端子可直接形成在选通焊盘122上方，并且可通过第一接触孔132之一接触选通焊盘122。此外，双层数据焊盘端子可直接形成在数据焊盘118上方，并且可通过第二接触孔134接触数据焊盘118。双层连接电极可包括第一和第二连接电极160和162，并且可形成得与选通焊盘122的部分和选通线102的端部相交叠，以便双层连接电极分别通过第一接触孔132和第三接触孔136接触选通焊盘122和选通线102。因此，双层连接电极可将选通线102电连接到选通焊盘122。
同时，滤色器图形142可置于第一和第二连接电极160和162之间。如果滤色器图形142没有被形成得配合到第三接触孔136中，则用于刻蚀双层透明电极层的刻蚀剂溶液和用于形成滤色器的显影剂溶液可能使选通线102退化。具体而言，在选通线102与双层连接电极之间可能发生电化腐蚀，从而使选通线102退化。
根据本发明，由于选通焊盘可由与数据线相同的材料形成，即由铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)、和其任何组合的合金形成，所以选通焊盘不会被用于构图彩色树脂和滤色器的显影剂溶液损伤，该材料对显影剂溶液的抵抗能力较强。此外，由于第一透明电极层和滤色器图形，在随后的制备过程中，铝基选通线不会被刻蚀剂溶液和显影剂溶液损伤。
图7是示出根据本发明的具有薄膜晶体管上滤色器结构的另一示例阵列基板的平面图。在图7中，阵列基板200可包括沿第一方向设置的多条选通线202和沿垂直于第一方向的第二方向设置的多条数据线224，其中多条选通线202和数据线224互相交叉，限定了多个像素区P。此外，每条数据线224可包括数据焊盘230，每条选通线202可包括选通焊盘232。薄膜晶体管T可形成在选通线202与数据线224的每个交叉部分，并且可包括栅极204、有源层236a、源极246和漏极248。与图3的阵列基板不同，有源层236a以及源极246和漏极和248可使用相同的掩模工艺形成。此外，非晶硅图形234a和240a可设置在数据线224、数据焊盘230和选通焊盘232之下。
在像素区P内，可形成多个红(R)、绿(G)和蓝(B)滤色器266a、266b和266c。此外，双层像素电极可包括对应于每个像素区P而设置的第一和第二像素电极272和274，其中第一像素电极272和第二像素电极274可具有相似的形状。尽管图7中未示出，第一像素电极272可设置在滤色器266的下面，并且可以接触漏极248，第二像素电极274可设置在滤色器266上并可接触第一像素电极272。而且，每个滤色器266可位于第一像素电极272与第二像素电极274之间，第二像素电极274可通过第一像素电极272电接触漏极248。
同时，存储电容器Cst可包括在选通线202的一部分和存储金属层228中。这样，选通线202的该部分可用做存储电容器Cst的第一电极，存储金属层228可用做存储电容器Cst的第二电极。此外，第一和第二像素电极272和274可电接触存储金属层228，以并联地电连接到存储电容器Cst。这样，由于存储金属层228可与数据线224一起形成，非晶硅图形238a还可设置在存储金属层228的下面。
在图7中，阵列基板200可包括薄膜晶体管上滤色器(COT)结构，其中黑底254和滤色器266可形成在阵列基板200上。黑底254可设置成与薄膜晶体管T、选通线202和数据线224相对应，从而防止在LCD装置中发生光泄漏。黑底254可由不透明有机材料形成，从而阻挡光入射到薄膜晶体管T上并且保护薄膜晶体管T不受外部撞击。
在图7中，选通焊盘232可使用相同材料与数据线224和数据焊盘230同时形成。选通焊盘232可由能抵抗用于构图滤色器266a、266b和266c的化学制品溶液的材料形成。此外，双层选通焊盘端子可包括设置在选通焊盘232的一部分上面的第一选通焊盘端子276和第二选通焊盘端子278，以与选通焊盘232电连接。此外，双层数据焊盘端子可包括设置在数据焊盘230上面的第一数据焊盘端子280和第二数据焊盘端子282。双层连接电极可包括设置在选通焊盘232的一部分和选通线202的端部上方的第一连接电极284和第二连接电极286。因而，双层连接电极可将选通线202电连接到选通焊盘232。
滤色器图形268可置于第一和第二栅极连接电极284和286之间，以形成在选通线202的端部上面，从而保护选通线202不受刻蚀剂溶液和显影剂溶液的影响，因为选通线202的化学耐受性很弱。具体而言，滤色器图形268可防止刻蚀剂和显影剂溶液影响选通线202和使其退化。例如，由于刻蚀剂和显影剂溶液可能在焊盘端子276、278、280和282以及选通线202之间引起电化腐蚀，所以滤色器图形268可设置在选通线202的端部上面，尤其是在第一和第二连接电极284和286之间。相应地，刻蚀剂和显影剂溶液不会损伤由铝基材料形成的选通线202。
图8A-8M是沿图7的线VIII-VIII截取的剖面图，显示了根据本发明的示例加工步骤，并且示出了用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的像素区的加工步骤。图9A-9M是沿图7的线IX-IX截取的剖面图，显示了根据本发明的示例加工步骤，并且示出了用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的选通焊盘的加工步骤。图10A-10M是沿图7的线X-X截取的剖面图，显示了根据本发明的示例加工步骤，并且示出了用于形成具有薄膜晶体管上滤色器(COT)结构的阵列基板的数据焊盘的加工步骤。
在图8A、9A和10A中，可以在基板200上限定薄膜晶体管T、像素区P、数据区D、栅极区G、和存储区S。第一金属层可淀积在基板200的表面上，并使用第一掩模工艺对其进行构图，以形成选通线202和栅极204。第一金属层可以是具有高电导率和低电阻的铝基材料，以便防止信号延迟。但是，由于铝基材料具有不良的抗腐蚀性并且对于用于构图绝缘体、滤色器和其它导电材料的刻蚀/显影溶液的耐受性很弱，所以铝基材料可能被刻蚀/显影溶液损伤。例如，如果透明导电材料形成在基板100上面，则刻蚀/显影溶液可能在透明导电材料与铝基选通线102和栅极104之间产生电化腐蚀，由此可能损伤铝基元件。
在图8B、9B和10B中，栅极绝缘层208(即，第一绝缘层)可形成在基板200上，以覆盖选通线202和栅极204。栅极绝缘层208可由无机材料形成，如氮化硅(SiNx)和氧化硅(SiO2)。接着，可沿着栅极绝缘层208的整个表面依次淀积本征非晶硅层(a-Si:H)210、n+掺杂非晶硅层(n-a-Si:H)212、和第二金属层214。第二金属层214可由铬(Cr)、钼(Mo)、铜(Cu)、钨(W)、钛(Ti)和其任何组合的合金中的一种形成。然后，在第二金属层214上形成光刻胶216。
此外，可以在光刻胶216上面设置具有透射部分M1、遮蔽部分M2和半透射部分M3的掩模M，以便在第二掩模工艺中使用。透射部分M1可允许光完全通过，并且可对应于像素区P，除了用于薄膜晶体管区T和存储区S的部分之外。遮蔽部分M2在第二掩模工艺期间可以完全阻挡光，并且可与数据区D、薄膜晶体管区T、栅极区G和存储区S相对应。半透射部分M3可包括多条狭缝或者可以是半透明膜，以便只有约一半的光可通过。半透射部分M3可对应于薄膜晶体管区T的一部分，尤其是对应于栅极204。
设置掩模M之后，通过掩模M对光刻胶216进行曝光。通过透射部分M1的光完全照射对应区域，而通过半透射部分M3的光较弱地照射对应区域。
在图8C、9C和10C中，对光刻胶216进行显影之后，完全保留与掩模M的遮蔽部分M2相对应的部分，但是完全除去了与透射部分M1相对应的部分。此外，除去和部分地保留了与半透射部分M3相对应的部分。因此，在光刻胶216的显影工艺之后，第一光图形220a和第二光图形220b保留在第二金属层214上，其中所有光图形220在位置上与薄膜晶体管区T、数据区D和栅极区G相对应。
在图8C中，第一光图形220a可具有小于第二光图形220b的高度，因为它被通过掩模M的半透射部分M3的光较弱地照射。相反地，第二光图形220b的高度几乎可以是第一光图形220a的高度的两倍。
在图8D、9D和10D中，可同时刻蚀第二金属层214的露出部分、n+掺杂非晶硅层212、和本征非晶硅层210。相应地，在光图形220的下面可形成数据线224、源-漏金属层226、存储金属层228、数据焊盘230和选通焊盘232。这样，数据线224和数据焊盘230对应于数据区D，选通焊盘232可具有岛状形状并对应于栅极区G，存储金属层228也可具有岛状形状并对应于存储区S，源-漏金属层226可从数据线224伸出并对应于薄膜晶体管区T。
由于n+掺杂非晶硅层212和本征非晶硅层210可与第二金属层214同时被刻蚀，第一、第二、第三和第四半导体图形234、236、238和240可分别形成在数据线224、数据焊盘230、源-漏金属层226、存储金属层228、和选通焊盘232的下面。第一半导体图形234可与数据线224和数据焊盘230相对应，第二半导体图形236可对应于源-漏金属层225，第三半导体图形238可对应于存储金属层228，第四半导体图形240可对应于选通焊盘232。第一、第二、第三和第四半导体图形234、236、238和240可包括本征非晶硅图形234a、236a、238a和240a、以及n+掺杂非晶硅图形234b、236b、238b和240b。
在图8E、9E和10E中，光图形220a和220b可经受灰化工艺以形成薄膜晶体管的有源沟道。灰化工艺可包括干法刻蚀处理以部分地除去光图形220a和220b。在灰化工艺期间，可完全除去第一光图形220a，并且可与第一光图形220a一样多地部分地除去第二光图形220b。因此，在完全除去第一光图形220a时，可部分地除去第二光图形220b，以便可减小第二光图形220b的高度和宽度。结果，可以露出源-漏金属层226的中心部分E，并且可以露出数据线224、存储金属层228、数据焊盘230和选通焊盘232的侧部F。这样，光图形242可具有小于第二光图形220b的宽度和高度，并且可暴露数据线224和存储金属层228的侧部F。此外，与栅极204相对应的中心部分E可完全露出。
在图8F、9F和10F中，可除去露出的部分E和F，直到露出本征非晶硅图形234a、236a、238a和240a为止。然后，可以从源-漏金属层226、存储金属层228、数据焊盘230和选通焊盘232除去被灰化的光图形242。因此，源极246和漏极248可形成在有源层236a(即，本征非晶硅图形)上面。源极246与漏极248之间的有源沟道还可形成在栅极204上方的有源层236a的上面。源极246可从数据线224伸出，并且漏极248可穿过栅极204与源极246隔开。如图7所示，存储金属层238可具有岛状的形状。
在图9F和10F中，选通焊盘232和数据焊盘230可分别完全暴露于栅极区G和数据区D内。数据焊盘230可作为单体设置在数据线224的端部，以便数据焊盘230与数据线224电连接。选通焊盘232可具有岛状的形状并与选通线202相邻设置，但是可以与选通线202电绝缘。
在图8F、9F和10F中，由于可同时除去金属层的部分E和F和n+掺杂非晶硅层，本征非晶硅图形234a、236a、238a和240a可在被构图的金属层224、246、248、228、230和232周围露出。对应于薄膜晶体管区T的本征非晶硅图形236a可称为有源层，有源层236a上的n+掺杂非晶硅层236b可称为欧姆接触层。
同时，存储金属层228可与选通线202的一部分相交叠，其中存储电容器Cst(图7中)可包括选通线202的部分、存储金属层228和至于其间第一绝缘层208。此外，如图7所示，薄膜晶体管T可包括栅极204、有源层236a、欧姆接触层236b、源极246和漏极248。
在图8G、9G和10G中，可以沿着基板200的整个表面淀积第二绝缘层250，以覆盖被构图的第二金属层。第二绝缘层250可由氮化硅(SiNx)或氧化硅(SiO2)形成，以通过防止有源层236a与有机层之间的不良接触性，来增强随后在基板200上形成的有机层的粘接性。如果在有源层236a与有机层之间没有出现不良接触性，则不需要第二绝缘层250。然后，可以在第二绝缘层250上淀积具有低介电常数的不透明有机材料252，它具有黑颜色以用作黑底。
在图8H、9H和10H中，可使用第三掩模工艺对形成在第二绝缘层250上的不透明有机材料252进行构图，以形成黑底254。如图7和8H所示，黑底254可形成在薄膜晶体管T、选通线202、和数据线224上面，所有这些部件都可设置在显示区内。由于黑底254可由有机材料形成，所以它可以保护薄膜晶体管T。此外，黑底254可覆盖存储金属层228的一部分，从而保护存储电容器。
在图8I、9I和10I中，第三绝缘层256可沿着基板200的整个表面形成，以覆盖黑底254。第三绝缘层256可由无机绝缘材料形成，如氮化硅(SiNx)和氧化硅(SiO2)。
在图8J、9J和10J中，可使用第四掩模工艺在像素区P内以及在选通焊盘区和数据焊盘区内对第一、第二和第三绝缘层208、250、和256同时进行构图，从而露出漏极248的端侧部和存储金属层228的端侧部。尽管图8J示出了通过构图第一绝缘层208可以露出基板200，第一绝缘层208可以保留，并且只对第二和第三绝缘层250和256进行构图以露出漏极248和存储金属层228的侧部。此外，基板200上的第一绝缘层208的其余部分可控制在后面的工艺期间形成的滤色器的高度。在像素区P内对第一、第二和第三绝缘层208、250和256进行构图期间，第一、第二和第三接触孔258、260和262可形成在焊盘区内(即，非显示区内)。第一接触孔258可通过构图第二和第三绝缘层250和256而形成，从而露出选通焊盘232的部分。第二接触孔260也可通过构图第二和第三绝缘层250和256而形成，从而露出数据焊盘230的一部分。另一方面，第三接触孔262可通过对第一、第二和第三绝缘层208、250和256进行构图而形成，从而露出选通线202的端部。第一接触孔258可形成为多个，以便与第三接触孔262相邻的一个第一接触孔258可在后来的加工步骤中用于将选通线202电连接到选通焊盘232，如图9K-9M所示。
在图8K、9K和10K中，可以沿着基板200的整个表面淀积铟锡氧化物(ITO)或铟锌氧化物(IZO)的第一透明电极层264，以覆盖被构图的第三绝缘层256并接触漏极248和存储金属层228的露出的侧部。
接着，可在第一透明电极层264上形成彩色树脂，并对该彩色树脂进行显影以形成具有红(R)、绿(G)和蓝(B)颜色的滤色器266a、266b和266c。滤色器266a、266b和266c用于显示全光谱彩色，并且可以形成在第一透明电极层264上的像素区P内。红、绿和蓝色滤色器266a、266b和266c可通过形成和显影红、绿和蓝色树脂而依次形成。当形成滤色器266a、266b和266c之一时，例如，当形成红(R)色滤色器266a时，还可以在选通线202的端部上方和选通焊盘232的一部分上面形成滤色器图形268。特别是，滤色器图形268可形成得与第一接触孔262相对应并且配合到其中。如上所述，滤色器图形268可保护铝基选通线202和电极204不受用于刻蚀和显影阵列元件的刻蚀剂和显影剂溶液的影响。
同时，当显影彩色树脂时，第一透明电极层264可防止用于构图彩色树脂的显影溶液(即，显影剂)渗透到其它的下层金属层中。在选通线202和栅极204的阶梯部分中，栅极绝缘层208和其它绝缘层可形成为具有针孔和裂痕。因此，当显影彩色树脂时，用于彩色树脂的显影剂可能渗透到绝缘层208、250和256中，从而使由铝基材料形成的选通线202和栅极204退化。通过形成第一透明电极层264，可以防止这种退化，并且可以实现工艺稳定性。因此，可以保护化学性能弱的选通线202和栅极204不受显影剂溶液的影响。
在图8L、9L和10L中，可以沿着基板20的整个表面形成第二透明电极层270，以覆盖滤色器266、滤色器图形268、和第一透明电极层264的暴露部分。第二透明电极层270可包括与第一透明电极层264的材料相同的铟锡氧化物或铟锌氧化物。如图8L和9L所示，第二透明电极层270可在每个滤色器266的两侧和在滤色器图形268的两侧接触第一透明电极层264。此外，如图10L所示，第二透明电极层270可交叠并接触数据焊盘部分内的第一透明电极层264。
在图8M、9M和10M中，可使用第五掩模工艺同时构图第一和第二透明电极层264和270，以形成双层像素电极(即，夹层像素电极)、双层选通焊盘端子、双层连接电极和双层数据焊盘端子。双层像素电极可包括第一像素电极272和第二像素电极274，双层选通焊盘端子可包括第一选通焊盘端子276和第二选通焊盘端子278，双层数据焊盘端子可包括第一数据焊盘端子280和第二数据焊盘端子282。此外，双层连接电极可包括第一连接电极284和第二连接电极286。
此外，可采用相同掩模同时对第一和第二透明电极层264和270进行构图，以使夹层像素电极形成得与每个像素区P相对应。另选地，可以首先构图第一透明电极层264，并且在其上形成滤色器，然后可以构图第二透明电极层270。每个滤色器266可置于夹层像素电极中并处于第一像素电极272和第二像素电极274之间。如图8M所示，由于第二像素电极274可在滤色器266的两侧接触第一像素电极272，夹层像素电极可与薄膜晶体管T电连接，并且可以并联连接到存储电容器Cst(在图9J和9K中)。
如图9M和10M所示，双层选通焊盘端子、连接线和数据焊盘端子可采用相同掩模与双层像素电极一起形成。双层选通焊盘端子可直接设置在选通焊盘232上方，并且可以通过第一接触孔258之一接触选通焊盘232。此外，双层数据焊盘端子可直接设置在数据焊盘230上方，并且可以通过第二接触孔260(图10J中)接触数据焊盘230。双层连接电极可包括第一和第二连接电极284和286，并且可以设置成与选通焊盘232的一部分和选通线202的端部相交叠，以便双层连接电极可通过第一接触孔258和第三接触孔262分别接触选通焊盘232和选通线202。因此，双层连接电极可将选通线202电连接到选通焊盘232。
同时，滤色器图形268可以设置在第一连接电极284与第二连接电极和286。相应地，如果滤色器图形268没有形成得与第三接触孔262配合，则刻蚀剂和显影剂溶液可能使选通线202退化。例如，在选通线202与双层连接电极之间发生了电化腐蚀，从而使选通线202退化。
根据本发明，由于选通焊盘可以由与数据线相同的材料形成，即由铬(Cr)、钼(Mo)、铜(Cu)、钨(W)、钛(Ti)、及其任何组合的合金形成，所以选通焊盘不会被用于构图彩色树脂和形成滤色器的显影剂溶液损伤，因为它们抵抗显影剂溶液的性能相对较强。此外，由于第一透明电极层和滤色器图形，在后来的加工步骤期间铝基选通线不会被刻蚀剂和显影剂溶液损伤。
根据本发明，阵列基板只需要五个掩模工艺，如参照图8A-8M、9A-9M和10A-10M所述的。这样，可以提高工作效率，并且可以降低制造成本。此外，由于黑底和滤色器可形成在阵列基板中，所以在设计和对准下基板和上基板时不必考虑对准余量，从而提高了孔径比。此外，可保护化学性能很弱的选通线和栅极不受显影剂和刻蚀剂溶液影响，从而稳定并简化阵列基板的制造工艺，并且降低制造成本。
图11是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的示例周边部分的平面图，并示出了它的显示区和非显示区。在图11中，阵列基板可具有与上述阵列基板类似的薄膜晶体管上滤色器(COT)结构的配置。如图11所示，阵列基板350可分为显示区A1、非显示区A2和边界区A3。在显示区A1内，选通线352可沿着第一方向设置，数据线358可沿着第二方向设置并与选通线352交叉，从而在选通线352和数据线358的交叉部位限定了像素区P。选通焊盘356可设置在非显示区A2内，并且每个选通焊盘356可通过选通连线354连接到选通线352。尽管图11中未示出，数据线358也可通过数据连接线与数据焊盘连接。选通焊盘端子353可具有岛状的形状，并可设置在每个选通焊盘356的上方。此外，选通焊盘端子353可连接到外部驱动电路，并且可用于从外部驱动电路接收驱动信号。
薄膜晶体管T可设置在选通线352和数据线358的交叉部位附近，并且可包括栅极360、有源层362、以及源极364和漏极366。此外，透明导电材料的像素电极368可位于像素区P内。黑底370可设置成与选通线352的一部分、数据线358和薄膜晶体管T相对应，并且可包括对应于像素区P的开口。在像素电极368上设置具有红(R)、绿(G)和蓝(B)颜色的滤色器372a、372b和372c。滤色器372a、372b和372c中的每个都可以与像素区P相对应。
图12是沿图11的线XII-XII截取的剖面图，显示了根据本发明的具有薄膜晶体管上滤色器(COT)结构的示例液晶显示器。在图12中，具有COT结构的液晶显示器390可包括使用密封剂394粘接在一起的第一基板(即，阵列基板)350和第二基板392。密封剂394可位于设置在第一基板350和第二基板392的周围的非显示区A2中。选通焊盘356和选通焊盘端子353可位于非显示区A2内，并且可露出选通焊盘端子353以提供与外部驱动电路的连接。此外，第一和第二偏振器396a和396b可设置在第一和第二基板350和392的外部上。在液晶显示器390中，顶盖398可设置在第二基板392上面以覆盖非显示区A3。透明导电材料的公共电极399可设置在第二基板392的内部上。位于第一基板350上面的是滤色器372a、372b和372c、以及黑底370。尽管图12中未示出，其它阵列元件也可设置在第一基板350上面。
图13是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的另一示例周边部分的平面图。与图11的阵列基板类似，图13的阵列基板400也分成显示区A1、非显示区A2和边界区A3。图13的阵列基板400可以与图11的阵列基板350相同，但是可以包括附加元件。
在显示区A1内，选通线402可沿着第一方向设置，数据线410可沿着第二方向设置并与选通线402交叉，其中选通线402和数据线410的交叉部位可限定像素区P。选通焊盘406可设置在非显示区A2内，每个选通焊盘406可通过选通连线404连接到选通线402。尽管图13中未示出，数据线410也可通过数据连接线与数据焊盘连接。选通焊盘端子408可具有岛状的形状，并可设置在每个选通焊盘406的上方，其中选通焊盘端子408可由透明导电材料形成，并且可连接到外部驱动电路，以从外部驱动电路接收驱动信号。
在选通线402与数据线410的交叉部位，设置了薄膜晶体管T，该薄膜晶体管T包括栅极412、有源层414、以及源极416和漏极418。此外，透明导电材料的像素电极424可位于像素区P内，并且黑底422可设置成与选通线402、数据线410和薄膜晶体管T的位置相对应，其中黑底422可具有对应于像素区P的开口。设置在像素电极424上的是具有红(R)、绿(G)和蓝(B)颜色的滤色器420a、420b和420c，其中每个滤色器420a、420b和420c都可对应于像素区P。
同时，图13的阵列基板400可具有覆盖选通连线404的遮光图形426。例如，遮光图形426可覆盖除了用于选通焊盘406的区域以外的非显示区A2，并且可完全覆盖边界区A3。遮光图形426通常可在与处于显示区A1内的黑底422相同的工艺中形成。另选地，可以在形成滤色器420a、420b和420c的工艺期间形成遮光图形426。如果遮光图形426与滤色器420a、420b和420c一起形成，则遮光图形426可由两个以上的滤色器构成。
图14A和14B是沿根据本发明的图13的线XIV-XIV截取的剖面图。在图14A中，选通连线404可形成在基板400上并且互相分开。如参照图13所述，每条选通连线404可将选通线402连接到选通焊盘406。此外，栅极绝缘层428可形成在基板400上以覆盖选通连线404。尽管图14A示出了栅极绝缘层428为单层，但是栅极绝缘层428可以由双层或三层结构构成。遮光图形426可形成在栅极绝缘层428上，以完全覆盖选通连线404。具体而言，遮光图形426可覆盖选通连线404之间的间隔F。由于选通连线404可由不透明材料形成并且可以不允许光通过，所以遮光图形426可覆盖间隔F而不考虑覆盖选通连线404。同时，如图14B所示，遮光图形426可形成得只覆盖间隔F。
在图14A和14B中，遮光图形426可与选通连线404间的间隔F相对应，并且可防止光泄漏。这样，采用这种阵列基板的液晶显示器可具有高图像质量和分辨率。
设置有遮光图形的区域可以是用于密封剂的位置，所述密封剂用于将第一和第二基板连接在一起，如图12所示。然而，密封剂可能具有与有机材料或树脂的不良界面特性，从而密封剂可能从具有遮光层的阵列基板上剥离下来。这是因为遮光层通常由有机材料或黑色树脂形成。
图15是根据本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板的另一示例周边部分的平面图。在图15中，该阵列基板可以与图13的阵列基板400相同。如图15所示，阵列基板500可分成三个区域：显示区A1；非显示区A2；和边界区A3。在显示区A1内，选通线502可沿着第一方向设置，数据线510可沿着与选通线502交叉的第二方向设置，其中选通线502与数据线510的交叉部位限定了像素区P。此外，选通焊盘506可设置在非显示区A2内，其中每个选通焊盘506可通过选通连线504连接到选通线502。尽管图15中未示出，数据线510可通过数据连接线与数据焊盘连接。具有岛状形状的选通焊盘端子508可设置在每个选通焊盘506的上方，并且可以由透明导电材料形成。尽管图15中未示出，选通焊盘端子508可连接到外部驱动电路，并可从外部驱动电路接收驱动信号。
薄膜晶体管T可设置在选通线502与数据线510的交叉部位附近，并且可包括栅极512、有源层514、以及源极516和漏极518。此外，透明导电材料的像素电极524可位于像素区P内，黑底522可设置成与选通线502、数据线510和薄膜晶体管T相对应，并且可包括对应于像素区P的开口。设置在像素电极524上的是具有红(R)、绿(G)和蓝(B)色的滤色器520a、520b和520c，其中每个滤色器520a、520b和520c都可对应于像素区P。
同时，图15的阵列基板500可包括覆盖选通连线504的遮光图形526。例如，遮光图形526可覆盖除了用于选通焊盘506的区域以外的非显示区A2，并且可以完全覆盖边界区A3。遮光图形526可在与处于显示区A1内的黑底522相同的工艺中形成。另选地，可以在形成滤色器520a、520b和520c的工艺期间形成遮光图形526。如果遮光图形526与滤色器520a、520b和520c一起形成，则遮光图形526可由两个以上的滤色器构成。
设置在遮光图形526上的是无机绝缘体528，密封图形530可设置在无机绝缘体528上。尽管图15中示出了无机绝缘体528和密封图形530可具有不同宽度，但是绝缘体528和密封图形530也可以具有相同宽度。此外，无机绝缘体528和密封图形530的构造和结构可以改变。
图16A和16B是沿着根据本发明的图15的线XVI-XVI截取的剖面图。在图16A中，选通连线504可形成在基板500上，并且可以互相隔开。如参照图15所述，每条选通连线504可将选通线502连接到选通焊盘506，栅极绝缘层532可形成在基板500上，以覆盖选通连线504。尽管图16A示出了栅极绝缘层532为单层，但是栅极绝缘层532也可由双层或三层结构构成，并且遮光图形526可形成在栅极绝缘层532上。在图16A中，遮光图形526可具有对应于选通连线504的开口，其中遮光图形526与选通连线504间的间隔F相对应，并且可以只覆盖间隔F。相应地，遮光图形526可覆盖在液晶显示器中可能发生光泄漏的区域。
遮光图形526可与处于图15的显示区A1内的黑底522在相同工艺中形成。另选地，可以在形成滤色器520a、520b和520c的工艺期间形成遮光图形526。如果遮光图形526与滤色器520a、520b和520c一起形成，则遮光图形526可由两个以上的滤色器构成。尽管图16A中示出了具有开口的遮光图形526，但是遮光图形可形成得完全覆盖选通连线504。无机绝缘体528可形成在栅极绝缘层532的上面，以覆盖遮光图形526，并且可包括氮化硅(SiNx)或氧化硅(SiO2)。然后，密封图形530可形成在无机绝缘体528上。
在图16B中，选通连线504可形成在基板500上并且互相隔开。如参照图15所述，每条选通连线504可将选通线502连接到选通焊盘506，栅极绝缘层532可形成在基板500上，以覆盖选通连线504。尽管图16B示出了栅极绝缘层532为单层，但是栅极绝缘层532也可以由双层或三层结构构成。
在形成栅极绝缘层532之后，可以对栅极绝缘层532进行构图，以露出选通连线504，如图16B所示。然后，可以在栅极绝缘层532上形成遮光图形526，以包括与选通连线504相对应的开口，其中遮光图形526与选通连线504间的间隔F相对应，并且只覆盖间隔F。具体而言，遮光图形526可以形成得与被构图的栅极绝缘层532相对应。相应地，遮光图形526可覆盖在液晶显示器中可能发生光泄漏的区域。遮光图形526可在与处于图15的显示区A1内的黑底522相同的工艺中形成。另选地，可以在形成滤色器520a、520b和520c的工艺期间形成遮光图形526。如果遮光图形526与滤色器520a、520b和520c一起形成，则遮光图形526可由两个以上的滤色器构成。此外，无机绝缘体528可形成在栅极绝缘层532的上面，以覆盖遮光图形526，并且可包括氮化硅(SiNx)或氧化硅(SiO2)。然后，密封图形530可形成在无机绝缘体528上。
在图16B中，由于可以对栅极绝缘层532进行构图，所以与图16A相比，密封图形530可以增加，以便增加与栅极绝缘层528的接触面积。
图17是根据本发明的示例密封图形结构的剖面图。尽管图17可与图16B相同，但是可以不提供无机绝缘体。在图17中，选通连线504可形成在基板500上，并且可以互相隔开。如参照图15所述，每条选通连线504可将选通线502连接到选通焊盘506。此外，栅极绝缘层532可以形成在基板500上，以覆盖选通连线504。尽管图17示出了栅极绝缘层532为单层，但是栅极绝缘层532可以由双层或三层结构构成。
形成栅极绝缘层532之后，可以对栅极绝缘层532进行构图，以露出选通连线504，如图17所示。之后，可以在栅极绝缘层532上形成遮光图形526，以便具有与选通连线504相对应的开口。因此，遮光图形526可与选通连线504之间的间隔F相对应，并且可以只覆盖间隔F。例如，遮光图形526可形成得与被构图的栅极绝缘层532相对应。相应地，遮光图形526可覆盖液晶显示器中可能发生光泄漏的区域。遮光图形526可以与处于图15的显示区A1内的黑底522在相同的工艺形成。另选地，可以在形成滤色器520a、520b和520c的工艺期间形成遮光图形526。如果遮光图形526与滤色器520a、520b和520c一起形成，则遮光图形526可以由两个以上滤色器构成。可以使用印刷法在被构图的栅极绝缘层上形成遮光图形526。
形成遮光图形526之后，密封图形530可以形成在遮光图形526的上面，并且可以直接接触遮光图形526和栅连接线504的暴露部分。与图16A和16B不同的是，在遮光图形526与密封图形530之间可以不置入无机绝缘体，如图17所示。尽管在图17中没有采用无机绝缘体，但是密封图形530可以具有足够的粘接强度，因为密封图形可以具有与先前形成的层元件间的增加的接触面积。
图18A-18C是沿根据本发明的图15的线XVIII-XVIII截取的剖面图。在图18A中，栅极512可形成在基板500上，并且栅极绝缘层532可沿着基板500的整个表面形成以覆盖栅极512。有源层514和欧姆接触层515可依次形成在栅极绝缘层532上，特别是形成在栅极512上面。源极516可形成在欧姆接触层515的一部分上，并且漏极518可形成在欧姆接触层515的另一部分上，从而形成薄膜晶体管T，并且源极516和漏极518可以互相隔开。形成源极516和漏极518之后，可以沿着基板500的整个表面形成层间绝缘体533，以便层间绝缘体533覆盖源极516和漏极518。层间绝缘体533可包括无机材料，如氮化硅或氧化硅，并且可以保护暴露的有源层514。
在由选通线502与数据线510的交叉部位限定的像素区P内，如图15所示，具有红(R)和绿(G)颜色的滤色器520a和520b可形成在层间绝缘体533上，其中每个滤色器520可对应于每个像素区P。形成滤色器520之后，可以在层间绝缘体533上和薄膜晶体管T上面形成黑底522。当形成滤色器520或形成黑底522时，还可以形成图15-17的遮光图形526，如前所述。如果遮光图形526与滤色器520一起形成，则遮光图形526可由两个或三个滤色器构成。形成黑底522之后，可以通过同时对层间绝缘体533和滤色器520进行构图来形成暴露一部分漏极518的漏极接触孔。在对层间绝缘体533和滤色器520进行构图时，可以对图17的栅极绝缘层532进行构图以露出选通连线504的部分。此外，图17的栅极绝缘层532可以是包括层间绝缘体533的双层结构。可以在像素区P内的滤色器520b上形成透明导电材料的像素电极524，其中像素电极524可以通过贯穿滤色器520b和层间绝缘体533的接触孔来接触漏极518。
在图18B中，栅极512可形成在基板500上，然后可以沿着基板500的整个表面形成栅极绝缘层532以覆盖栅极512。然后，可以在栅极绝缘层532上、特别是栅极512上面依次形成有源层514和欧姆接触层515。源极516可以形成在欧姆接触层515的一部分上，漏极518可以形成在欧姆接触层515的另一部分上，从而形成薄膜晶体管T。在形成源极516和漏极518之后，可以沿着基板500的整个表面形成层间绝缘体533，以便层间绝缘体533覆盖源极516和漏极518。层间绝缘体533可包括无机材料，如氮化硅或氧化硅，并且可以保护露出的有源层514。
在由选通线502与数据线510的交叉部位限定的像素区P内，如图15所示，具有红(R)和绿(G)颜色的滤色器520a和520b可形成在层间绝缘体533上，其中每个滤色器520可对应于每个像素区P。形成滤色器520之后，可以在层间绝缘体533上和薄膜晶体管T上面形成黑底522，其中黑底522可覆盖有源层514。如前所述，还可以在形成滤色器520和形成黑底522期间形成图15-17的遮光图形526。如果图15-17的遮光图形526与滤色器520一起形成，则遮光图形526可由两个或三个滤色器构成。无机绝缘体528可沿着基板500的整个表面形成，以覆盖黑底522和滤色器520a和520b。可以通过同时对无机绝缘体528和层间绝缘体533进行构图来形成暴露一部分漏极518的漏极接触孔。在无机绝缘体528和层间绝缘体533的构图期间，可以对图17的栅极绝缘层532进行构图以露出选通连线504的所述部分。此外，图17的栅极绝缘层532可以是包括层间绝缘体533的双层。
在图18C中，薄膜晶体管T可以具有与图18A和18B相同的结构。但是，图18C的像素电极和黑底不同于图18A和18B的像素电极和黑底。在图18C中，栅极512可形成在基板500上，栅极绝缘层532可沿着基板500的整个表面形成，以覆盖栅极512。有源层514和欧姆接触层515可以依次形成在栅极绝缘层532上，特别是栅极512上面。源极516可以形成在欧姆接触层515的一部分上，漏极518可以形成在欧姆接触层515的另一部分上，从而形成薄膜晶体管T。在形成源极516和漏极518之后，层间绝缘体533可沿着基板500的整个表面形成，以便层间绝缘体533可覆盖源极516和漏极518。层间绝缘体533可包括无机材料，如氮化硅或氧化硅，并且可以保护露出的有源层514。此外，黑底522可形成在层间绝缘体533上，以覆盖除了一部分漏极518之外的薄膜晶体管T。如前所述，还可以在形成黑底522期间形成图15-17的遮光图形526。
在形成黑底522之后，可以沿着基板500的整个表面来形成无机绝缘层528，以覆盖黑底522。可以在像素区P内对栅极绝缘层532、层间绝缘体533和无机绝缘体528同时进行构图，以露出一部分漏极518。作为构图的结果，基板500可以在像素区P内露出。然后，第一透明导电层524a可沿着基板500的整个表面形成，以覆盖被构图的无机绝缘体528，其中第一透明导电层524a可接触漏极518。然后，滤色器520a和520b可以形成在第一透明导电层524a上，其中每个滤色器520可对应于像素区P。第二透明导电层524b可形成在滤色器520a和520b上，以便接触第一透明导电层524a。然后，可以对第一和第二透明导电层524a和524b同时进行构图，以便形成双层像素电极524。
根据本发明，可以在选通连线上面设置遮光图形，如图13和15所示。不过，遮光图形也可以形成在数据连接线上面。由于本发明的遮光图形可防止沿着基板的周边发生光泄漏，因此该液晶显示器可具有高分辨率图像。
对于本领域内的熟练技术人员来说，显然在不脱离本发明的精神或范围的情况下，可以对本发明的具有薄膜晶体管上滤色器(COT)结构的阵列基板及其制造方法进行各种修改和改变。因此，本发明将覆盖落入所附权利要求书及其等同物的范围内的对本发明的各种修改和改变。

Claims (38)

1、一种阵列基板器件，包括：
在基板上沿着第一方向延伸形成的选通线，其具有栅极；
在基板上沿着第二方向延伸形成的数据线，其具有数据焊盘，数据焊盘设置在数据线的一端，数据线和选通线限定了像素区；
在基板上形成并与选通线的一端在位置上隔开设置的选通焊盘；
形成在选通线与数据线的交叉区域的薄膜晶体管，其包括栅极、半导体层、源极、和漏极；
除了漏极的一部分之外，与薄膜晶体管、选通线、和数据线交叠的黑底；
在像素区中与漏极的一部分和基板接触的第一像素电极；
在像素区中在第一像素电极上的滤色器；和
在滤色器上的与第一像素电极接触的第二像素电极。
2、根据权利要求1的器件，还包括：
覆盖选通线和栅极的第一绝缘层；
覆盖薄膜晶体管、选通焊盘、数据线和数据焊盘的第二绝缘层；
覆盖黑底的第三绝缘层，其中第二和第三绝缘层露出漏极的一部分，并具有多个第一接触孔和第二接触孔，以分别露出选通焊盘和数据焊盘，第一、第二和第三绝缘层具有开口和第三接触孔，以分别露出像素区中的基板和选通线的一端；
直接位于选通焊盘上方的第三绝缘层上的双层选通焊盘端子，该双层选通焊盘端子包括两个透明导电层，并且通过一个第一接触孔接触选通焊盘；
直接位于数据焊盘上方的第三绝缘层上的双层数据焊盘端子，其中该双层数据焊盘端子包括两个透明导电层，并且通过第二接触孔接触数据焊盘；和
双层连接线，其中该双层连接线电极包括由透明导电材料构成的第一和第二连接电极，并且该双层连接电极分别通过一个第一接触孔和通过第三接触孔接触选通焊盘和选通线的一端，从而将选通焊盘电连接到选通线。
3、根据权利要求2的器件，还包括在第一与第二连接电极之间的滤色器图形，其中：
滤色器图形包括与滤色器相同的材料，并且与第三接触孔相对应；
滤色器图形与第一接触孔中的一个相对应，其中双层连接电极通过该一个第一接触孔接触选通焊盘，并且该一个第一接触孔与选通线的一端相邻设置；和
其中滤色器图形由具有红、绿和蓝色中的一种颜色的彩色树脂形成。
4、根据权利要求2的器件，还包括位于选通线上方的第一绝缘层上的存储金属层，其中：
第二和第三绝缘层露出一部分存储金属层；
第一像素电极接触由第二和第三绝缘层露出的存储金属层的所述部分；和
存储金属层和选通线的一部分构成存储电容器，并且第一绝缘层置于存储金属层与选通线之间。
5、根据权利要求4的器件，还包括在存储金属层与第一绝缘层之间的半导体图形，其中半导体图形包括本征非晶硅图形和掺杂非晶硅图形。
6、根据权利要求2的器件，还包括在选通焊盘与第一绝缘层之间、在数据线与第一绝缘层之间、以及在数据焊盘与第一绝缘层之间的多个半导体图形，其中每个半导体图形包括本征非晶硅图形和掺杂非晶硅图形。
7、根据权利要求1的器件，其中第一像素电极直接接触基板。
8、根据权利要求1的器件，其中半导体层包括在栅极上面的本征非晶硅的有源层和在有源层上的掺杂非晶硅的欧姆接触层。
9、一种形成阵列基板的方法，包括：
在基板上形成沿第一方向延伸的选通线，该选通线具有从其伸出的栅极；
在栅极上面依次形成本征非晶硅的有源层和非本征非晶硅层的欧姆接触层；
同时形成数据线、数据焊盘、选通焊盘、源极和漏极，数据线设置成与选通线垂直交叉并限定像素区，其中栅极、有源层和欧姆接触层以及源极和漏极构成薄膜晶体管；
除了漏极的一部分以外，形成与薄膜晶体管、选通线和数据线交叠的黑底；
形成与黑底交叠的第一透明电极层，第一透明电极接触漏极的所述部分；
在像素区中在第一透明电极层上形成滤色器和在选通线的一端上方形成滤色器图形；和
沿着基板的整个表面形成第二透明电极层，以覆盖滤色器、滤色器图形和第一透明电极层。
10、根据权利要求9的方法，还包括：
在基板上形成第一绝缘层，以覆盖选通线和栅极；
沿着基板的整个表面形成第二绝缘层，以覆盖薄膜晶体管、选通焊盘、数据焊盘、和数据线；
沿着基板的整个表面形成第三绝缘层，以覆盖黑底和第二绝缘层；
对第一、第二和第三绝缘层进行构图，以在像素区中露出基板并形成多个第一接触孔、第二接触孔和第三接触孔，第一接触孔露出选通焊盘，第二接触孔露出数据焊盘，第三接触孔露出选通线的一端，其中对第二和第三绝缘层进行构图露出了漏极的一部分；和
对第一和第二透明电极层进行构图以形成第一和第二像素电极、双层选通焊盘端子、数据焊盘端子和双层连接线；
其中双层选通焊盘端子设置在直接位于选通焊盘上方的第三绝缘层上并包括两个透明导电层，并且通过第一接触孔中的一个接触选通焊盘；
其中双层数据焊盘端子设置在直接位于数据焊盘上方的第三绝缘层上并包括两个透明导电层，并且通过第二接触孔接触数据焊盘；和
其中双层连接电极包括由透明导电材料形成的第一和第二连接电极，并分别通过第一接触孔中的一个和通过第三接触孔接触选通焊盘和选通线的一端，从而将选通焊盘电连接到选通线。
11、根据权利要求10的方法，其中：
使用第一掩模形成选通线和栅极；
使用第二掩模形成有源层和欧姆接触层；
使用第三掩模形成数据线、数据焊盘、选通焊盘、以及源极和漏极；
使用第四掩模形成黑底；
使用第五掩模对第一、第二和第三绝缘层进行构图；和
使用第六掩模对第一和第二透明电极层进行构图。
12、根据权利要求11的方法，其中形成数据焊盘和选通焊盘包括在选通线上方形成存储金属层，存储金属层和选通线的一部分构成存储电容器，并且第一绝缘层置于存储金属层与选通线之间。
13、根据权利要求12的方法，其中对第一、第二和第三绝缘层进行构图露出了一部分存储金属层，第一像素电极接触被第二和第三绝缘层露出的存储金属层的该部分。
14、根据权利要求10的方法，其中
滤色器图形设置在第一与第二连接电极之间，并与第三接触孔相对应；
滤色器图形与第一接触孔中的一个相对应，双层连接电极通过该一个第一接触孔接触选通焊盘，并且该一个第一接触孔与选通线的一端相邻设置；和
滤色器和滤色器图形由具有红、绿和蓝色中的一种颜色的彩色树脂形成。
15、根据权利要求9的方法，其中
薄膜晶体管设置在选通线与数据线的交叉部位；
数据焊盘设置在数据线的一端；
选通焊盘设置在第一绝缘层上并与选通线的一端隔开；
源极从数据线延伸到欧姆接触层的一部分上；和
漏极与源极隔开并延伸到欧姆接触层的另一部分上。
16、根据权利要求9的方法，其中
第一像素电极直接接触基板；
第一和第二像素电极构成具有插入的滤色器的夹层像素电极；和
数据线、数据焊盘、选通焊盘、源极和漏极由选自铬、钼、铜、钨、钛、及其任何组合的合金中的金属材料形成。
17、一种形成阵列基板的方法，包括：
使用第一金属层形成沿着第一方向延伸的选通线，包括从选通线延伸的栅极；
在基板上形成第一绝缘层，以覆盖选通线和栅极；
在第一绝缘层上依次形成本征非晶硅层、非本征非晶硅层和第二金属层；
对本征非晶硅层、非本征非晶硅层和第二金属层进行构图，以形成数据线、数据焊盘、选通焊盘、源极、漏极和多个半导体图形，其中数据线设置成与选通线垂直交叉并限定像素区；
刻蚀源极与漏极之间的一部分非本征非晶硅图形，以形成本征非晶硅图形的有源层和非本征非晶硅图形的欧姆接触层，其中栅极、有源层和欧姆接触层、以及源极和漏极在选通线和数据线的交叉部位构成薄膜晶体管；
形成与除了漏极的一部分之外的薄膜晶体管、选通线和数据线交叠的黑底；
形成与黑底交叠并接触漏极的一部分的第一透明电极层；
在像素区中的第一透明电极层上形成滤色器和在选通线的一端上方形成滤色器图形；和
形成第二透明电极层，以覆盖滤色器、滤色器图形和第一透明电极层。
18、根据权利要求17的方法，其中对本征和非本征非晶硅层和第二金属层进行构图包括在第二金属层上形成光刻胶并在光刻胶上面设置掩模，该掩模包括透光部分、遮光部分和半透光部分，所述遮光部分对应于源极、漏极、选通焊盘、数据焊盘和数据线，所述半透光部分对应于半导体图形的有源沟道。
19、根据权利要求17的方法，还包括：
沿着基板的整个表面形成第二绝缘层，以覆盖薄膜晶体管、选通焊盘和数据焊盘；
沿着基板的整个表面形成第三绝缘层，以覆盖黑底和第二绝缘层；
对第一、第二和第三绝缘层进行构图，以在像素区内露出基板并形成多个第一接触孔、第二接触孔和第三接触孔，第一接触孔露出选通焊盘，第二接触孔露出数据焊盘，第三接触孔露出选通线的一端，其中对第二和第三绝缘层进行构图露出了漏极的一部分；和
对第一和第二透明电极层进行构图以形成第一和第二像素电极、双层选通焊盘端子和数据焊盘端子、以及双层连接线；
其中双层选通焊盘端子设置在直接位于选通焊盘上方的第三绝缘层上并包括两个透明导电层，并且通过第一接触孔中的一个接触选通焊盘；
其中双层数据焊盘端子设置在直接位于数据焊盘上方的第三绝缘层上并包括两个透明导电层，并且通过第二接触孔接触数据焊盘；和
其中双层连接电极包括由透明导电材料形成的第一和第二连接电极，并分别通过第一接触孔中的一个和通过第三接触孔接触选通焊盘和选通线的一端，从而将选通焊盘电连接到选通线。
20、根据权利要求19的方法，其中：
形成选通线和栅极使用第一掩模；
对本征和非本征非晶硅层和第二金属层进行构图使用第二掩模；
形成黑底使用第三掩模；
对第一、第二和第三绝缘层进行构图使用第四掩模；和
对第一和第二透明电极层进行构图使用第五掩模。
21、根据权利要求19的方法，其中形成数据焊盘和选通焊盘包括在选通线上方形成存储金属层，存储金属层和选通线的一部分构成存储电容器，其中第一绝缘层置于存储金属层与选通线之间。
22、根据权利要求21的方法，其中对第二和第三绝缘层进行构图露出了一部分存储金属层，第一像素电极接触由第二和第三绝缘层露出的存储金属层。
23、根据权利要求18的方法，其中：
数据焊盘设置在数据线的一端；
选通焊盘与选通线的一端隔开；
源极从数据线延伸到像素区；
漏极与源极隔开；和
半导体图形每个都包括设置在被构图的第二金属层下面的本征非晶硅图形和非本征非晶硅图形。
24、根据权利要求19的方法，其中半导体图形设置在选通焊盘与第一绝缘层之间、在数据线与第一绝缘层之间、以及在数据焊盘与第一绝缘层之间。
25、根据权利要求19的方法，其中：
滤色器图形设置在第一与第二连接电极之间，并与第三接触孔相对应；
滤色器图形与第一接触孔中的一个相对应，双层连接电极通过该一个第一接触孔接触选通焊盘，并且该一个第一接触孔与选通线的一端相邻设置；和
滤色器和滤色器图形由具有红、绿和蓝色中的一种颜色的彩色树脂形成。
26、根据权利要求19的方法，其中：
第一像素电极直接接触基板；
第一和第二像素电极构成具有插入的滤色器的夹层像素电极；和
第二金属层由选自铬、钼、铜、钨、钛及其任何组合的合金中的一种材料形成。
27、一种用于液晶显示器的具有薄膜晶体管上滤色器结构的阵列基板器件，包括：
具有显示区、非显示区和边界区的基板，边界区设置在显示器与非显示区之间；
在显示区内的基板上的多条选通线；
在非显示区内的基板上的多个选通焊盘；
设置在非显示区中和边界区中的基板上的多条选通连线，它们将选通线连接到选通焊盘；
与选通线交叉并限定多个像素区的多条数据线；
多个薄膜晶体管，每个都位于选通线与数据线的交叉部位附近，并且包括栅极、有源层、源极和漏极；
设置在薄膜晶体管、选通线和数据线上方的黑底；
设置在像素区中的多个滤色器；
设置在非显示区的一部分和边界区中的遮光图形，所述边界区与选通连线和选通连线之间的间隔相对应；和
设置在像素区中的多个像素电极，每个像素电极接触薄膜晶体管的漏极。
28、根据权利要求27的器件，还包括在黑底与薄膜晶体管之间的层间绝缘体，该层间绝缘体包括选自氮化硅和氧化硅的无机材料。
29、根据权利要求27的器件，其中遮光图形完全覆盖选通连线之间的间隔以防止光泄漏。
30、根据权利要求27的器件，还包括：
在遮光图形上方的密封图形；和
在密封图形与遮光图形之间的无机绝缘体，
其中无机绝缘体包括选自氮化硅和氧化硅的材料。
31、根据权利要求30的器件，其中密封图形直接接触选通连线。
32、根据权利要求27的器件，其中像素电极包括双层透明导电材料，该双层透明导电材料包括第一和第二层，每个滤色器都设置在第一与第二层之间。
33、一种用于液晶显示器的具有薄膜晶体管上滤色器结构的阵列基板器件，包括：
具有显示区、非显示区和边界区的基板，边界区设置在显示区与非显示区之间；
在显示区内的基板上的多条选通线；
在非显示区内的基板上的多个选通焊盘；
设置在非显示区中和边界区中的基板上的多条选通连线，每条选通连线将选通线之一连接到选通焊盘之一；
与选通线交叉并限定多个像素区的多条数据线；
位于选通线与数据线的交叉部位附近的多个薄膜晶体管，其包括栅极、有源层、源极和漏极；
位于薄膜晶体管、选通线和数据线上方的黑底；
设置在像素区中的多个滤色器；
设置在非显示区的一部分和边界区中的遮光图形，所述边界区与选通连线之间的间隔相对应；
在黑底和遮光图形上的无机绝缘体；和
设置在像素区中的多个像素电极，每个像素电极接触薄膜晶体管的漏极。
34、根据权利要求33的器件，还包括在黑底与薄膜晶体管之间的层间绝缘体，该层间绝缘层包括选自氮化硅和氧化硅的无机材料。
35、根据权利要求33的器件，其中遮光图形完全覆盖选通连线之间的间隔以防止光泄漏。
36、根据权利要求33的器件，还包括在无机绝缘体上的密封图形，其中无机绝缘体包括选自氮化硅和氧化硅的材料。
37、根据权利要求36的器件，其中密封图形直接接触选通连线。
38、根据权利要求33的器件，其中像素电极包括双层透明导电材料，该双层透明导电材料包括第一和第二层，每个滤色器置于第一与第二层之间。
CNB2003101225199A 2002-12-09 2003-12-09 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法 Expired - Fee Related CN1294622C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020020078007A KR100870699B1 (ko) 2002-12-09 2002-12-09 어레이 기판 및 이를 구비한 액정표시장치
KR078007/2002 2002-12-09
KR078910/2002 2002-12-11
KR1020020078910A KR100864410B1 (ko) 2002-12-11 2002-12-11 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
CN1507009A CN1507009A (zh) 2004-06-23
CN1294622C true CN1294622C (zh) 2007-01-10

Family

ID=36083931

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101225199A Expired - Fee Related CN1294622C (zh) 2002-12-09 2003-12-09 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法

Country Status (5)

Country Link
US (4) US7180559B2 (zh)
JP (1) JP4344594B2 (zh)
CN (1) CN1294622C (zh)
GB (1) GB2396244B (zh)
TW (1) TWI230292B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100417916B1 (ko) * 2001-12-29 2004-02-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100942265B1 (ko) * 2004-05-31 2010-02-16 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 제조방법
KR100945354B1 (ko) * 2004-06-29 2010-03-08 엘지디스플레이 주식회사 화소영역외곽부에 블랙매트릭스가 형성된 ｃｏｔ구조액정표시장치
KR101050300B1 (ko) 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
JP2006065327A (ja) * 2004-08-24 2006-03-09 Samsung Electronics Co Ltd 表示基板、これの製造方法及びこれを有する液晶表示装置
JP4947510B2 (ja) * 2004-12-24 2012-06-06 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型表示装置及びその製造方法
GB2421833B (en) 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
JP4761782B2 (ja) * 2005-01-27 2011-08-31 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
KR20070001647A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
CN101443697A (zh) * 2006-07-18 2009-05-27 夏普株式会社 液晶显示面板
KR101318771B1 (ko) * 2006-12-05 2013-10-16 삼성디스플레이 주식회사 액정표시장치
TWI331401B (en) * 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
TWI466298B (zh) * 2007-09-11 2014-12-21 Au Optronics Corp 畫素結構的製作方法
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101413578B1 (ko) * 2007-12-04 2014-07-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101382148B1 (ko) * 2008-04-03 2014-04-09 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI332593B (en) 2008-06-02 2010-11-01 Au Optronics Corp Method for fabricating pixel structure
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
TWI343496B (en) * 2008-07-07 2011-06-11 Au Optronics Corp Method for fabricating pixel structure
KR101490472B1 (ko) * 2008-07-28 2015-02-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP5176814B2 (ja) * 2008-09-22 2013-04-03 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
CN101738760B (zh) * 2008-11-11 2012-08-08 宏碁股份有限公司 像素结构、光学元件、液晶显示装置及其制造方法
KR101544793B1 (ko) 2008-12-04 2015-08-18 삼성디스플레이 주식회사 가변 투명도를 가지는 차광 부재 및 이를 포함하는 표시판과 그 제조 방법
TWI395167B (zh) * 2008-12-12 2013-05-01 Au Optronics Corp 陣列基板與顯示面板
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
TWI408447B (zh) * 2009-10-05 2013-09-11 Au Optronics Corp 主動元件陣列基板以及顯示面板
KR101101007B1 (ko) * 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치
KR101101021B1 (ko) * 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR20110046130A (ko) * 2009-10-28 2011-05-04 삼성전자주식회사 액정 표시 패널
KR101620526B1 (ko) 2010-01-22 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TW201137813A (en) * 2010-04-29 2011-11-01 Wintek Corp Display panel
CN102280436B (zh) 2010-06-09 2014-08-06 北京京东方光电科技有限公司 薄膜金属层接线结构及其制造方法和阵列基板
KR20120056678A (ko) * 2010-11-25 2012-06-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101972463B1 (ko) * 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR101992884B1 (ko) * 2011-12-21 2019-06-26 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8895428B2 (en) * 2012-02-07 2014-11-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of thin film transistor array substrate
KR101455312B1 (ko) 2012-06-21 2014-10-27 엘지디스플레이 주식회사 패턴드 리타더 방식의 입체영상 표시장치 및 그 제조 방법
JP2014106428A (ja) * 2012-11-28 2014-06-09 Japan Display Inc 表示装置及び電子機器
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
KR102084177B1 (ko) * 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
CN104090434B (zh) * 2014-06-25 2016-10-05 京东方科技集团股份有限公司 阵列基板及显示装置
CN104393003A (zh) * 2014-10-31 2015-03-04 深圳市华星光电技术有限公司 一种tft基板及其制造方法
CN104375344B (zh) * 2014-11-21 2017-09-15 深圳市华星光电技术有限公司 液晶显示面板及其彩膜阵列基板
KR102272422B1 (ko) 2015-01-14 2021-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
KR102437684B1 (ko) * 2015-11-30 2022-08-29 엘지디스플레이 주식회사 표시장치
US10243010B2 (en) * 2015-11-30 2019-03-26 Sharp Kabushiki Kaisha Semiconductor substrate and display device
TWI588968B (zh) * 2015-12-08 2017-06-21 群創光電股份有限公司 顯示面板及其製造方法
CN105511189B (zh) * 2016-02-16 2018-10-26 深圳市华星光电技术有限公司 Va型coa液晶显示面板
KR20180078423A (ko) * 2016-12-29 2018-07-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
JP7043204B2 (ja) 2017-09-12 2022-03-29 株式会社ジャパンディスプレイ 表示装置
WO2019064592A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
CN108345153B (zh) * 2018-03-21 2020-12-29 昆山龙腾光电股份有限公司 液晶显示装置及其制作方法
TWI813503B (zh) * 2022-11-10 2023-08-21 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160927A (zh) * 1995-11-17 1997-10-01 株式会社半导体能源研究所 显示器件
CN1279460A (zh) * 1999-07-06 2001-01-10 松下电器产业株式会社 液晶显示装置及其制造方法
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009491B1 (ko) * 1989-11-30 1997-06-13 가부시끼가이샤 도시바 배선재료와 이를 이용한 전자장치 및 액정표시장치
JPH0772473A (ja) * 1993-09-01 1995-03-17 Sony Corp カラー液晶表示装置
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH09113922A (ja) * 1995-10-03 1997-05-02 Internatl Business Mach Corp <Ibm> 液晶表示装置及びその製造方法
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JPH09262633A (ja) 1996-03-27 1997-10-07 Topy Ind Ltd 除雪用エッジ部材の製造方法
JP3130802B2 (ja) * 1996-08-20 2001-01-31 日本電気株式会社 液晶表示装置
JPH10104606A (ja) * 1996-09-27 1998-04-24 Toray Ind Inc 液晶表示装置
US5976734A (en) * 1997-06-02 1999-11-02 Canon Kabushiki Kaisha Preparation process of color liquid crystal display device
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
TW495635B (en) * 1997-07-11 2002-07-21 Hitachi Ltd Liquid crystal display device
JP3085530B2 (ja) * 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP2000162625A (ja) * 1998-11-26 2000-06-16 Sanyo Electric Co Ltd カラー反射型液晶表示装置及びその製造方法
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4362882B2 (ja) * 1999-01-13 2009-11-11 ソニー株式会社 液晶パネル、液晶パネルの製造方法および液晶表示装置
KR100623980B1 (ko) 1999-07-22 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2001066417A (ja) * 1999-06-25 2001-03-16 Fuji Xerox Co Ltd 画素電極一体型カラーフィルターの製造方法
KR100670047B1 (ko) 1999-12-31 2007-01-16 삼성전자주식회사 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
JP2001195005A (ja) * 2000-01-12 2001-07-19 Advanced Display Inc 表示装置および表示装置の製造方法
WO2001081994A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100646790B1 (ko) 2000-07-14 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP3406292B2 (ja) * 2000-11-16 2003-05-12 松下電器産業株式会社 液晶表示装置
JP2002169182A (ja) * 2000-12-05 2002-06-14 Hitachi Ltd 液晶表示装置及びその製造方法
KR100643561B1 (ko) 2000-12-08 2006-11-10 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 어레이기판의 제조방법
JP3750055B2 (ja) * 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100870699B1 (ko) 2002-12-09 2008-11-27 엘지디스플레이 주식회사 어레이 기판 및 이를 구비한 액정표시장치
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160927A (zh) * 1995-11-17 1997-10-01 株式会社半导体能源研究所 显示器件
CN1279460A (zh) * 1999-07-06 2001-01-10 松下电器产业株式会社 液晶显示装置及其制造方法
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法

Also Published As

Publication number Publication date
US20080043164A1 (en) 2008-02-21
US7180559B2 (en) 2007-02-20
US7796204B2 (en) 2010-09-14
US20040109102A1 (en) 2004-06-10
GB2396244A (en) 2004-06-16
JP2004191972A (ja) 2004-07-08
GB0327848D0 (en) 2004-01-07
TW200419232A (en) 2004-10-01
CN1507009A (zh) 2004-06-23
GB2396244B (en) 2006-03-22
JP4344594B2 (ja) 2009-10-14
US7400366B2 (en) 2008-07-15
US20070109467A1 (en) 2007-05-17
US7567310B2 (en) 2009-07-28
TWI230292B (en) 2005-04-01
US20080287029A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
CN1294622C (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN1324387C (zh) Lcd的阵列基板及其制造方法
CN1265233C (zh) 液晶显示设备及其制造方法
CN100335958C (zh) 共平面开关型液晶显示装置及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN103176322B (zh) 液晶显示装置及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN101055388A (zh) 共平面开关模式液晶显示器件及其制造方法
CN1525224A (zh) 透反式液晶显示装置及其制造方法
CN1773354A (zh) 一种液晶显示器件及其制造方法
CN1707338A (zh) 液晶显示器件及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1667477A (zh) 板内切换模式液晶显示器件及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1797156A (zh) 液晶显示器件及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1707340A (zh) 液晶显示器件及其制造方法
CN1555506A (zh) 用于液晶显示器的薄膜晶体管面板
CN1808252A (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN1794067A (zh) 液晶显示器以及用于该液晶显示器的面板
KR20170061201A (ko) 표시 장치
CN1758126A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1885549A (zh) 电光显示装置及其制造方法
CN1277150C (zh) 液晶显示板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG. Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20171209