CN1260796C - 倒装芯片半导体器件的侧面焊接方法 - Google Patents
倒装芯片半导体器件的侧面焊接方法 Download PDFInfo
- Publication number
- CN1260796C CN1260796C CNB2003101240733A CN200310124073A CN1260796C CN 1260796 C CN1260796 C CN 1260796C CN B2003101240733 A CNB2003101240733 A CN B2003101240733A CN 200310124073 A CN200310124073 A CN 200310124073A CN 1260796 C CN1260796 C CN 1260796C
- Authority
- CN
- China
- Prior art keywords
- substrate
- time
- scolder
- hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000003466 welding Methods 0.000 title claims description 86
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 claims abstract description 3
- 238000007747 plating Methods 0.000 claims abstract 3
- 239000000463 material Substances 0.000 claims description 27
- 230000005496 eutectics Effects 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 20
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000007772 electroless plating Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009736 wetting Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 2
- 239000000155 melt Substances 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000012856 packing Methods 0.000 description 5
- 238000010992 reflux Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/035—Soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Abstract
本发明公开一种倒装芯片半导体器件的侧面焊接方法,其中可以获得稳固的焊接并对表面粗糙度不敏感,该方法包括:在其上形成有半导体器件的下衬底的焊接线上形成UBM,在位于下衬底上的UBM上镀敷焊料,在上衬底中形成沟槽以在相应于焊料的位置的位置上与下衬底接触并在沟槽中形成第二UBM,通过在沟槽中嵌入焊料把上衬底和下衬底结合到一起,和在比焊料熔点高的温度下加热上衬底和下衬底使朝向沟槽侧面润湿焊料以把上衬底和下衬底焊接到一起。本发明还公开一种MEMS器件封装件和采用该侧面焊接方法的封装方法。其中该焊接线形成为围绕在该下衬底上形成的所述半导体器件。
Description
技术领域
本发明涉及一种半导体器件的焊接方法和MEMS器件封装件。本发明尤其涉及稳固地焊接器件侧面的倒装芯片半导体器件的侧面焊接方法(side-bonding method)和MEMS器件封装件及其封装方法。
背景技术
焊接集成器件的封装技术的发展对电子产品的小型化和高性能是相当重要的。因此,成功制造微电子机械系统(micro-electromechanical system,MEMS)器件很大程度上取决于封装技术,尤其地,圆片级封装技术(waferlevel package technology)在MEMS器件的大规模生产中是非常重要的。
即使MEMS器件自身具有优良的尺寸和工作性能,鉴于器件性能,为了保护器件而封装MEMS器件是必须的。在圆片级封装的情况中,除了粘接等之外,要焊接的两个衬底应该间隔开小于0.1μm,这限制了器件的发展。此外,通过特定化学反应而形成的焊接严重地受到从外部向该反应施加的条件的影响,所述条件例如是温度、电压、材料性能等,这造成了对器件制造工艺的严重影响。
常规MEMS器件封装件的焊接方法包括阳极焊接(anodic bonding)、硅直接焊接(silicon direct bonding)、低共熔焊接(eutectic bonding)、粘接(adhesivebonding)等。
图1示出阳极焊接实例的示意剖面图。如图1所示,电极30和40连接到上和下衬底10、10’,其通过在特定玻璃产品上淀积硅膜或氧化物膜而形成。随后,向其施加100V或更高的电压以在界面上形成氧化物膜来实现焊接。但是,这种焊接方法仅适用于具有玻璃类接触界面的特定材料。因此,由于晶片表面粗糙可能不会实现焊接,晶粒严重地影响了焊接的成品率。此外,由于该焊接方法需要向器件施加100V或更高的电压,在焊接期间MEMS器件可能发生器件失效。而且,该焊接方法需要相对非常高的处理温度。
图2示出硅直接焊接的一个例子的示意剖面图。如图2所示,用于最初焊接的硅直接焊接以下列方式进行:加热上和下硅衬底10、10’达到非常高温度以在其上形成氧化硅膜并焊接在一起。基本上,硅直接焊接需要晶片的表面处理和非常高的处理温度以便可以在界面上形成氧化硅膜。因此,硅直接焊接的焊接成品率也受到晶粒的影响,并且受晶片表面粗糙度的影响程度要比阳极焊接方法更严重。
图3示出低共熔焊接实例的示意剖面图。如图3所示,焊接以下列方式进行:在上和下衬底10、10’的各自接触表面上形成低共熔材料11、11’,并在低共熔温度或更高温度下加压以产生焊接。通过当各自界面接触时发生反应形成第二膜来实现焊接。因此,两个晶片的表面状态是相当重要的。
此外,如图4所示,实现从固态转化为液态的相变所需的温度取决于所含元素的配比。图4是示出Au-Si低共熔特征曲线的图线表示。在Si的原子重量比大约为18%的情况下,Au和Si可以通过在大约363℃温度下的相互反应而发生相变成为液态。该相变温度要比每个元素各自的熔点低得多,但是如果元素的比率改变,相变温度也显著地改变。因此,焊接对于原子重量的比率控制是特别敏感的。
图5示出使用粘合剂的粘接的剖面图。如图5所示,焊接以如下方式进行:在衬底10’上涂覆粘合剂12,加压和加热。在这种情况下,通过焊接期间蒸发掉粘合剂12内部的溶剂来实现了固态焊接。可以使用的焊接方法包括环氧树脂焊接、玻璃料焊接、焊料膏焊接等。
但是,由粘合剂12组成的焊接层通常由丝网印刷或散布而形成,难于控制粘合剂的形状,造成显著增加的图形尺寸。可以弥补MEMS器件制造期间产生的晶片粗糙,但是由压力引起的焊接层尺寸的显著增加是不利的。此外,由焊接材料中的溶剂产生的释放气体对MEMS器件具有不利的影响。
同时,图6示出在常规MEMS器件封装件中通过通孔13建立电连接的常规方法的剖面图。如图6所示,由于在通孔13的形成期间出现了几微米大的底切(under-cut)13a,使下衬底10的电极14与外部端电路15的电连接成为困难。
发明内容
本发明至少解决上述问题和/或缺点,并至少提供了下述的优点。
因此,本发明一个实施例的一个特征是提供一种方法,使得倒装芯片半导体器件例如MEMS器件封装件中的上和下衬底可以非常稳固地焊接,并且对于衬底表面状态的敏感性降低。
本发明一个实施例的另一特征是提供使用上述焊接方法的MEMS器件封装件和封装方法,其中衬底非常稳固地焊接并且对于衬底表面状态的敏感性降低。
通过提供一种倒装芯片半导体器件的侧面焊接方法可以实现上述和其它特征和优点,该方法包括:沿着其上形成有半导体器件的下衬底的焊接线(bonding line)形成下凸点金属化物(UBM),在位于下衬底上的UBM上电镀焊料,在上衬底中形成沟槽以在相应于焊料位置的位置处与下衬底接触并在沟槽中形成第二UBM,通过在沟槽中嵌入焊料把上衬底和下衬底结合到一起,和在比焊料熔点高的温度加热上衬底和下衬底使得焊料朝向沟槽侧面润湿以把上衬底和下衬底焊接到一起。其中该焊接线形成为围绕在该下衬底上形成的所述半导体器件。
可以仅在沟槽的内侧壁上形成沟槽中的第二UBM。
焊料优选由低共熔材料构成,该低共熔材料具有比在焊接工艺之后执行的工艺的处理温度高预定度数的熔点,焊料在电镀工艺中被形成为具有高的纵横比,并且焊料通过被加热到比低共熔材料的熔点高的温度下朝向沟槽侧面润湿,以被焊接。
优选地,焊接线和与其相应的沟槽被形成为环绕在下衬底上形成的半导体器件,以致通过焊接密封半导体器件。
该方法还可以包括形成穿过上衬底的通孔,以使半导体器件与外部电连接。此外,该方法可以包括在通孔内部形成第三UBM,并在与上衬底中的通孔位置相应的下衬底部分上形成焊料。
该焊接方法还可以包括:在焊接上衬底和下衬底期间把焊料嵌入到通孔中并朝向通孔的侧面润湿焊料。
该方法还可以包括:利用通孔中的第三UBM作为无电镀敷的籽晶来执行无电镀敷,以便填满通孔。
按照本发明一个实施例的另一个特征,MEMS器件封装件包括:其上形成有MEMS器件的下衬底,和焊接到下衬底以覆盖MEMS器件的上衬底,其中上衬底包括:沟槽,它沿着与下衬底的焊接线形成在上衬底的接触表面中,沟槽具有形成于其中的第一UBM;空腔,形成在接触表面中使得在下衬底上的MEMS器件被设置在其中,其中下衬底包括:第二UBM,其被形成沿着焊接线的下衬底的接触表面上并位于与上衬底的沟槽相应的位置上;和焊料,形成在第二UBM上并通过加热在沟槽中熔化以焊接。其中该焊接线形成为围绕在该下衬底上形成的所述MEMS器件。
上衬底还可以包括穿透其中形成的通孔,使MEMS器件与外部电连接。下衬底还可以包括:在其上形成的第三UBM并位于与通孔相应的位置上,和在第三UBM上形成的焊料。在通孔内可以形成第四UBM,在第三UBM上形成的焊料可以朝向通孔的侧面润湿并通过加热焊接。
按照本发明实施例的另一个特征,提供了一种形成MEMS器件封装件的方法,该封装件包括:其上形成有MEMS器件的下衬底,和与下衬底结合以覆盖MEMS器件的上衬底,该方法包括:形成穿过上衬底的通孔,在上衬底的接触表面中沿着与下衬底的焊接线形成沟槽;分别在通孔和沟槽上形成第一UBM;在相应于通孔和沟槽各自位置的下衬底部分上形成第二UBM;在第二UBM上电镀具有预定厚度的焊料;分别把焊料嵌入到通孔和沟槽中,以使上衬底和下衬底结合;以及加热结合的上衬底和下衬底以熔化和焊接焊料。其中该焊接线形成为围绕在该下衬底上形成的MEMS器件。
形成MEMS器件封装件的方法还可以包括通过通孔互连MEMS器件,并利用通孔的第二UBM作为无电镀敷的籽晶来执行无电镀敷以填满通孔。
优选地,沟槽被形成为具有使焊料完全嵌入到沟槽内的深度。优选地,分别在通孔和沟槽上形成第一UBM,使得在焊接工艺中焊料分别朝向通孔和沟槽的侧面润湿。优选地,在部分下衬底上形成的第二UBM被形成为具有比通孔和沟槽的各自开口大的宽度。焊料优选由低共熔材料构成,该低共熔材料具有比在焊接工艺之后进行的工艺的处理温度高的熔点。在电镀工艺中焊料优选被形成为具有高的纵横比。焊接工艺的加热温度优选比焊料的低共熔温度高。
沟槽优选被形成为具有使焊料完全嵌入到沟槽内的深度。
在下衬底上形成的UBM优选被形成为具有比通孔和沟槽的各自开口大的宽度。
本发明的焊接方法优选包括下列步骤:利用通孔的UBM作为无电镀敷的籽晶来执行无电镀敷,以填满通孔。
在以下的说明中将阐释本发明的附加特征和优点。
附图说明
通过参照附图详细地说明优选实施例,本发明的上述和其它特征和优点对本领域普通技术人员是显而易见的,在附图中:
图1示出阳极焊接的剖面图;
图2示出硅直接焊接的剖面图;
图3示出低共熔焊接的剖面图;
图4是示出低共熔相变曲线的图线表示;
图5示出粘接的剖面图;
图6示出在通过常规MEMS器件封装件的通孔进行电连接中存在问题的剖面图;
图7示出用在焊接常规MEMS器件封装件中的上和下焊接性质的剖面图;
图8示出用在按照本发明焊接MEMS器件封装件中的右和左侧面焊接性质的剖面图;
图9A和9B示出焊料回流性质的示意图;
图10A至10C示出按照本发明的MEMS器件封装件的焊接工艺的剖面图;和
图10D示出在图10A至10C的焊接工艺之后用于器件封装件与外部电连接的无电镀敷工艺的剖面图。
具体实施方式
2003年11月14日申请的韩国专利申请第2002-70876号,题为“倒装芯片半导体器件的侧面焊接方法、MEMS器件封装件及其封装方法(Side-Bonding Method of Flip-Chip Semiconductor Device,Mems DevicePackage And Package Method Using The Same)”,被全文作参照引用。
以下参照附图更为详细地说明本发明,附图中示出了本发明的优选实施例。但是本发明可以体现为不同的形式,并不限于这里阐释的实施例。提供这些实施例是使得公开完全和充分,并使本领域技术人员完全理解发明的范围。附图中为了清楚起见放大了层和区的厚度。还应当理解,当论述层在另一层或衬底“上”时,它可以直接在其它层或衬底上,或者还可以存在插在中间的层。而且,应当理解,当称层在另一层“下”时,它可以直接在下,还可以存在一层或多层中间层。此外,应当理解,当称层在两层“之间”时,它可以是两层之间的唯一层,或者还可以存在一层或多层中间层。全文中相同的标记代表相同的部件。
以下将详细说明按照本发明的倒装芯片半导体器件的侧面焊接方法及使用其的MEMS器件封装件和封装方法的优选实施例。
图8示出用在按照本发明的焊接MEMS器件封装件中的右和左侧面焊接性质的剖面图,而图7示出用在焊接常规MEMS器件封装中的上和下焊接性质的剖面图。
图9A和9B示出按照本发明当加热焊料时的回流性质的示意图。在图9A中,下凸点金属化物(under bump metallization,UBM)400由在下衬底200上的湿润材料形成。在湿润UBM400上形成焊料500。如图9B所示焊料500在预定温度下熔化,并向着减小它的表面能量的趋势发生变形。即,在湿润UBM400上焊料500回流为球形,图9B所示的焊料500的球形代表了最低表面能量。
图10A至10D示出按照本发明实施例的MEMS器件封装件和封装制造工艺的示图。
如图10A所示,构造按照本发明实施例的MEMS器件封装件,使其包括:具有通孔120和沟槽130的上衬底200,和具有MEMS器件300和焊料500的下衬底200。上衬底100和下衬底200的接触表面沿着它的焊接线彼此相对。
通孔120是穿过上衬底100的贯通孔,用于将MEMS器件300电连接到外部的器件。
沿着与下衬底200的焊接线在上衬底100的接触表面上形成沟槽130。沟槽130是具有预定深度的凹槽,它优选比焊料500的高度深以使焊料500可以嵌入到沟槽130内。沟槽130优选环绕整个MEMS器件而形成,由此在例如切割等的后续工艺期间使MEMS器件与外部器件隔离。
仅在通孔120和沟槽130内侧形成UBM400b,以提供用于焊料500的湿润性质。UBM400b优选形成为具有自通孔120的侧面和沟槽130的底部和侧面的预定高度。
在上衬底100的接触表面上形成具有预定尺寸的空腔140,以便可以在其中设置在下衬底200上形成的MEMS器件300。
UBM400a由在部分下衬底200上的湿润材料构成,与在上衬底100上的通孔120和沟槽130相应。UBM400a优选形成为具有与取决于湿润材料的宽度和粘合力的最终键合力相应的适当尺寸。在UBM400a的湿润材料上形成焊料500。焊料500优选形成为具有可以嵌入到通孔120和沟槽130内并相匹配的适当尺寸,并控制焊料500的宽度以不干扰后续工艺,例如在嵌入期间的对准等。焊料500优选由低共熔材料构成,该低共熔材料具有50℃的熔点,这比后续的处理温度高。此外,通过电镀工艺形成焊料500以具有高纵横比(high aspect ratio)。
如上构造的上衬底100和下衬底200彼此结合并焊接,以形成MEMS器件封装件。
图10B和10C示出描述按照本发明的MEMS器件封装件的焊接工艺的示图。如图10B所示焊料500嵌入到上衬底100的通孔120和沟槽130中。在上衬底100的空腔140内放置在下衬底200上形成的MEMS器件300。
接着,如图10C所示,MEMS器件封装件加热到足够高的温度使焊料500熔化,该温度高于形成焊料500的低共熔材料的低共熔温度。焊料500熔化并回流成如图9B所示的球形。但是,熔化的焊料500的形状取决于湿润UBM400的形状,并且回流状态还随着湿润UBM400而改变。
如图10C所示,当焊料500嵌入到通孔120和沟槽130内并熔化时,焊料500沿着UBM400朝向侧面发生变形。因此,焊料嵌入“LegoTM型”组件中并朝向通孔120和沟槽130的侧面浸润。因此,焊接和密封不依靠上和下衬底的表面状态和粗糙度或者焊料的均匀性。当沟槽130完全环绕MEMS器件时,可以实现MEMS器件的气密封装。
如果采用低共熔材料作为焊料,可以降低加热温度,并且可以防止高温对MEMS器件或IC电路造成的损害。但是,优选使用具有50℃熔点的材料,该熔点高于后续工艺例如板上芯片(chip on board,COB)等的处理温度,以防止在后续工艺中焊接被损坏或破裂,尤其是当焊接的器件用在后续工艺中所需的芯片封装中时。
如上所述的按照本发明的圆片焊接方法是对衬底表面状态的敏感度最低的一种封装方法。而且,如果存在从几微米到几十微米的台阶高度范围,也不会对封装造成不利影响。
此外,本发明既可以应用于如上所述的MEMS器件圆片级封装中,又可以应用于最终COB的倒装芯片焊接。即,通过本发明的方法可以实施倒装芯片焊接,将上述的上衬底和下衬底与芯片器件和板或者板和芯片器件相对应,并在板和芯片器件上形成沟槽和UBM以嵌入焊料并焊接。
图6示出描述通过通孔13电连接在MEMS器件封装件外部的器件的常规方法剖面图。如图6所示,由于通孔13和几微米的底切13a的存在,通过通孔13不能实现下衬底10的电极14和外部端电路15的电连接。
相反,如图8、10B和10C所示,通过把焊料500嵌入到通孔120中,回流焊料500和焊接侧面,形成了本发明的MEMS器件封装件。因此,不会产生由底切而引起的断开问题,并且可以解决形成用于电连接的通孔的困难。
同时,在将用电路填到通孔120内的情况下,可以选择UBM400b的湿润材料作为用作无电镀敷的籽晶材料。在这种情况下,在焊接后通过无电镀敷,从籽晶400b和焊料500生长电镀膜600,由此如图10D所示填满通孔120。
因此,在按照本发明的倒装芯片半导体器件的焊接方法中,通过使用通孔、沟槽和UBM的结构以及焊料的结合和焊接技术,当焊接上和下衬底时实现了右和左侧面焊接,这与常规方法的上和下焊接相反。因此,有利的是,按照本发明的焊接方法对上和下衬底的粗糙度不敏感,通过使沟槽的深度比焊料的高度大使得对焊料电镀的厚度均匀性不敏感。
本发明的焊接方法不具有电脉冲并对IC电路几乎没有影响,因为它在相对低的处理温度加工,这与在高温和高压下加工的常规焊接方法是不同的。此外,因为可以通过通孔实现电互连,因此本发明的焊接方法还提供了最小化的芯片尺寸,可以有效地应用于圆片级MEMS器件封装。
因为使用焊料电镀而不是依赖于衬底材料的溶剂,在焊接期间几乎不存在释放气体,所以本发明的焊接方法还可以无焊缝密封和真空密封。
最后,本发明的焊接方法的上述优点使得它可以异常优越地与各种MEMS器件相关工艺兼容,这些工艺包括圆片级封装和真空密封,其中控制表面状态的粗糙度是困难的。
这里已经公开了本发明的优选实施例,虽然使用了特定的术语,但是使用它们仅是一般性和说明性的解释并不是为了限定的目的。因此,在不脱离由所附权利要求阐明的本发明的精神和范围的条件下,可以作出各种形式和细节的改变,这对本领域普通技术人员来说是显而易见的。
Claims (20)
1.一种倒装芯片半导体器件的侧面焊接方法,该方法包括:
a)在其上形成有半导体器件的下衬底的焊接线上形成下凸点金属化物;
b)在位于该下衬底上的该下凸点金属化物上镀覆焊料;
c)在上衬底中形成沟槽,以在与该焊料的位置相应的位置上接触该下衬底,并在该沟槽中形成第二下凸点金属化物;
d)通过在该沟槽中嵌入该焊料把该上衬底和该下衬底结合到一起;和
e)在比该焊料的熔点高的温度下加热该上衬底和该下衬底,使得朝向该沟槽的侧面润湿该焊料,以把该上衬底和该下衬底焊接到一起,
其中该焊接线形成为围绕在该下衬底上形成的所述半导体器件。
2.如权利要求1的方法,其中在(c)中,仅在该沟槽的内壁上形成该沟槽中的该第二下凸点金属化物。
3.如权利要求1的方法,其中该焊料由低共熔材料构成,该低共熔材料具有比在(e)中的焊接之后执行的工艺的处理温度高预定度数的熔点,在(b)中的镀覆工艺中形成的该焊料具有高纵横比,并且该焊料通过被加热到比该低共熔材料的熔点高的温度下朝向该沟槽的侧面变湿以在(e)中被焊接。
4.如权利要求1的方法,其中与该焊接线相应的该沟槽被形成为环绕在该下衬底上形成的该半导体器件的周围,使得通过(e)中的焊接来密封该半导体器件。
5.如权利要求1的方法,还包括:
形成穿过该上衬底的通孔,以使该半导体器件与外部电连接。
6.如权利要求5的方法,还包括:
在该通孔内部形成第三下凸点金属化物;和
在与该上衬底中的通孔位置相应的该下衬底部分上形成焊料。
7.如权利要求6的方法,其中(e)中的焊接还包括:在焊接该上衬底和该下衬底焊接期间把该焊料嵌入到该通孔中并朝向该通孔的侧面润湿该焊料。
8.如权利要求6的方法,还包括:利用该通孔中的该第三下凸点金属化物作为无电镀敷的籽晶来执行无电镀敷,以便填满该通孔。
9.一种MEMS器件封装件,包括:
其上形成有MEMS器件的下衬底;和
焊接到该下衬底以覆盖该MEMS器件的上衬底,其中该上衬底包括:
沿着与该下衬底的焊接线在其接触表面中形成的沟槽,该沟槽具有形成于其中的第一下凸点金属化物;和
在该接触表面中形成的空腔,以使在该下衬底上的该MEMS器件被设置在其中;其中该下衬底包括:
在与该上衬底的沟槽相应的位置上、沿着该焊接线形成在其接触表面上的第二下凸点金属化物;和
焊料,形成在该第二下凸点金属化物上,并通过加热在该沟槽中熔化以焊接,
其中该焊接线形成为围绕在该下衬底上形成的所述MEMS器件。
10.如权利要求9的MEMS器件封装件,其中该上衬底还包括穿透其中而形成的通孔,使该MEMS器件与外部电连接。
11.如权利要求10的MEMS器件封装件,其中该下衬底还包括:在其上形成的、位于与该通孔相应的位置上的第三下凸点金属化物,和在该第三下凸点金属化物上形成的焊料。
12.如权利要求11的MEMS器件封装件,其中在该通孔内形成第四下凸点金属化物,通过加热使形成在该第三下凸点金属化物上的焊料朝向该通孔的侧面变湿和焊接。
13.一种形成MEMS器件封装件的方法,该封装件包括其上形成有MEMS器件的下衬底和与下衬底结合以覆盖该MEMS器件的上衬底,该方法包括:
a)形成穿过该上衬底的通孔,和沿着与该下衬底的焊接线在该上衬底的接触表面中形成沟槽;
b)分别在该通孔和该沟槽上形成第一下凸点金属化物;
c)在相应于该通孔和该沟槽的各自位置的那部分下衬底上形成第二下凸点金属化物;
d)在该第二下凸点金属化物上镀敷具有预定厚度的焊料;
e)分别把该焊料嵌入到该通孔和该沟槽中,以使该上衬底和该下衬底结合;和
f)加热结合的该上衬底和该下衬底以熔化和焊接该焊料,
其中该焊接线形成为围绕在该下衬底上形成的所述MEMS器件。
14.如权利要求13的方法,还包括:
通过该通孔互连该MEMS器件;和
利用该通孔的该第二下凸点金属化物作为无电镀敷的籽晶来执行无电镀敷,以便填满该通孔。
15.如权利要求13的方法,其中该沟槽形成为具有使在(e)中该焊料完全嵌入到该沟槽内的深度。
16.如权利要求13的方法,其中在(b)中,分别在该通孔和该沟槽上形成该第一下凸点金属化物,以在(f)的焊接工艺中使得该焊料分别朝向该通孔和该沟槽的侧面变湿。
17.如权利要求13的方法,其中形成在部分下衬底上的该第二下凸点金属化物被形成为具有比该通孔和该沟槽的各自开口大的宽度。
18.如权利要求13的方法,其中该焊料由低共熔材料构成,该低共熔材料具有比在(f)的焊接工艺之后进行的工艺的处理温度高的熔点。
19.如权利要求18的方法,其中该焊料在(d)的电镀工艺中被形成为具有高纵横比。
20.如权利要求18的方法,其中该焊接工艺的加热温度比该焊料的低共熔温度高。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR70876/02 | 2002-11-14 | ||
KR10-2002-0070876A KR100447851B1 (ko) | 2002-11-14 | 2002-11-14 | 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 mems 소자 패키지 및 패키지 방법 |
KR70876/2002 | 2002-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1507023A CN1507023A (zh) | 2004-06-23 |
CN1260796C true CN1260796C (zh) | 2006-06-21 |
Family
ID=36597954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101240733A Expired - Lifetime CN1260796C (zh) | 2002-11-14 | 2003-11-14 | 倒装芯片半导体器件的侧面焊接方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6884650B2 (zh) |
EP (1) | EP1431242B1 (zh) |
JP (1) | JP4012874B2 (zh) |
KR (1) | KR100447851B1 (zh) |
CN (1) | CN1260796C (zh) |
AT (1) | ATE497480T1 (zh) |
DE (1) | DE60335936D1 (zh) |
TW (1) | TWI234832B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369441A (zh) * | 2012-04-04 | 2013-10-23 | 英飞凌科技股份有限公司 | 半导体装置、mems结构和制作mems装置的电极的方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7086134B2 (en) * | 2000-08-07 | 2006-08-08 | Shipley Company, L.L.C. | Alignment apparatus and method for aligning stacked devices |
JP4375186B2 (ja) * | 2004-09-30 | 2009-12-02 | 株式会社日立製作所 | 陽極接合構造を用いた電子装置 |
US7300812B2 (en) * | 2004-10-29 | 2007-11-27 | Hewlett-Packard Development Coompany, L.P. | Micro electrical mechanical system |
US7344907B2 (en) * | 2004-11-19 | 2008-03-18 | International Business Machines Corporation | Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale |
TWI449134B (zh) * | 2004-12-10 | 2014-08-11 | Nxp Bv | 積體封裝 |
KR100636823B1 (ko) * | 2004-12-27 | 2006-10-23 | 삼성전자주식회사 | Mems 소자 패키지 및 그 제조방법 |
WO2006080388A1 (ja) * | 2005-01-28 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 電子素子パッケージの製造方法および電子素子パッケージ |
DE102005006280B4 (de) * | 2005-02-10 | 2006-11-16 | Infineon Technologies Ag | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben |
KR100620810B1 (ko) * | 2005-03-07 | 2006-09-07 | 삼성전자주식회사 | Mems 소자 패키지 및 그 제조방법 |
US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
JP2008546542A (ja) * | 2005-05-18 | 2008-12-25 | プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ | マイクロ流体ネットワークにおける伝導通路、マイクロ回路、マイクロ構造の製造 |
KR100643769B1 (ko) * | 2005-07-15 | 2006-11-10 | 삼성전자주식회사 | Soi 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩 |
KR100692520B1 (ko) * | 2005-10-19 | 2007-03-09 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 제조방법 |
KR100653089B1 (ko) * | 2005-10-31 | 2006-12-04 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
US20070114643A1 (en) * | 2005-11-22 | 2007-05-24 | Honeywell International Inc. | Mems flip-chip packaging |
US7491567B2 (en) * | 2005-11-22 | 2009-02-17 | Honeywell International Inc. | MEMS device packaging methods |
JP4467506B2 (ja) | 2005-11-24 | 2010-05-26 | 三菱電機株式会社 | パッケージおよびそれを用いた電子装置 |
US20070170528A1 (en) * | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
JP4873980B2 (ja) * | 2006-04-04 | 2012-02-08 | パナソニック株式会社 | 気密パッケージ |
US8159059B2 (en) * | 2006-08-25 | 2012-04-17 | Kyocera Corporation | Microelectromechanical device and method for manufacturing the same |
KR100763345B1 (ko) * | 2006-08-30 | 2007-10-04 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
JP2008062319A (ja) * | 2006-09-05 | 2008-03-21 | Sony Corp | 機能素子、半導体デバイスおよび電子機器 |
US20080099537A1 (en) * | 2006-10-31 | 2008-05-01 | Raytheon Company | Method for sealing vias in a substrate |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
JP4792143B2 (ja) * | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2008218811A (ja) * | 2007-03-06 | 2008-09-18 | Hitachi Metals Ltd | 機能素子パッケージ |
KR101278526B1 (ko) * | 2007-08-30 | 2013-06-25 | 삼성전자주식회사 | 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법 |
US20090174069A1 (en) * | 2008-01-04 | 2009-07-09 | National Semiconductor Corporation | I/o pad structure for enhancing solder joint reliability in integrated circuit devices |
CN101362586B (zh) * | 2008-09-16 | 2011-11-09 | 北京大学 | 一种mems密封封装方法 |
US8257985B2 (en) * | 2008-09-25 | 2012-09-04 | Texas Instruments Incorporated | MEMS device and fabrication method |
DE102008042347B4 (de) * | 2008-09-25 | 2016-11-10 | Robert Bosch Gmbh | Mikromechanischer Sensor und Verfahren zu seiner Herstellung |
JP4793496B2 (ja) * | 2009-04-06 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5392296B2 (ja) * | 2009-04-06 | 2014-01-22 | 株式会社デンソー | 半導体装置およびその製造方法 |
EP2259018B1 (en) * | 2009-05-29 | 2017-06-28 | Infineon Technologies AG | Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system |
US10040681B2 (en) * | 2009-08-28 | 2018-08-07 | Miradia Inc. | Method and system for MEMS devices |
JP5568786B2 (ja) | 2009-12-24 | 2014-08-13 | 新光電気工業株式会社 | 半導体パッケージの製造方法及び半導体パッケージ |
CN103384639B (zh) * | 2011-02-10 | 2017-05-10 | 埃普科斯股份有限公司 | 包括凸点下金属化层的微机电系统器件 |
JP2013051512A (ja) * | 2011-08-30 | 2013-03-14 | Nippon Dempa Kogyo Co Ltd | 水晶振動子 |
CN102627253B (zh) * | 2012-04-24 | 2014-08-13 | 江苏物联网研究发展中心 | 一种用于mems器件的自对准封装结构及其制造方法 |
DE102012206869B4 (de) * | 2012-04-25 | 2021-05-27 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements |
US9117715B2 (en) | 2012-07-18 | 2015-08-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Wafer-level device packaging |
NL2009757C2 (en) * | 2012-11-05 | 2014-05-08 | Micronit Microfluidics Bv | Method for forming an electrically conductive via in a substrate. |
US9620473B1 (en) * | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
US9556015B1 (en) | 2015-10-28 | 2017-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate structure, semiconductor structure and method for fabricating the same |
KR20170069806A (ko) | 2015-12-11 | 2017-06-21 | 현대자동차주식회사 | 멤스센서의 제조방법 |
US10192850B1 (en) | 2016-09-19 | 2019-01-29 | Sitime Corporation | Bonding process with inhibited oxide formation |
CN107195637B (zh) * | 2017-05-19 | 2020-12-01 | 京东方科技集团股份有限公司 | 显示面板的制造方法和显示面板 |
EP3499554A1 (de) * | 2017-12-13 | 2019-06-19 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform |
CN114163145B (zh) * | 2021-11-01 | 2023-12-01 | 中国科学院上海光学精密机械研究所 | 带金属电极的石英基底的封接方法及其专用夹具 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU645283B2 (en) * | 1990-01-23 | 1994-01-13 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device |
FR2705832B1 (fr) * | 1993-05-28 | 1995-06-30 | Commissariat Energie Atomique | Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat. |
JP3265889B2 (ja) * | 1995-02-03 | 2002-03-18 | 松下電器産業株式会社 | 表面弾性波装置及びその製造方法 |
US5742100A (en) * | 1995-03-27 | 1998-04-21 | Motorola, Inc. | Structure having flip-chip connected substrates |
US6072236A (en) * | 1996-03-07 | 2000-06-06 | Micron Technology, Inc. | Micromachined chip scale package |
US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
US6040618A (en) * | 1997-03-06 | 2000-03-21 | Micron Technology, Inc. | Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming |
KR100442824B1 (ko) * | 1997-05-12 | 2004-09-18 | 삼성전자주식회사 | 마이크로구조물소자및그제조방법 |
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
RU2134498C1 (ru) * | 1998-12-08 | 1999-08-10 | Таран Александр Иванович | Контактный узел |
KR100450804B1 (ko) * | 2000-01-19 | 2004-10-01 | 미쓰비시덴키 가부시키가이샤 | 마이크로디바이스와 그 제조 방법 |
JP4415443B2 (ja) * | 2000-02-07 | 2010-02-17 | ヤマハ株式会社 | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 |
US6459150B1 (en) * | 2000-08-17 | 2002-10-01 | Industrial Technology Research Institute | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer |
KR20020028020A (ko) * | 2000-10-06 | 2002-04-15 | 박종섭 | 칩 사이즈 패키지 |
-
2002
- 2002-11-14 KR KR10-2002-0070876A patent/KR100447851B1/ko active IP Right Grant
-
2003
- 2003-11-10 US US10/703,587 patent/US6884650B2/en not_active Expired - Lifetime
- 2003-11-13 EP EP03257155A patent/EP1431242B1/en not_active Expired - Lifetime
- 2003-11-13 DE DE60335936T patent/DE60335936D1/de not_active Expired - Lifetime
- 2003-11-13 AT AT03257155T patent/ATE497480T1/de not_active IP Right Cessation
- 2003-11-14 JP JP2003384764A patent/JP4012874B2/ja not_active Expired - Lifetime
- 2003-11-14 TW TW092132059A patent/TWI234832B/zh not_active IP Right Cessation
- 2003-11-14 CN CNB2003101240733A patent/CN1260796C/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369441A (zh) * | 2012-04-04 | 2013-10-23 | 英飞凌科技股份有限公司 | 半导体装置、mems结构和制作mems装置的电极的方法 |
US9409763B2 (en) | 2012-04-04 | 2016-08-09 | Infineon Technologies Ag | MEMS device and method of making a MEMS device |
US9580299B2 (en) | 2012-04-04 | 2017-02-28 | Infineon Technologies Ag | MEMS device and method of making a MEMS device |
Also Published As
Publication number | Publication date |
---|---|
US6884650B2 (en) | 2005-04-26 |
TW200425360A (en) | 2004-11-16 |
JP4012874B2 (ja) | 2007-11-21 |
TWI234832B (en) | 2005-06-21 |
KR100447851B1 (ko) | 2004-09-08 |
EP1431242A2 (en) | 2004-06-23 |
CN1507023A (zh) | 2004-06-23 |
EP1431242A3 (en) | 2005-10-12 |
DE60335936D1 (de) | 2011-03-17 |
JP2004160654A (ja) | 2004-06-10 |
ATE497480T1 (de) | 2011-02-15 |
EP1431242B1 (en) | 2011-02-02 |
US20040106294A1 (en) | 2004-06-03 |
KR20040042924A (ko) | 2004-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1260796C (zh) | 倒装芯片半导体器件的侧面焊接方法 | |
US20230420313A1 (en) | Seal for microelectronic assembly | |
US6919642B2 (en) | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed | |
TWI429024B (zh) | Semiconductor wafer embedded wiring board and manufacturing method thereof | |
KR100488126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6846725B2 (en) | Wafer-level package for micro-electro-mechanical systems | |
TW546795B (en) | Multichip module and manufacturing method thereof | |
KR101592044B1 (ko) | 열 기계 플립 칩 다이 본딩 | |
US11011490B2 (en) | Assembly comprising hybrid interconnecting means including intermediate interconnecting elements and sintered metal joints, and manufacturing process | |
US20100078797A1 (en) | System and method for pre-patterned embedded chip build-up | |
TW200935574A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
JP2008091888A (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
CN105575889B (zh) | 制造三维集成电路的方法 | |
CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
US9165792B2 (en) | Integrated circuit, a chip package and a method for manufacturing an integrated circuit | |
CN110473796A (zh) | 用于倒装芯片封装件的多个底部填充剂 | |
CN110400780A (zh) | 一种采用金属导电柱的扇出型堆叠封装结构及其制备方法 | |
US7239027B2 (en) | Bonding structure of device packaging | |
TW201723117A (zh) | 黏著膜、半導體元件的製造方法及半導體元件 | |
JPH08306738A (ja) | 半導体装置およびその製造方法 | |
JP2009049051A (ja) | 半導体基板の接合方法及びそれにより製造された積層体 | |
US11935824B2 (en) | Integrated circuit package module including a bonding system | |
CN105633033B (zh) | 半导体晶圆凸点结构的形成方法 | |
US20230099856A1 (en) | Integrated circuit package module including a bonding system | |
CN111115549B (zh) | 低温封装结构及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20060621 |