CN1255860C - 堆叠膜图案的形成方法 - Google Patents
堆叠膜图案的形成方法 Download PDFInfo
- Publication number
- CN1255860C CN1255860C CN03142464.3A CN03142464A CN1255860C CN 1255860 C CN1255860 C CN 1255860C CN 03142464 A CN03142464 A CN 03142464A CN 1255860 C CN1255860 C CN 1255860C
- Authority
- CN
- China
- Prior art keywords
- film
- gas
- etching
- pattern
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 235000008708 Morus alba Nutrition 0.000 title 1
- 240000000249 Morus alba Species 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000460 chlorine Substances 0.000 claims abstract description 17
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 14
- 239000011737 fluorine Substances 0.000 claims abstract description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 103
- 229920005591 polysilicon Polymers 0.000 claims description 102
- 230000003647 oxidation Effects 0.000 claims description 70
- 238000007254 oxidation reaction Methods 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 19
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 302
- 239000010409 thin film Substances 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 89
- 239000007789 gas Substances 0.000 description 69
- 239000011241 protective layer Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 11
- 239000012528 membrane Substances 0.000 description 11
- 239000000047 product Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 241001012508 Carpiodes cyprinus Species 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003595 mist Substances 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002180 anti-stress Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Abstract
用作薄膜晶体管活性区域的半导体膜，和保护半导体膜的上部氧化物膜被干蚀刻以形成活性区域。在该情况下，氟基气体用作蚀刻气体，且蚀刻气体在当作为半导体膜底膜的下部氧化物膜暴露时，由氟基气体切换为氯基气体。作为氟基气体，使用CF4和O2气体的混合气体，适当地，混合气体中CF4和O2的气体比被设定为1∶1，并用其进行干蚀刻。通过这样的蚀刻，半导体膜和上部氧化物膜两层结构的侧面被优化地形成圆锥，且防止在与两层结构交叉的膜中发生裂缝或断路。
Description
发明领域
本发明涉及堆叠膜图案的形成方法，更特别地，涉及在下部氧化物膜上形成的，由多晶硅膜和上部氧化物膜组成的堆叠膜的形成方法。
相关技术描述
图1A和1B及图2A和2B示出了两层结构的示意图，其各自由多晶硅膜和上部氧化物膜组成以制造传统的薄膜晶体管。图1A是两层结构的平面图，图1B是将图1A所示两层结构沿I-I线切开后得到的截面图。图2A是两层结构的平面图，图2B是将图2A所示两层结构沿II-II线切开后得到的截面图。
在每一种情况下，下部氧化物膜(SiO2)502沉积在玻璃基质501上，其厚度约为300nm。然后，硅膜503和构成两层结构的上部氧化物膜504被沉积在下部氧化物膜502上，厚度分别为60m和10nm。继而，硅膜503通过准分子激光器晶化，从而形成多晶硅(poly-Si)膜。
其后，同时对硅膜503和构成两层结构的上部氧化物膜504进行干蚀刻，之后对厚度为60nm的多晶硅膜503和厚度为10nm的上部氧化物膜504的两层结构进行侧面成型，其角度相对玻璃基质为约90°(垂直形状)。
两层结构由多晶硅与上部氧化物膜组成的原因是保护作为活性层的多晶硅膜表面，并保持该表面的洁净。另外，两层结构中膜的厚度设定为上部氧化物膜为10nm，而多晶硅膜为60nm的原因是为了使上部氧化物膜的膜厚度尽可能薄，并可促进通过干蚀刻形成两层结构。其详细内容将在以下形成两层结构方法的部分中描述。
形成上述两层结构后，高浓度的磷离子被掺杂入两层结构中的多晶硅膜中，从而形成源极/漏极(未示出)。之后，掺杂低浓度的磷离子，从而形成低掺杂漏极(LDD)。其后，形成栅氧化物膜505，其厚度为45nm，随后沉积由微晶硅(μC-Si)膜506和Cr膜507形成的两层膜。然后，两层膜被蚀刻从而形成栅电极521。作为栅电极521，使用高熔点金属制成的Cr膜507是因为其优异的耐热性，及低电阻。另外，使用具有特定功函的μC-Si膜506作为隔层膜是因为其具有容易控制的阈值。作为可用栅材料的高熔点金属，可使用W，Mo，Ti，Ta及Cr或这些任何一个的硅化物膜。其后，在350℃或更高温度下进行热处理，从而活化其中掺杂了磷的两层结构的多晶硅膜中所含的杂质。因此，多晶硅中掺杂了磷的部分的电阻降低了。
上述步骤之后，还要沉积保护性氧化物膜(未示出)，其厚度为300nm。然后，为了与活化的两层结构中的多晶硅膜进行连通，在保护性氧化膜和栅氧化物膜中打开一个触点，并在其上形成Al导线。因此，得到希望的薄膜晶体管。
以下参考截面图3A至3C，描述上述两层结构的形成方法。
作为蚀刻前述上部氧化物膜和多晶硅膜的方法，使用含有CF4和O2的气体，且整个上部氧化物膜604和多晶硅膜603的一部分被活性离子同时蚀刻。在这种情况下蚀刻条件设定为：
气体混合物比例：CF4∶O2＝4∶1
RF功率：700W
在此蚀刻条件下，前述两层结构被接近垂直地蚀刻。
残余的多晶硅膜在以下蚀刻条件下，通过使用含有CF4和O2的气体进行蚀刻：
气体混合物的比例：CF4∶O2＝4∶1
RF功率：300W
特别地，上述条件中RF功率比初始蚀刻条件中的功率要低。在这种低RF功率条件下，多晶硅膜603的蚀刻速率高于下部氧化物膜602的速率。因此，对下部氧化物膜的蚀刻被限制在最低的水平。但是，在此情况下，对多晶硅膜603上的上部氧化物膜的蚀刻速率同时减慢。因此，当多晶硅膜的蚀刻完成时，多晶硅膜在相对于上部和下部氧化物膜的横向上被过蚀刻，且上部氧化物膜604成为悬挂在多晶硅膜603上的形式。
另外，在形成两层结构之后，其表面使用稀氢氟酸处理约10秒进行清洁，之后沉积栅氧化物膜。通过蚀刻多晶硅膜时形成的悬挂氧化物膜可通过用稀氢氟酸处理蚀刻除去，因为上部氧化膜的膜厚为10nm。因为稀氢氟酸处理的蚀刻速率为几nm/min，部分的氧化物膜，其在基质浸入其中10秒并取出的工作过程中悬挂，被从其上侧部和下侧部蚀刻除去。因此，需要将两层结构的膜厚度减薄至10nm(多晶硅膜为60nm)。如果上部氧化物膜的膜厚度厚度至大于10nm，则需要除去悬挂物的稀释氢氟酸处理的必要时间必须多于10秒，在多晶硅膜和下部氧化物膜之间的界面上，下部氧化物会发生过蚀刻。另外，如果多晶硅膜厚度至大于60nm，在通过蚀刻选择性地除去多晶硅膜的情况下，蚀刻的偏差会增加，因而难以控制多晶硅膜的尺寸及切断TFT。
如上所述，如果使用传统技术，那么在多晶硅膜下的下部氧化物膜的过蚀刻几乎不会发生，且这样形成两层结构要使其侧面接近垂直。
如平面图2A切开得到的截面图2B所示，传统的两层结构成型为这样的形状，其中上部氧化物膜504和多晶硅膜503的侧面相对于基质接近垂直。
因此，如果栅氧化物膜505，栅电极的微晶硅膜506和Cr膜507形成的三层膜被沉积在两层结构上，三层膜在两层结构上厚度，且在其下部氧化物膜隔绝两层结构上的同一物质，同时在两层结构的侧壁部分变薄。这意味着三层膜不能充分覆盖两层结构侧壁阶梯部分。结果应力集中于位于两层结构侧壁上的三层膜上，并在三层膜上产生裂缝515。如果三层膜上出现裂缝515，那么当两层结构中的多晶硅膜所含杂质通过激光被活化时，在裂缝515处栅电极有短路的可能性。特别地，如本发明在栅电极由高熔点金属如Cr做成柱状的情况下，则该结构抗应力能力较差，更易出现裂缝515。
通常，构成两层结构的多晶硅膜的表面不平整，且其形貌较差。因此，认为两层结构上的栅氧化物膜和栅电极未均匀沉积，且裂缝倾向于在栅氧化物膜和栅电极薄的部分上发生。
发明简述
本发明的一个目的是提供，对于下部氧化物膜，半导体膜和上部氧化物膜的堆叠结构，在半导体膜和上部氧化物膜组成的堆叠膜上形成图案的方法，堆叠膜的图案可吸收覆盖堆叠膜图案的绝缘膜或导线的物理应力，且可防止绝缘膜的裂缝及断路。
本发明形成堆叠膜图案的方法包括以下步骤：依次在基质上沉积第一氧化物膜，半导体膜和第二氧化物膜；激光热处理半导体膜；在第二氧化物膜上部形成抗蚀图案；及使用抗蚀图案作为掩模，通过干蚀刻第二氧化物膜和半导体膜，形成由半导体膜和第二氧化物膜组成的堆叠膜的图案，其中氟基气体在形成堆叠膜图案步骤中的干蚀刻中用作蚀刻气体。
本发明形成堆叠膜图案的方法还将CF4与O2在它们气体混合物中的气体比例设定为1∶1而进行干蚀刻，以使堆叠膜的第二氧化物膜的圆锥角大于半导体膜的圆锥角，且第二氧化物膜及半导体膜的圆锥角分别控制在45°＜θ＜60°及10°＜Υ＜60°。
附图简述
图1A是由半导体膜和第二氧化物膜组成的两层结构的平面图；
图1B是将图1A所示两层结构沿I-I线切开后得到的截面图；
图2A是一个两层结构的平面图；
图2B是将图2A所示两层结构沿II-II线切开后得到的截面图；
图3A是两层结构的截面图，显示形成两层结构方法的初始步骤；
图3B示出了图3A之后步骤的截面图；
图3C示出了图3B之后步骤的截面图；
图4A是薄膜半导体的平面图；
图4B是将图4A平面图沿线I-I切开所得截面图；
图5A是薄膜半导体的平面图；
图5B是将图5A平面图沿线II-II切开所得截面图；
图6示出了图5B之后步骤的截面图；
图7A是两层结构的截面图，示出了解释构成两层结构的半导体膜和第二氧化物膜形成圆锥角过程的初始步骤；
图7B示出了图7A之后步骤的截面图；
图7C示出了图7B之后步骤的截面图；
图8图示了用含CF4与O2的气体进行活性离子蚀刻中，当CF4∶O2的比由4∶1增加到1∶1左右时，被蚀刻膜蚀刻速率的变化；及
图9图示了蚀刻膜的蚀刻气体的蚀刻速率与RF功率的相关性。
优选实施方案详述
根据本发明第一实施方案的薄膜半导体器件的制造流程示于图4A，4B，5A和5B中。图4A和5A为薄膜半导体的平面图，图4B和5B是将平面图4A和5A分别沿I-I和II-II方向切开后所得截面图。
在图4B和5B中，下部氧化物膜102沉积在玻璃基质101上部，厚度约为300nm，而构成两层结构的硅膜103和上部氧化物膜104沉积在下部氧化物膜102上，厚度分别为60nm和10nm。之后，硅膜103由准分子激光器晶化。已通过准分子激光器晶化的硅膜103在以下描述为多晶硅膜103。
然后，构成两层结构的多晶硅膜103和上部氧化物膜104同时被干蚀刻。两层结构通过这样的同时干蚀刻，上部氧化物膜104和多晶硅膜103相对于玻璃基质平面的圆锥角分别设为45°＜θ＜60°及10°＜Υ＜60°。
之后，如图6所示，在形成两层结构后，用于LDD的高浓度磷离子和磷掺杂入多晶硅膜103，从而形成源极/漏极区110和LDD区111。随后，在形成厚度为45nm的栅氧化物膜105以覆盖两层结构。
另外，由微晶硅膜106和Cr膜107组成的两层膜被沉积并蚀刻，因此形成栅电极。对于该栅电极，具有优异耐热性能和低电阻的Cr膜107用作高熔点金属。另外，μC-Si膜106用作介于栅氧化物膜105和Cr膜107之间的隔层材料膜，以优化栅电极的功函，同时也是因为用它可容易地控制阈值。对于作为栅电极材料的高熔点金属，可以使用W，Mo，Ti，Ta及Cr或这些任一个的硅化物膜。
其后，第一隔层氧化物膜109进一步沉积至厚度为100nm，随后在等于或高于350℃的温度下进行热处理，从而活化掺杂了磷的多晶硅膜103中的杂质，并因此降低多晶硅膜的电阻。
上述步骤之后，第二隔层氧化物膜112进一步沉积至厚度达到300nm。其后，第一和第二隔层氧化物膜109和112被打开以形成触点113以使与多晶硅膜连通。然后，提供铝导线114因此形成希望的薄膜晶体管，选自Cr、W、Mo、Ti、Ta和其硅化物膜的金属材料的任何一个也被用作构成导线的金属材料。
然后，参考图7A，7B和7C，描述了通过同时蚀刻上部氧化物膜和多晶硅膜，将两层结构的上部氧化物膜和多晶硅膜相对于玻璃基质平面的圆锥角设定为45°＜θ＜60°及10°＜Υ＜60°的方法。
首先，如图7A所示，在上部氧化物膜204上形成光致抗蚀剂208图案。
然后，如图7B所示，使用含有CF4和O2的气体，利用光致抗蚀剂208作为蚀刻掩模，对上部氧化物膜204和多晶硅膜203进行活性离子蚀刻。在该蚀刻中CF4和O2气体的比例设定为1∶1，从而使上部氧化物膜/多晶硅膜的两层结构的侧面形成45°＜θ＜60°的圆锥角。注意，除了含有CF4和O2的气体，也可使用含有氟基如CHF3和SF6和O2的混合气体。
然后，如图7C所示，当多晶硅膜被蚀刻且下部氧化物膜暴露时，蚀刻气体在切换为含有Cl2和O2的气体。含有Cl2和O2的气体对多晶硅膜的蚀刻速率高于对氧化物膜的蚀刻速率，从而可将对下部氧化物膜202的蚀刻限制到最小。另外，通过将Cl2和O2的气体比例设定为1∶1，多晶硅膜203邻近与下部氧化物膜202界面处的侧面可进一步倾斜。在该情况下，沉积反应产物214在保护层208的侧壁和上部氧化物膜/多晶硅膜的两层结构的侧壁上产生。因此，阻止了对多晶硅膜203的侧面的蚀刻。从而通过使用含有1∶1的CF4和O2的气体，形成的上部氧化物膜/多晶硅膜的两层结构的圆锥角可以保持。同时，多晶硅膜203保留在下部氧化物膜202上，这是由于玻璃基质的蚀刻差异被含有Cl2和O2的气体消除了。特别地，由于玻璃基质的蚀刻差异，多晶硅膜203与下部氧化物膜202界面上的圆锥角其范围为10°＜Υ＜60°。
如上部所述，如果使用如本发明第一实施方案的制造薄膜晶体管的方法，两层结构侧面的圆锥角可降低至45°。因此如图5B所示，其为将平面图5A所示的两层结构部分沿II-II线切开所得截面示图，沉积在两层结构上，由栅氧化物膜105，μC-Si膜106和Cr膜107组成的三层膜，在两层结构侧壁阶梯部分被加厚。因此，集中于两层结构侧壁部分的氧化物膜105和栅电极(μC-Si膜106和Cr膜107)上应力被吸收，因此甚至当薄膜晶体管在以后步骤中进行热处理时也不会发生栅电极断路。
然后，将在以下描述根据本发明第一实施方案的制造薄膜晶体管器件的方法中，通过利用同时蚀刻控制上部氧化物膜/多晶硅膜的圆锥角的方法。
图8示出了氧化物膜，多晶硅膜和保护层，在用含有CF4和O2的气体进行活性离子蚀刻时，CF4∶O2的比由4∶1增加到1∶1左右时蚀刻速率的变化。
蚀刻条件为：总气体流量200sccm；气压20pa；RF功率300W。
若用于蚀刻的气体中包含的CF4和O2的流量比为4∶1，氧化物膜的蚀刻速率约为17nm/min，而多晶硅膜的蚀刻速率约为50nm/min。多晶硅膜的蚀刻速率约为氧化物膜蚀刻速率的三倍。因此，当O2比例增加时，氧化物膜的蚀刻速率略有提高，而多晶硅膜的蚀刻速率降低。特别地，若CF4∶O2的气体比例为1∶1时，氧化物膜的蚀刻速率变为约22nm/min，而多晶硅膜的蚀刻速率变为约25nm/min，二者变为彼此大致相等。该蚀刻操作导致上部氧化物膜停止相对于多晶硅膜伸出，且沿上部氧化物膜与多晶硅膜界面处两层结构的侧面变得光滑。
若CF4∶O2的气体比例为4∶1，保护层的蚀刻速率约为75nm/min。若O2的比例增加，保护层的蚀刻速率提高。若CF4和O2的比例为1∶1，保护层的蚀刻速率变为140nm/min，其约为气体比例为4∶1时蚀刻速率的两倍。因此，由于与氧化物膜和多晶硅膜相比，保护层的蚀刻速率提高了，因而保护层侧面的蚀刻改善。因此，保护层的蚀刻表面相对其他被蚀刻的膜而言被回缩。保护层蚀刻速率随O2比例增加而提高的原因如下。
特别地，保护层的组合物具有这样的化学组成，其中CH2，CH3和OH基键合到酚醛树脂的苯环上。在该组合物中，O2等离子体中的氧自由基攻击CH2和CH3基并使其键解离。因此，保护层膜的蚀刻速率增加。通过如上所述的蚀刻操作，氧化膜和多晶硅膜被均匀地蚀刻而保护层膜在横向回缩。这样，上部氧化物膜/多晶硅膜两层结构的侧面可形成平缓的圆锥角，其中圆锥角范围相对玻璃基质平面为45°＜θ＜60°。
尽管本实施方案中描述了使用含有CF4和O2气体的实施例，但也可使用氟基气体如CHF3和SF6取代CF4。同样在该情况下，当O2的流量以类似本实施方案相似的方式增加时，多晶硅膜的蚀刻速率下降，氧化物膜的蚀刻速率增加。但是，O2含量比例与两层结构侧面圆锥角之间的关系随氟基气体种类不同而不同。
然后，描述在将含CF4和O2的蚀刻气体切换为含有Cl2和O2的蚀刻气体情况下的蚀刻操作，蚀刻条件为：
总气体流量：400sccm；
气体流量比例：Cl2∶O2＝1∶1；
气体压力：40pa；及
RF功率：400W
在使用含Cl2和O2气体的蚀刻中，多晶硅膜的蚀刻速率与氧化物膜蚀刻速率的比值高至约为10，因此对下部氧化物膜的蚀刻可限制到最小。另外，在用气体流量比例为1∶1的含Cl2和O2的气体进行蚀刻时，多晶硅膜上保护层的回缩，与使用气体流量比例为1∶1的含CF4和O2的气体进行蚀刻时相似，且多晶硅膜的侧面成为小角度的圆锥。同时，作为蚀刻反应产物的SiClxOy被沉积，从而促进上部氧化物膜/多晶硅膜两层结构上侧壁的形成。因此，多晶硅膜的侧面形成圆锥，且对上部氧化物膜/多晶硅膜两层结构的侧蚀被阻止。而且，对下部氧化物膜的蚀刻量可限制到最小，同时保持与上部氧化物膜/多晶硅膜两层结构侧面的圆锥角。
以下描述以上操作中，当多晶硅膜被蚀刻及下部氧化物膜被暴露时的计时。多晶硅膜在玻璃基质的外部区域蚀刻较快，因为那里的蚀刻进行得较快。因此，当这一区域的下部氧化物膜被暴露时，在玻璃基质的内部区域中，那里蚀刻进行得较慢，多晶硅膜的蚀刻尚未完成。如果蚀刻气体在这一时刻切换为含有Cl2和O2的气体，则如上所述，在蚀刻进行较慢区域的多晶硅膜中，保护层持续地回缩，其方式与前述用含CF4和O2的气体进行蚀刻时相似。同时，蚀刻产物沉积在已蚀刻的上部氧化物膜/多晶硅膜两层结构的侧面。特别地，在沿膜厚度方向多晶硅膜进行蚀刻的区域，通过蚀刻气体加速的离子组分进行蚀刻。另外，蚀刻产物沉积在多晶硅膜已沿膜厚度方向进行蚀刻区域中的多晶硅膜的侧面，且防止蚀刻气体自由基组份的侧向蚀刻。另外，在用含有Cl2和O2的气体进行蚀刻时，认为在上述蚀刻条件下使用CF4和O2形成的多晶硅膜侧面上设定为45°＜θ＜60°的圆锥角，由于蚀刻产物沉积于多晶硅膜的侧面而进一步降低。其原因如下。在用含有Cl2和O2的气体进行蚀刻时，蚀刻产物均匀地沉积于几乎整个表面上，与此同时，在待蚀刻表面上沉积的蚀刻是通过活性离子的入射实现的。然后，当待蚀刻对象暴露时，发生蚀刻。但是，垂直方向的入射离子不能将沉积物全部除去，因为保护层和上部氧化物膜/多晶硅膜两层结构侧壁部分的蚀刻产物较厚，且蚀刻产物残留在侧壁上。因此由于存在蚀刻产物，两层结构的宽度随在膜厚度方向蚀刻的进行而扩大。这样，蚀刻产物沉积在多晶硅膜的侧面，且两层结构的宽度随蚀刻进行从底部扩展，从而形成圆锥。
如上所述，认为在圆锥角范围为45°＜θ＜60°的两层结构的侧面，通过使用其中Cl2和O2的流量比为1∶1的气体而使圆锥角进一步减小。因此，在蚀刻进行较快的基质外部区域中，在前面CF4和O2的蚀刻条件下形成的圆锥角范围45°＜θ＜60°，通过侧壁上蚀刻产物的沉积得以保持。在蚀刻进行较慢的基质内部区域，多晶硅膜与氧化物膜之间界面部分上的多晶硅膜，即被含Cl2和O2的气体蚀刻的膜多晶硅膜，将其在之前通过含有CF4和O2气体的蚀刻形成的圆锥角，减小为超过45°＜θ＜60°范围的圆锥角。所述部分的多晶硅膜的圆锥角被减小至约10°。因此，多晶硅膜圆锥角的范围在整个基质中变为10°＜Υ＜60°，其取决于在玻璃基质中蚀刻进行程度的分布。
然后以下描述，通过活性离子蚀刻时，在形成相同圆锥角的情况下，上部氧化物膜/多晶硅膜两层结构的图案精度是如何改变的。
在活性离子蚀刻条件下，其中CF4和O2的气体比例为1∶1时，保护层的蚀刻速率表明了垂直方向上的蚀刻速率。假设横向蚀刻速率约为垂直方向蚀刻速率的三分之二，且上部氧化物膜/多晶硅膜两层结构在CF4和O2气体比例为1∶1的蚀刻条件下完全被蚀刻。在该情况下，基于对各个膜蚀刻速率的计算，保护层横向的回缩量估计约为0.27μm。因此根据设计值，在垂直蚀刻上部氧化物膜/多晶硅膜两层结构的情况，偏差值为0.27μm。
然后，假设当蚀刻上部氧化物膜/多晶硅膜两层结构时，两层结构侧面的圆锥角为60°，则根据设计值，在该情况下，偏差值估计约为0.23μm。
因此，上部氧化物膜/多晶硅膜两层结构通过活性离子蚀刻形成60°或更小的圆锥角形状，因此可将与设计值的偏差控制在0.23μm之内。
尽管本发明中CF4和O2的气体流量比例设定为1∶1，但如果O2的气体流量比进一步提高，则两层结构的圆锥角可进一步降低。但在该情况下，多晶硅膜蚀刻速率的降低大幅增加了蚀刻时间。因此，两层结构的尺寸精度劣化。因此，认为CF4和O2气体流量比例1∶1是合理的。
考虑到两层结构膜的膜厚度，希望将上部氧化物膜的厚度设定为等于10nm，而多晶硅膜的厚度设定为等于60nm。这是因为当将上部氧化物膜厚度增至大于10nm，且多晶硅膜大于60nm时，在蚀刻上部氧化物膜和多晶硅膜的情况下，由于蚀刻产生的偏差会增加。在该状态下形成的两层结构的尺寸精度劣化，导致TFT的OFF特性劣化。
如上所述，根据本发明内容，在两层结构部分的两层膜中，岛部分上部氧化物膜的圆锥角范围控制为45°＜θ＜60°，而其多晶硅层的圆锥角范围控制为10°＜Υ＜60°。因此，两层结构形成后对栅电极膜和Cr/μC-Si堆叠膜的阶梯覆盖得以加强。而且，在栅电极与两层结构交叉部分可防止栅电极断路。另外，两层结构的下部氧化物膜被制备为尽可能不被蚀刻，因此减小了对两层结构的下部氧化物膜的过蚀刻和侧蚀刻。因此，可防止栅电极膜的覆盖缺陷和栅电极的断路。
同时，本发明的上部氧化物膜/多晶硅膜的两层结构被形成圆锥，从而可防止在与两层结构交叉的栅电极中裂出现缝。
以下将描述本发明形成堆叠膜图案方法的第二个实施方案。在第二个实施方案中，当形成下部氧化物膜/多晶硅膜的两层结构时，利用含有CF4和O2气体的活性离子蚀刻时间缩短了。图9示出了用于第二实施方案中的蚀刻气体的RF功率与各个膜的蚀刻速率的关系。
与第一实施方案相似，利用CF4和O2气体系列对上部氧化物膜和多晶硅膜进行活性离子蚀刻时，使用光致抗蚀剂作为蚀刻掩模，直到下部氧化物膜暴露出来。在该情况下，在第二实施方案中，蚀刻条件设置为：
CF4和O2的气体流量比：1∶1；
总气体流量：200sccm；
气体压力：20pa；及
RF功率：300W和500W
当RF功率由300W增加到500W时，尽管多晶硅膜的蚀刻速率几乎翻番(40nm/min)，但与下部氧化物膜相比，其选择性蚀刻比率几乎未变(约＝1)，而且与光致抗蚀剂相比，其选择性蚀刻比率也几乎未变(约＝6)。因此可缩短蚀刻时间，同时可将两层结构上部氧化物膜的圆锥角保持在45°＜θ＜60°范围内，而其多晶硅膜的圆锥角保持在10°＜Υ＜60°范围内，从而使得设备的加工能力得以提高。而且，若蚀刻速率提高，用于检测蚀刻终点的等离子发射强度的变化率也提高，从而可进行对终点的精确检测。
从下部氧化物膜暴露时刻起，蚀刻气体切换为含Cl2和O2的气体。因此，对下部氧化物膜的蚀刻量可减少到最小，且对多晶硅膜的侧蚀刻也可得到限制。从而，CF4和O2气体系列处理所得两层结构的圆锥角可以保持。因此，在两层结构形成后与之交叉的栅绝缘膜和栅电极的阶梯覆盖得以加强，从而可防止栅电极的断路。
如上所述，根据形成堆叠膜图案的方法，第一氧化物膜、半导体膜和第二氧化物膜相继沉积在基质上，且对半导体膜进行激光热处理。其后，在第二氧化物膜上形成蚀刻图案，并通过使用蚀刻图案作为掩模，第二氧化物膜及半导体膜被干蚀刻以形成由半导体膜和第二氧化物膜组成的堆叠膜(两层结构)的图案。此时，氟基气体用作第二氧化物膜和半导体膜干蚀刻气体，且蚀刻气体在第一氧化物膜暴露时从氟基气体切换为氯基气体。CF4和O2的混合气体用作氟基气体，且适合地，混合气体中CF4和O2的气体比例设为1∶1，从而实施干蚀刻。按此方式，堆叠膜图案的第二氧化物膜的圆锥角可制备得比其半导体膜的圆锥角更大。特别地，第二氧化物膜和半导体膜的圆锥角可分别控制在45°＜θ＜60°和10°＜Υ＜60°的范围内。因此，可防止与此堆叠膜图案交叉的导线的阶梯断路。
Claims (7)
1.一种形成堆叠膜图案的方法，包括以下步骤：
在基质上依次沉积第一氧化物膜、半导体膜和第二氧化物膜；
激光热处理半导体膜；
在第二氧化物膜上形成抗蚀图案；及
使用抗蚀图案作为掩模，通过对第二氧化物膜和半导体膜进行干蚀刻，在包括半导体膜和第二氧化物膜的堆叠膜上形成图案，干蚀刻包括使用氟基气体进行蚀刻，因此第二氧化物膜和半导体膜的圆锥角分别为45°＜θ＜60°和10°＜Υ＜60°。
2.根据权利要求1的形成堆叠膜图案的方法，其中在形成堆叠膜图案中，这样进行干蚀刻，在当第一氧化物膜被使用氟基气体的干蚀刻暴露时，将蚀刻气体从氟基气体切换为氯基气体。
3.根据权利要求2的形成堆叠膜图案的方法，还包括在形成堆叠膜图案后，形成覆盖堆叠膜图案的栅绝缘膜；并在栅绝缘膜上形成导线，导线与堆叠膜图案交叉。
4.根据权利要求1的形成堆叠膜图案的方法，其中氟基气体为CF4和O2的气体混合物。
5.根据权利要求4的形成堆叠膜图案的方法，其中在气体混合物中CF4和O2的气体流量比设定为1∶1。
6.根据权利要求1的形成堆叠膜图案的方法，其中在激光热处理后的半导体膜为多晶硅膜，且第二氧化物膜与多晶硅膜的膜厚度比设定为1∶6。
7.根据权利要求3的形成堆叠膜图案的方法，其中选自Cr、W、Mo、Ti、Ta和其硅化物膜的金属材料的任何一个被用作构成导线的金属材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002165163 | 2002-06-06 | ||
| JP165163/2002 | 2002-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1469438A CN1469438A (zh) | 2004-01-21 |
| CN1255860C true CN1255860C (zh) | 2006-05-10 |
Family
ID=19195029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03142464.3A Expired - Lifetime CN1255860C (zh) | 2002-06-06 | 2003-06-06 | 堆叠膜图案的形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6933241B2 (zh) |
| CN (1) | CN1255860C (zh) |
| GB (1) | GB2391386B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155089A (zh) * | 2017-12-05 | 2018-06-12 | 深圳市华星光电技术有限公司 | 一种干刻蚀方法及多晶硅薄膜晶体管 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP4325802B2 (ja) * | 2004-08-02 | 2009-09-02 | Ｎｅｃ液晶テクノロジー株式会社 | Ｔｆｔアレイパターン形成方法 |
| JP4964442B2 (ja) * | 2005-08-10 | 2012-06-27 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| US7951728B2 (en) | 2007-09-24 | 2011-05-31 | Applied Materials, Inc. | Method of improving oxide growth rate of selective oxidation processes |
| CN101740373B (zh) * | 2008-11-14 | 2011-11-30 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽形成方法 |
| JP2010258202A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| TWI449004B (zh) * | 2010-08-30 | 2014-08-11 | Au Optronics Corp | 畫素結構及其製造方法 |
| KR102171650B1 (ko) | 2012-08-10 | 2020-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI582993B (zh) | 2012-11-30 | 2017-05-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
| CN105336602A (zh) * | 2014-07-15 | 2016-02-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制多晶硅刻蚀侧壁角度的方法 |
| KR20180078018A (ko) * | 2016-12-29 | 2018-07-09 | 엘지디스플레이 주식회사 | 전계 발광 표시 장치 및 그 제조 방법 |
| CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
| CN107507771A (zh) * | 2017-07-24 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种多晶硅蚀刻方法 |
| FR3104810B1 (fr) * | 2019-12-17 | 2023-03-31 | Soitec Silicon On Insulator | Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l’uniformite d’epaisseur de ladite couche |
| CN117280891A (zh) * | 2022-04-19 | 2023-12-22 | 京东方科技集团股份有限公司 | 显示基板及制作方法、显示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546376A (en) * | 1983-09-30 | 1985-10-08 | Citizen Watch Co., Ltd. | Device for semiconductor integrated circuits |
| JP2678903B2 (ja) | 1987-10-14 | 1997-11-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2841381B2 (ja) | 1988-09-19 | 1998-12-24 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2675713B2 (ja) * | 1991-05-10 | 1997-11-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW321731B (zh) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| US5723371A (en) * | 1994-08-23 | 1998-03-03 | Samsung Electronics Co., Ltd. | Method for fabricating a thin film transistor having a taper-etched semiconductor film |
| JP3474286B2 (ja) | 1994-10-26 | 2003-12-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5573964A (en) | 1995-11-17 | 1996-11-12 | International Business Machines Corporation | Method of making thin film transistor with a self-aligned bottom gate using diffusion from a dopant source layer |
| JPH09263974A (ja) | 1996-03-29 | 1997-10-07 | Sanyo Electric Co Ltd | Ｃｒ膜のエッチング方法 |
| US6124154A (en) | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US5856239A (en) * | 1997-05-02 | 1999-01-05 | National Semiconductor Corporaton | Tungsten silicide/ tungsten polycide anisotropic dry etch process |
| US6235214B1 (en) * | 1998-12-03 | 2001-05-22 | Applied Materials, Inc. | Plasma etching of silicon using fluorinated gas mixtures |
| TW417165B (en) * | 1999-06-23 | 2001-01-01 | Taiwan Semiconductor Mfg | Manufacturing method for reducing the critical dimension of the wire and gap |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| JP2001332741A (ja) | 2000-05-25 | 2001-11-30 | Sony Corp | 薄膜トランジスタの製造方法 |
| JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| JP3605823B2 (ja) | 2001-08-03 | 2004-12-22 | 日本電気株式会社 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
-
2003
- 2003-05-29 US US10/446,713 patent/US6933241B2/en not_active Expired - Lifetime
- 2003-06-02 GB GB0312668A patent/GB2391386B/en not_active Expired - Lifetime
- 2003-06-06 CN CN03142464.3A patent/CN1255860C/zh not_active Expired - Lifetime
-
2004
- 2004-05-28 US US10/855,394 patent/US7317227B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155089A (zh) * | 2017-12-05 | 2018-06-12 | 深圳市华星光电技术有限公司 | 一种干刻蚀方法及多晶硅薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6933241B2 (en) | 2005-08-23 |
| GB2391386B (en) | 2004-11-17 |
| US7317227B2 (en) | 2008-01-08 |
| GB0312668D0 (en) | 2003-07-09 |
| CN1469438A (zh) | 2004-01-21 |
| GB2391386A (en) | 2004-02-04 |
| US20040219721A1 (en) | 2004-11-04 |
| US20030228760A1 (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1255860C (zh) | 堆叠膜图案的形成方法 | |
| CN1249782C (zh) | 缩小导体图案的间距的方法及使用此方法形成的结构 | |
| CN2751447Y (zh) | 多重栅极晶体管 | |
| JP5061506B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN1822349A (zh) | 半导体元件之电容器与金属栅极之制造方法 | |
| CN104916583A (zh) | 用于平坦凹进或去除可变高度层的barc辅助工艺 | |
| CN1202728A (zh) | 一种半导体器件及制造该半导体器件的方法 | |
| CN1249795C (zh) | 半导体装置的制造方法 | |
| CN1614764A (zh) | 半导体器件的制造方法 | |
| CN108206131A (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN1279621C (zh) | 包括薄膜晶体管的电子器件及其制造方法 | |
| JPH04250623A (ja) | ドライエッチング方法 | |
| CN1835194A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN1457087A (zh) | 半导体元件的接触孔的形成方法 | |
| CN1320653C (zh) | 半导体集成电路器件 | |
| CN1220485A (zh) | 半导体器件的制造方法 | |
| TWI249817B (en) | Method for manufacturing flash memory device | |
| CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| JP2006310372A (ja) | 半導体装置および、その製造方法 | |
| CN1577753A (zh) | 制造半导体器件的栅电极的方法 | |
| CN1632921A (zh) | 一种可以减小栅特征尺寸的两步削减刻蚀工艺 | |
| CN1941386A (zh) | 半导体器件 | |
| CN1959942A (zh) | 薄膜晶体管的制作方法 | |
| CN1828943A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINZHEN CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20130424 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130424 Address after: Samoa Apia hiSoft Center No. 217 mailbox Patentee after: Jinzhen Co.,Ltd. Address before: 5-7-1, Tokyo, Japan Patentee before: NEC Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230516 Address after: Good road Taiwan Taipei City Neihu district Chinese 168 Lane 15 Building No. 4 Patentee after: HANNSTAR DISPLAY Corp. Address before: Samoa Apia, hiSoft center, No. 217 mailbox Patentee before: Jinzhen Co.,Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20060510 |
|
| CX01 | Expiry of patent term |