CN1231504A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1231504A
CN1231504A CN99103534A CN99103534A CN1231504A CN 1231504 A CN1231504 A CN 1231504A CN 99103534 A CN99103534 A CN 99103534A CN 99103534 A CN99103534 A CN 99103534A CN 1231504 A CN1231504 A CN 1231504A
Authority
CN
China
Prior art keywords
siof
wiring
film
fluorine concentration
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99103534A
Other languages
English (en)
Other versions
CN1139972C (zh
Inventor
小田典明
今井清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1231504A publication Critical patent/CN1231504A/zh
Application granted granted Critical
Publication of CN1139972C publication Critical patent/CN1139972C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在用SiOF膜作为层间绝缘膜的具有多层金属化结构的半导体器件中,就层间绝缘膜而言,将同一层内布线间隙部分中的SiOF膜(11、16)的氟浓度设置为高于上、下层布线(8、15、15、20)之间SiOF膜(12、17)的氟浓度。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法，尤其涉及容纳多条相互并列的布线并用SiOF作为绝缘膜的半导体器件、有多层金属化和用SiOF作为层间绝缘膜的半导体器件及这些半导体器件的制造方法。
随着半导体器件的集成度和微型结构设计的提高，存在着布线间距减小而导线的寄生电容(称为布线电容)增加的趋势。为降低布线电容，用较低介电常数的材料作为层间绝缘膜。在这些材料中，SiOF是无机材料中的一种有特定的很低介电常数、用等离子CVD方法形成的绝缘材料。
参照图1和图2至图4，将对用SiOF作为层间绝缘膜的半导体器件进行描述。
图1表示的是常规半导体器件的横截面视图，图2至图4表示的是图1所示半导体器件制造方法的横截面视图。图中表示的是三层金属化结构的情况。如图1所示，在第一层布线8内的导线间隙部分中和在第一层布线8的上部设置有由SiOF形成的层间绝缘膜12，在第二层布线15内的导线间隙部分中和在第二层布线15的上部也设置有由SiOF形成的层间绝缘膜17，在第二层布线15上部的层间绝缘膜17的厚度设置为0.6至1.0微米。
现在参照图2至图4对常规半导体器件制造方法进行描述。
首先如图2所示，在半导体基片3上形成扩散层1和单元隔离区域2，在扩散层1和元件隔离区域2上生长第一层间绝缘膜4。然后依次形成金属阻挡层5A、铝层6A和氮化钛层7A，此后，留下所希望的图形以形成第一层布线8，并且SiOF膜11在第一层布线8上形成。
接着如图3所示，平整化SiOF膜11形成平整的SiOF膜9。然后如图4所示，在第一层布线8上的SiOF膜9内有选择地形成通孔13，以形成第二层间绝缘膜12，在通孔13中形成钨栓塞14，并依次形成金属阻挡层5B、铝层6B和氮化钛层7B。此后留下所要的图形以形成第二层布线15。
接着如图1所示，形成具有通孔18的第三层间绝缘膜17，在通孔18中形成钨栓塞14，并依次形成金属阻挡层5C、铝层6C和氮化钛层7C，此后留下所希望的图形以形成第三层布线20，然后形成覆盖膜21，从而实现图1所示的最终结构。
在这样构成的半导体器件中，当把构成层间绝缘膜的SiOF中的氟浓度设置为低于5％的原子含量(5atm％)时，不能获得任何降低介电常数的效果。因此布线电容增加，导致电路操作速度降低和功率消耗增加。另外，如果将形成层间绝缘膜的SiOF中的氟浓度设置为高于或等于5％的原子含量时，易于发生层间绝缘膜或布线的分离，并且产量下降。即难以设置常规半导体器件氟浓度的最佳值。
本发明是鉴于常规半导体器件的上述问题而提出的，并根据本发明第一个方面的具有相互并列多条布线并使用SiOF绝缘膜的半导体器件，其特征在于对于绝缘膜，将布线间隙部分中的SiOF绝缘膜中的氟浓度设置得比布线上的SiOF绝缘膜中的氟浓度高。
进一步说，根据本发明第二个方面的具有多层金属化布线结构的半导体器件，即具有多个层布线、使用SiOF层间绝缘膜的半导体器件，其特征在于对于层间绝缘膜，将布线间隙部分中的SiOF层间绝缘膜中的氟浓度设置得比布线上的SiOF层间绝缘膜中的氟浓度高。
根据本发明第三个方面的半导体器件制造方法的特征在于包括：在同一平面上形成多条布线的步骤；在已形成多条布线的平面上形成第一SiOF绝缘膜、并除去多条布线上表面的第一绝缘膜的步骤；在至少是第一绝缘层中掺入氟的步骤；以及在第一绝缘层上形成第二SiOF绝缘层的步骤。
根据本发明第四个方面的半导体器件制造方法的特征在于包括：在同一平面上形成多条布线的步骤；在已形成多条布线的平面上形成第一SiOF绝缘膜、并在至少是第一绝缘膜中掺入氟的步骤；除去多条导线上表面第一绝缘膜的步骤；以及在第一绝缘膜上形成第二SiOF绝缘层的步骤。
本发明能实现降低布线电容和防止层间绝缘膜与导线分离。
图1是说明常规半导体器件的横截面图；
图2是说明常规半导体器件制造工艺的横截面图；
图3是说明常规半导体器件制造工艺的横截面图；
图4是说明常规半导体器件制造工艺的横截面图；
图5是说明根据本发明第一实施例的半导体器件的横截面图；
图6是说明根据本发明第一实施例制造工艺的横截面图；
图7是说明根据本发明第一实施例制造工艺的横截面图；
图8是说明根据本发明第一实施例制造工艺的横截面图；
图9是说明根据本发明第一实施例制造工艺的横截面图；
图10是展示本发明第一实施例效果的试验结果示意图；
图11是说明根据本发明第二实施例制造工艺的横截面图；
图12是说明根据本发明第二实施例制造工艺的横截面图；
图13是说明根据本发明第二实施例制造工艺的横截面图；
图14是说明根据本发明第二实施例制造工艺的横截面图；
以下参考附图将对本发明优选实施例进行描述。(第一实施例)
参考图5将对本发明第一实施例进行描述。图5是说明根据本发明第一实施例的半导体器件的横截面图。
在图5中，用BPSG或类似的材料形成的厚度约为0.8微米的第一层间绝缘膜14设置在具有扩散层区域1和元件隔离区域2的半导体衬底3上，第一层布线8设置在第一层间绝缘膜4上面，第一层间绝缘膜4中形成接触开口部分，通过接触开口部分扩散层区域1和第一层布线8互相连接，在图1的说明中省略了该接触开口。高氟浓度的SiOF膜11设置在第一层布线8的布线间隙部分中，低氟浓度的SiOF层间绝缘膜12设置在SiOF膜11和第一层布线8的上面，在第一层布线8上面的层间绝缘膜12的厚度设置为0.6-1.0微米，第一通孔13在低氟浓度的SiOF膜12中有选择地形成，第二层布线15存在于包含第一通孔13的区域中。
高氟浓度的SiOF膜16设置在第二层布线15的布线间隙部分中，低氟浓度的SiOF层间绝缘膜17存在于SiOF膜16和第二层布线15的上面，在第二层布线15上面的层间绝缘膜17的厚度设置为0.6-1.0微米，第二通孔18在低氟浓度的SiOF层间绝缘膜17中有选择地形成，第三层布线20存在于包含第二通孔18的区域中。此外，由SiOF或类似的材料形成的厚度为0.3微米的覆盖膜21在第三层布线20上层形成，以便覆盖整个表面。
第一层布线8、第二层布线15和第三层布线20各层按从下层向上的顺序包括：厚约30nm的钛膜和厚约100nm的氮化钛膜构成的金属阻挡层5A、5B、5C；厚约0.5微米的铝层6A、6B、6C；厚约30nm的氮化钛膜7A、7B、7C。将低氟浓度的SiOF层间绝缘膜12、17的氟浓度设置为低于5％的原子含量，将SiOF膜11、16的氟浓度设置为5％的原子含量或更高些。为防止布线与氟直接接触造成布线腐蚀，可以在低氟浓度SiOF膜12和作为SiOF膜12上层布线的第二层布线15之间、和在低氟浓度SiOF膜17和作为SiOF膜17的上层布线的第三层布线20之间，形成0.1至0.3微米厚度的等离子氧化膜，图5省略了等离子氧化膜的说明。
在此实施例中，SiOF膜11、16和SiOF膜12、17依次各为本发明层间绝缘膜的第一SiOF膜和第二SiOF膜。
此实施例说明了三层布线结构，但是也适用于一层布线结构、两层布线结构或者四层或者更多层的布线结构。
下面参考图6至图9将对本发明半导体器件的制造方法进行说明。图6至图9是表明制造工艺的横截面图。
首先如图6所示，在半导体衬底3上形成扩散层区域1和元件隔离区域2，接着在其上形成用BPSG或类似的材料形成的厚度约为1.2微米的第一层间绝缘膜4，而形成的第一层间绝缘膜4受到化学和机械研磨处理(CMP)以平整化，致使扩散层上的第一层间绝缘膜4厚度最后等于0.8微米。然后有选择地形成接触开口(未示出)，而金属阻挡层5A、厚约0.5微米的铝层6A和厚约30nm的氮化钛层7A用溅射的方法依次形成。此后，用光刻技术和反应离子腐蚀工艺留下所希望图形，以形成第一层布线8，而用例如偏置ECR(bias ECR)方法形成SiOF膜9，以便使其在较宽的第一层布线8上有约0.6微米的厚度。此时，第一层布线8的间隙部分完全由SiOF膜9填充，SiOF膜9的表面在宽度较窄的第一层布线8上变成三角形。
接着如图7所示，用反应离子腐蚀工艺对SiOF膜9进行各向异性腐蚀，以除去第一层布线8上表面上的SiOF。此时，在第一层布线间隙部分的中心，SiOF膜11保留的厚度为第一层布线8厚度的一半左右。在这种状态下，在例如加速能量为10KeV到100KeV、剂量为5×1014cm-2到3×1015cm-2的条件下离子注入氟。第一层布线8的间隙部分也用腐蚀技术除去SiOF，因此，在第一层布线间隙部分中心的SiOF膜11的厚度等于第一层布线8厚度的一半左右。考虑到降低布线电容，在第一层布线间隙部分中心的SiOF膜11的厚度最好是在布线8宽度的1/3到1倍范围内，尤其是最好在布线间隙部分填充较厚的SiOF膜11，或者完全用SiOF膜11填充。
接着如图8所示，用偏置ECR等离子CVD的方法或相似的方法形成低氟浓度的SiOF膜12，其表面用化学和机械研磨处理的方法平整化。第一层布线8上的SiOF膜12的厚度设置为0.8微米左右，SiOF膜12的氟浓度最好是设置为等于或小于离子注入之前的SiOF膜11的氟浓度。
接着如图9所示，在第一层布线8上有选择地在低氟浓度SiOF膜12内形成通孔13，用溅射或类似的方法形成的阻挡金属层5B包括按从下层一侧开始依次淀积而成的约30nm厚的钛和约0.1微米厚的氮化钛。此后用CVD的方法在整个表面形成钨膜，然后经深腐蚀处理仅在通孔13中留下的钨栓塞。接着，用溅射或类似的方法依次形成厚0.5微米左右的铝层6B和厚50nm左右的氮化钛层7B，用光刻处理和反应离子腐蚀处理形成所希望图形，以构成第二层布线15。
接着再重复一次图6至图9的步骤形成第三层布线20，最后形成SiON或类似材料构成的覆盖膜，因此完成图5所示的最后结构。
上述的制造方法适用于三层金属化结构，然而，通过增加从形成层间绝缘膜到形成上层布线步骤的重复次数，此方法可以适用于更多层的金属化结构。
在第一实施例中，由于同一层布线内相邻布线间的SiOF膜中的氟浓度高于上、下层布线之间SiOF膜中的氟浓度，因此可减小相邻布线间的电容。此外，在上、下层布线之间SiOF膜中的氟浓度是低的，因此在执行后续步骤时可防止上层布线和层间绝缘膜分离。
图10所示的是第一实施例的效果。在图10中，把本实施例中的布线电容和层间绝缘膜分离的发生率(层间绝缘膜产生分离层位置的数目)与层间绝缘膜中氟浓度均匀的常规情况逐一进行比较。与高氟浓度的常规情况相比，在本实施例中布线电容增加量被限制在2％左右，但分离的发生率被降到0。此外，与低氟浓度的常规情况相比，分离的发生率仍然等于0(即没有变化)，本实施例能将布线电容减小7％左右。这是因为同一层布线中相邻布线间SiOF膜的氟浓度高，因此即使当上、下层布线上的SiOF膜的氟浓度低时也能减小布线电容。此外，对于层间绝缘膜的分离，在层布线上、下两侧的SiOF膜的氟浓度低，因此SiOF膜吸收水分的作用小，这样保持了SiOF膜和基于钛的高熔点金属的上层布线最底层之间的粘着力，从而分离的发生率小。(第二实施例)
下面参照图11至14，将对本发明第二实施例的半导体器件制造方法进行描述。图11至14是说明制造工艺的横截面图。
首先如图11所示，在半导体衬底3上形成扩散层区域1和元件隔离部分2。在扩散层区域1和元件隔离部分2上生长用BPSG或类似的材料形成的厚度为1.2微米左右的第一层间绝缘膜4，用化学和机械研磨处理(CPM)的方法平整第一层间绝缘膜4，致使扩散层区域1上的第一层间绝缘膜4厚度最后等于0.8微米。然后有选择地形成接触开口(未示出)，用溅射的方法依次形成阻挡金属层5A、约0.5微米厚的铝层6A和约30nm厚的氮化钛层7A。用光刻技术和反应离子腐蚀处理留下所希望图形，以形成第一层布线8。用ECR偏置方法形成SiOF膜9，以便使其在较宽的布线上有0.6微米左右的厚度。此时，第一层布线8的间隙部分由SiOF膜9完全填充，在较窄布线上的SiOF膜9变成三角形。
其次如图12所示，在例如加速能量为10KeV到100KeV、剂量为5×1014cm-2到3×1015cm-2的条件下，将氟离子10注入整个表面。所以SiOF膜9的氟浓度上升。
接着如图13所示，用反应离子腐蚀处理进行各向异性腐蚀，以除去第一层布线8上层表面的SiOF。此时，在第一层布线间隙部分中心形成高氟浓度SiOF膜11，其厚度约为第一层布线8厚度的一半。
其次如图14所示，用偏置ECR等离子CVD的方法或相似的方法形成低氟浓度的SiOF膜12，其表面用化学和机械研磨处理的方法平整。SiOF膜12的氟浓度最好是设置为等于或小于离子化注入之前的SiOF膜11的氟浓度。
第一层布线8上的低氟浓度SiOF膜12的厚度设置为约0.8微米，通孔13在第一层布线8上的低氟浓度SiOF膜12中有选择地形成，用溅射或类似的方法形成的阻挡金属层5B包括按从下层一侧开始依次淀积而成的约30nm厚的钛和约0.1微米厚的氮化钛。用CVD的方法在整个表面形成钨膜，然后执行深腐蚀处理，仅在通孔13中留下钨栓塞14。此后，用溅射或类似的方法依次形成厚约0.5微米的铝层6B和厚约50nm的氮化钛层7B，用光刻处理和反应离子腐蚀工艺形成所希望图形，以构成第二层布线15。
接着再重复一次图11至图14的步骤，形成第三层布线20。最后形成SiON或类似材料形成的覆盖膜21，从而完成类似于图5的最后结构。
上述的制造方法适用于三层金属化结构。然而，通过增加从形成层间绝缘膜到形成上层布线步骤的循环次数，此方法可以适用于更多层的金属化结构。
在上述的制造方法中，与第一实施例不同的是，氟离子在SiOF膜9形成之后和进行腐蚀之前注入，以便布线不直接暴露于氟离子，从而能够防止布线腐蚀。
在上述第一和第二实施例中，本发明适用于多层金属化结构的半导体器件，因此显然本发明适用于单层金属化结构的半导体器件。

Claims (14)

1．半导体器件，其具有多条并列布线和与布线接触的SiOF绝缘膜，其特征在于在布线间隙部分的SiOF绝缘膜的氟浓度高于布线上的SiOF绝缘膜的氟浓度。
2．如权利要求1所述的半导体器件，其特征在于在布线间隙部分上的SiOF绝缘膜包括第一SiOF膜和在第一SiOF膜上形成的第二SiOF膜，布线上的SiOF膜包括第二SiOF膜，第一SiOF膜的氟浓度高于第二SiOF膜的氟浓度。
3．如权利要求2所述的半导体器件，其特征在于将布线间隙中央部分的第一SiOF膜的厚度设置为布线厚度的1/3到1倍。
4．如权利要求1所述的半导体器件，其特征在于将第一SiOF膜的氟浓度设置为大于等于5atom％，将第二SiOF膜的氟浓度设置为小于5atom％。
5．半导体器件，其具有多个层布线、各层布线有多条相互并列的布线和SiOF层间绝缘膜，其特征在于在布线间隙部分的SiOF层间绝缘膜的氟浓度设置为高于在布线上的SiOF层间绝缘膜的氟浓度。
6．如权利要求5所述的半导体器件，其特征在于在布线间隙部分上的SiOF层间绝缘膜包括第一SiOF膜和在第一SiOF膜之上形成的第二SiOF膜，在布线上的SiOF层间绝缘膜包括第二SiOF膜，第一SiOF膜的氟浓度高于第二SiOF膜的氟浓度。
7．如权利要求6所述的半导体器件，其特征在于将布线间隙部分中央的第一SiOF绝缘膜的厚度设置在布线厚度的1/3到1倍的范围内。
8．如权利要求6所述的半导体器件，其特征在于将第一SiOF绝缘膜的氟浓度设置为大于等于5atom％，将第二SiOF绝缘膜的氟浓度设置为小于5atom％。
9．半导体器件的制造方法，其特征在于包括：
在同一平面上形成多条布线的步骤；
在已形成布线的平面上形成第一SiOF绝缘膜，并除去布线的表面的第一绝缘膜的步骤；
将氟掺入保留在布线间隙部分的第一绝缘膜的步骤；
形成第二SiOF绝缘膜的步骤。
10．如权利要求9所述的半导体器件制造方法，其特征在于将第二SiOF绝缘膜的氟浓度设置为等于或小于掺入氟之前的第一绝缘膜的SiOF的氟浓度。
11．如权利要求9所述的半导体器件制造方法，其特征在于用离子注入法在加速能量为10keV至100keV和剂量为5×1014cm-2到3×1015cm-2的条件下注入氟。
12．半导体器件制造方法，其特征在于包括：
在同一平面上形成多条布线的步骤；
在已形成布线的平面上形成SiOF第一绝缘膜，并把氟掺入第一绝缘膜的步骤；
除去布线上表面的第一绝缘膜的步骤；
形成SiOF第二绝缘膜的步骤。
13．如权利要求12所述的半导体器件制造方法，其特征在于将第二绝缘膜的SiOF的氟浓度设置为等于或小于掺入氟之前的第一绝缘膜的SiOF的氟浓度。
14．如权利要求12所述的半导体器件制造方法，其特征在于用离子注入法在加速能量为10keV至100keV和剂量为5×1014cm-2到3×1015cm-2的条件下注入氟。
CNB991035348A 1998-04-03 1999-04-02 半导体器件制造方法 Expired - Fee Related CN1139972C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP091538/1998 1998-04-03
JP10091538A JP3132557B2 (ja) 1998-04-03 1998-04-03 半導体装置の製造方法
JP091538/98 1998-04-03

Publications (2)

Publication Number Publication Date
CN1231504A true CN1231504A (zh) 1999-10-13
CN1139972C CN1139972C (zh) 2004-02-25

Family

ID=14029257

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991035348A Expired - Fee Related CN1139972C (zh) 1998-04-03 1999-04-02 半导体器件制造方法

Country Status (4)

Country Link
US (2) US6274476B1 (zh)
JP (1) JP3132557B2 (zh)
KR (1) KR100320883B1 (zh)
CN (1) CN1139972C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411137C (zh) * 2005-03-11 2008-08-13 恩益禧电子股份有限公司 半导体装置及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
KR100417687B1 (ko) * 2002-05-07 2004-02-11 아남반도체 주식회사 반도체 소자의 금속전 절연막 형성 방법
JP2005150151A (ja) * 2003-11-11 2005-06-09 Seiko Epson Corp 半導体装置の絶縁膜形成方法及び半導体装置
WO2013152031A1 (en) * 2012-04-04 2013-10-10 Kla-Tencor Corporation Protective fluorine-doped silicon oxide film for optical components

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017742B2 (ja) 1988-09-13 2000-03-13 ソニー株式会社 半導体装置
US5106770A (en) * 1990-11-16 1992-04-21 Gte Laboratories Incorporated Method of manufacturing semiconductor devices
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP2792335B2 (ja) * 1992-05-27 1998-09-03 日本電気株式会社 半導体装置の製造方法
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JP3152788B2 (ja) * 1993-03-29 2001-04-03 株式会社東芝 半導体装置の製造方法
JP2917783B2 (ja) * 1993-12-24 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
JP3152829B2 (ja) * 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH07307293A (ja) 1994-05-11 1995-11-21 Sony Corp 半導体装置の製造方法
JPH0945769A (ja) 1995-07-28 1997-02-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09139428A (ja) 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置
JP2917897B2 (ja) 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP3186998B2 (ja) 1996-06-03 2001-07-11 日本電気株式会社 半導体装置および半導体装置の製造方法
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
JPH1022389A (ja) 1996-07-05 1998-01-23 Ricoh Co Ltd 半導体装置
US5888905A (en) * 1997-11-06 1999-03-30 Texas Instruments Incorporated Integrated circuit insulator and method
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411137C (zh) * 2005-03-11 2008-08-13 恩益禧电子股份有限公司 半导体装置及其制造方法
US7612453B2 (en) 2005-03-11 2009-11-03 Nec Electronics Corporation Semiconductor device having an interconnect structure and a reinforcing insulating film
US7936068B2 (en) 2005-03-11 2011-05-03 Renesas Electronics Corporation Semiconductor device having an interconnect structure and a reinforcing insulating film
CN101335257B (zh) * 2005-03-11 2012-08-08 瑞萨电子株式会社 半导体装置及其制造方法
US8242014B2 (en) 2005-03-11 2012-08-14 Renesas Electronics Corporation Method for manufacturing a semiconductor device having an interconnect structure and a reinforcing insulating film

Also Published As

Publication number Publication date
US20020011675A1 (en) 2002-01-31
KR100320883B1 (ko) 2002-02-04
CN1139972C (zh) 2004-02-25
JPH11289012A (ja) 1999-10-19
KR19990082907A (ko) 1999-11-25
US6274476B1 (en) 2001-08-14
US6756676B2 (en) 2004-06-29
JP3132557B2 (ja) 2001-02-05

Similar Documents

Publication Publication Date Title
US11721624B2 (en) Patterning approach for improved via landing profile
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US7459786B2 (en) Semiconductor device
US7301107B2 (en) Semiconductor device having reduced intra-level and inter-level capacitance
US6784478B2 (en) Junction capacitor structure and fabrication method therefor in a dual damascene process
US20090008750A1 (en) Seal ring for semiconductor device
US7312512B2 (en) Interconnect structure with polygon cell structures
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN1507045A (zh) 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置
CN1484310A (zh) 具有形成在多层布线结构中电容器的半导体器件
CN1127123C (zh) 形成半导体器件接触塞的方法
US6486557B1 (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
CN1134835C (zh) 半导体器件及其制造方法
CN1581476A (zh) 无孔隙金属互连结构及其形成方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
US6316833B1 (en) Semiconductor device with multilayer interconnection having HSQ film with implanted fluorine and fluorine preventing liner
CN1595621A (zh) 半导体器件及其制造方法
CN1139972C (zh) 半导体器件制造方法
US8030737B2 (en) Semiconductor device and method of manufacturing the same
CN1716619A (zh) Soi衬底及其制造方法
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
US20220254739A1 (en) Specificatdevices with through silicon vias, guard rings and methods of making the same
CN1635636A (zh) 用于将铜与金属－绝缘体－金属电容器结合的方法和结构
CN1098533C (zh) 半导体集成电路中的接触结构及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee