CN1215426C - 半导体存储装置 - Google Patents

Abstract

在包括滤波器和放大器等的模拟电路中，提供一种能修正制造工序中的加工离散引起的各元件的值的离散的模拟电路。滤波器FT1是将磁隧道电阻MR和电容器C连接成L型的低通滤波器。另外，在滤波器FT1中，端子T1及T2是输入端子，端子T3及T4是输出端子。另外，通过电流源IP供给改变磁隧道电阻MR的磁化方向的电流。

Description

半导体存储装置

技术领域

本发明涉及半导体存储装置，特别是涉及作为电阻元件而有磁隧道电阻元件的半导体存储装置。

背景技术

首先，说明一般的滤波器的结构。

<L型一次滤波器>

图39及图40中示出了电阻R和电容器C连接成L型的低通滤波器(Low Pass Filter：以下称LPF)及高通滤波器(High PassFilter：以下称HPF)。

在图39中，电阻R被安插在端子T1和T3之间，电容器C被安插在连接端子T2和T4的布线与电阻R的端子T3侧的端部之间。

在图40中，电容器C被安插在端子T1和T3之间，电阻R被安插在连接端子T2和T4的布线与电容器C的端子T3侧的电极之间。这里，端子T1及T2是输入端子，端子T3及T4是输出端子。

另外，如图41所示，将阻抗Z1及Z2连接成L型的滤波器称为L型一次滤波器，其中包括图39及图40。

滤波器的特性能用表示滤波器的输出信号对输入信号的比的传递函数记述，用下面的数学式(1)表示。

[数学式1]

$H\left(s\right)=\frac{\mathrm{Vout}\left(s\right)}{\mathrm{Vin}\left(s\right)}\&CenterDot;\&CenterDot;\&CenterDot;\left(1\right)$

在上述的数学式(1)中，s＝jω，j是虚数单位，ω是角频率。

用下面的数学式(2)表示衰减特性。

[数学式2]

20log₁₀|H(jω)|(dB)...(2)

根据上面的数学式(2)，如果衰减一位，则断定下降20dB(20dB/dec)。

这里，之所以将图41中的滤波器称为一次滤波器，是因为该滤波器的传递函数的分母或分子用s＝(jω)的一次函数记述。

例如，在图39及图40所示的滤波器的情况下，传递函数H_LPF(s)及H_HPF(s)分别用下面的数学式(3)及数学式(4)表示。

[数学式3]

$H_{\mathrm{LPF}}\left(s\right)=\frac{\frac{1}{\mathrm{sC}}}{R+\frac{1}{\mathrm{sC}}}=\frac{1}{1+\mathrm{sCR}}\&CenterDot;\&CenterDot;\&CenterDot;\left(3\right)$

[数学式4]

$H_{\mathrm{HPF}}\left(s\right)=\frac{R}{R+\frac{1}{\mathrm{sC}}}=\frac{\mathrm{sCR}}{1+\mathrm{sCR}}\&CenterDot;\&CenterDot;\&CenterDot;\left(4\right)$

在图42及图43中，分别模式地示出了LPF及HPF的博多(ボ-デ(ボ-ド))曲线图(Bode diagram)。在图42及图43中，横轴用对数表示频率，纵轴用对数表示衰减率。

图42所示的LPF的频率特性表示：在低频区输入信号不衰减地被输出，在高频区输入信号衰减后几乎不输出。

另一方面，图43所示的HPF的频率特性表示：在高频区输入信号不衰减地被输出，在低频区输入信号衰减后几乎不输出。

<L型二次滤波器>

图44中示出了称为L型二次滤波器的滤波器的一例。

在图44中，电阻R及电感器L串联地被安插在端子T1和T3之间，电容器C被安插在连接端子T2和T4的布线与电感器L的端子T3侧的端部之间。

这里，之所以将图44中的滤波器称为二次滤波器，是因为该滤波器的传递函数的分母或分子用S＝(jω)的二次函数记述。

图44中的滤波器是LPF，其传递函数H(s)用下面的数学式(5)表示。

[数学式5]

$H\left(s\right)=\frac{\frac{1}{\mathrm{sC}}}{R+\mathrm{sL}+\frac{1}{\mathrm{sC}}}=\frac{1}{s^2\mathrm{LC}+\mathrm{sRC}+1}=\frac{{\mathrm{\&omega;}}_P^2}{s^2+\frac{{\mathrm{\&omega;}}_P}{Q}s+{\mathrm{\&omega;}}_P^2}\&CenterDot;\&CenterDot;\&CenterDot;\left(5\right)$

这里，下面的数学式(6)及数学式(7)根据s＝jω_p的关系，传递函数H(s)变形为数学式(8)所示。

[数学式6]

${\mathrm{\&omega;}}_P=\frac{1}{\sqrt{\mathrm{LC}}}\&CenterDot;\&CenterDot;\&CenterDot;\left(6\right)$

[数学式7]

$Q=\frac{1}{R}\sqrt{\frac{L}{C}}\&CenterDot;\&CenterDot;\&CenterDot;\left(7\right)$

[数学式8]

$H\left(s\right)=\frac{{\mathrm{\&omega;}}_P^2}{{\mathrm{\&omega;}}_P^2-{\mathrm{\&omega;}}^2+j\frac{{\mathrm{\&omega;}}_P}{Q}\mathrm{\&omega;}}\&CenterDot;\&CenterDot;\&CenterDot;\left(8\right)$

如果着眼于数学式(8)，则断定ω＝ω_p时表示共振特性。这时的传递函数的绝对值等于Q值(选择度)。即，为了抑制共振，最好使Q值尽可能地小。

图45中示出了图44所示的LPF的博多曲线图的模式图。在图45中，横轴表示数学式(6)所示的角频率，纵轴表示衰减率，示出了Q值为0.8、2、以及10时的博多曲线图。

如图45所示，断定Q值越大，在共振频率ω_p附近滤波器的特性失真越大。

如图46所示，图44所示的LPF用阻抗Z1、Z2及Z3表示，通过改变对这些阻抗进行赋值的无源元件(电阻、电容器、电感器)的组合，能形成LPF或HPF。

一般说来，各种二次滤波器的传递函数能用以下的数学式(9)、(10)、(11)及(12)表示。

[数学式9]

$H\left(s\right)=\frac{b}{s^2+\mathrm{as}+b}\&CenterDot;\&CenterDot;\&CenterDot;\left(9\right)$

[数学式10]

$H\left(s\right)=\frac{s^2}{s^2+\mathrm{as}+b}\&CenterDot;\&CenterDot;\&CenterDot;\left(10\right)$

[数学式11]

$H\left(s\right)=K\frac{\mathrm{fs}}{s^2+\mathrm{as}+b}\&CenterDot;\&CenterDot;\&CenterDot;\left(11\right)$

[数学式12]

$H\left(s\right)=K\frac{s^2+b}{s^2+\mathrm{as}+b}\&CenterDot;\&CenterDot;\&CenterDot;\left(12\right)$

这里，数学式(9)及(10)分别表示LPF及HPF的传递函数，数学式(11)及(12)分别表示带通滤波器(Band Pass Filter：以下称BPF)及带阻滤波器(Band Reject Pass Filter：以下称BRF)的传递函数。

作为L型二次滤波器的另一例，有将两个图41所示的L型一次滤波器连接而成的图47所示的结构。

如图47所示，阻抗Z1被安插在端子T1和T3之间，阻抗Z2被安插在连接端子T2和T4的布线与阻抗Z1的端子T3侧的端部之间。另外，阻抗Z3被安插在端子T3和T5之间，阻抗Z4被安插在连接端子T4和T6的布线与阻抗Z3的端子T5侧的端部之间。这里，端子T1及T2是输入端子，端子T5及T6是输出端子。

图47所示的滤波器也由于传递函数的分母及分子用二次函数记述，所以被称为L型二次滤波器。

例如，形成对无源元件进行赋值的LPF，以便Z1＝R1、Z2＝1/sC2、Z3＝R3、Z4＝1/sC4。这里，R1及R3是电阻值，C2及C4是电容值，s＝jω。

另外，形成对无源元件进行赋值的HPF，以便Z1＝1/sC1、Z2＝R2、Z3＝1/sC3、Z4＝R4。这里，R2及R4是电阻值，C1及C3是电容值。

另外，如果对无源元件进行赋值，以便Z1＝1/sC1、Z2＝R2、Z3＝1/sC3、Z4＝R4，则前级的L型滤波器成为HPF，后级的L型滤波器成为LPF。这时的博多曲线图示于图48中。

在图48中，横轴用对数表示频率，纵轴用对数表示衰减率。如图48所示，只在一定的频率区，输入信号被输出。具有这样的功能的滤波器是带通滤波器(BPF)。

另外，在图47中，即使对无源元件进行赋值，以便Z1＝R2、Z2＝1/sC1、Z3＝1/sC4、Z4＝R3，也能实现同样的BPF。

<T型桥式二次滤波器>

图49中示出了称为T型桥式二次滤波器的滤波器的一例。

如图49所示，阻抗Z1及Z3串联地被安插在端子T1和T3之间，阻抗Z2被安插在连接端子T2和T4的布线与连接阻抗Z1及Z3的布线之间。另外，使阻抗Z4平行于阻抗Z1及Z3而被连接在端子T1和T3之间。

在该结构中，例如，如果对无源元件进行赋值，以便Z1＝1/sC1、Z2＝R2、Z3＝1/sC3、Z4＝R4，则阻抗Z1、Z2及Z3形成HPF，阻抗Z4形成LPF。

即，输入信号呈高频时，输入信号通过由阻抗Z1、Z2及Z3形成的HPF而被输出，输出信号呈低频时，输入信号经由阻抗Z4而被输出。换句话说，阻抗Z1、Z2、Z3具有作为HPF的功能，阻抗Z4具有作为LPF的功能。其结果，存在输入信号未被全部输出的频率区。图50中示出了该情况下的博多曲线图。

在图50中，横轴用对数表示频率，纵轴用对数表示衰减率。如图50所示，只在一定的频率区呈不输出输入信号的特性。具有这样的功能的滤波器是带阻滤波器(BRF)。

另外，即使对无源元件进行赋值，以便Z1＝R1、Z2＝1/sC2、Z3＝R3、Z4＝1/sC4，也能形成具有同样的功能的BRF。

<双T型桥式二次滤波器>

图51中示出了称为双T型桥式二次滤波器的滤波器的一例。如图5 1所示，阻抗Z4及Z6串联地被安插在作为输入端子的端子T10和作为输出端子的端子T20之间，还串联地插入阻抗Z1及Z3。而且，阻抗Z5被安插在连接阻抗Z4及Z6的布线和接地电位之间，阻抗Z2被插入连接阻抗Z1及Z3的布线和接地电位之间。

在该结构中，如果对无源元件进行赋值，例如，以便Z1＝R1、Z2＝1/sC2、Z3＝R3、Z4＝1/sC4，Z5＝R5、Z6＝1/sC6，而且，C1＝C3＝C5/2，R2＝2R4＝2R6，则图51所示的滤波器具有作为BRF的功能。

<二次有源滤波器(Sallen key型)>

将包括晶体管、运算放大器、负电阻元件、方向性移相器(gyrator)等有源元件的滤波器称为有源元件。图52中示出了称为Sallen key型二次滤波器的有源滤波器的一例。

如图52所示，阻抗Z1及Z2串联地被安插在作为输入端子的端子T10和运算放大器OP的非反相输入端子之间，运算放大器的输出端子被连接在端子T20上。

而且，阻抗Z3被安插在连接阻抗Z2和非反相输入端子的布线与接地电位之间，阻抗Z4被安插在阻抗Z1和Z2的连接结点与运算放大器OP的输出端子之间。

另外，电阻R2及R1串联地被安插在运算放大器OP的输出端子和接地电位之间，电阻R2和R1的连接结点被连接在运算放大器OP的反相输入端子上。

在该结构中，通过对阻抗Z1～Z4按照下面的表1所示的组合，对无源元件进行赋值，能实现LPF、HPF、BPF。

[表1]

	LPF	HPF	BPF
				Z1Z2Z3Z4	R1R21/sC31/sC4	1/sC11/sC2R3R4	R11/sC2R3//1/sC3R4

这里，在LPF的情况下，如果1+R2/R1＝K时的K值接近3，则Q值变大，所以Q值的调整变得困难起来。

在图53中，示出了LPF时的K值和Q值的关系。如图53所示，断定如果K值接近3，则Q值无限增大。而且，如前面所述，由于Q值越大，在共振频率附近滤波器的特性失真越大，所以最好设定电阻R1及R2的值，以便K值不接近3。

<二次有源滤波器(无限反馈型)>

作为有源滤波器的另一例，图54中示出了无限反馈型二次滤波器的结构。

如图53所示，阻抗Z1及Z3串联地被插入作为输入端子的端子T10和运算放大器OP的反相输入端子之间，运算放大器的输出端子连接在端子T20上。另外，运算放大器OP的非反相输入端子连接在接地电位上。

而且，阻抗Z2被安插在阻抗Z1和Z3的连接结点和运算放大器OP的输出端子之间，阻抗Z4被安插在阻抗Z1和Z3的连接结点与接地电位之间。

另外，阻抗Z5被安插在连接阻抗Z2和运算放大器的输出端子的布线与连接阻抗Z3和运算放大器的反相输入端子的布线之间。

在该结构中，通过对无源元件进行赋值，以便对阻抗Z1～Z5进行下面的表2所示的组合，能实现LPF、HPF、BPF。

[表2]

	LPF	HPF	BPF
				Z1Z2Z3Z4	R1R2R31/sC4	1/sC11/sC21/sC3R4	R11/sC21/sC3R4
Z5	1/sC5	R5	R5

<二次有源滤波器(Biquad)>

作为有源滤波器的另一例，在图55中示出了使用三个运算放大器的Biquadratic circuit(简称Biquad)的一种的Tow-Thomasbiquad电路。

在图55中，运算放大器OP1、OP2及OP3串联连接在作为输入端子的端子T10和作为输入端子的端子T20之间。

而且，电阻R1被安插在端子10和运算放大器OP1的反相输入端子之间，电阻R2被安插在运算放大器OP1的输出端子和运算放大器OP2的反相输入端子之间，电阻R3被安插在运算放大器OP2的输出端子和运算放大器OP3的反相输入端子之间。另外，运算放大器OP1～OP3的非反相输入端子连接在接地电位上。

另外，电容器C1及电阻R4并联地被安插在运算放大器OP1的反相输入端子和输出端子之间，电容器C2被安插在运算放大器OP2的反相输入端子和输出端子之间，电阻R5被安插在运算放大器OP3的反相输入端子和输出端子之间，电阻R6被安插在运算放大器OP1的反相输入端子和运算放大器OP2的输出端子之间。

作为这样的滤波器的特征，能举出：能实现高Q值；元件灵敏度低，容易调整；以及能用同一电路获得HPF、LPF、BPF。

例如，运算放大器OP1的输出端子对输入信号进行BPF的输出，运算放大器OP2的输出端子对输入信号进行LPF的输出。

另外，在图56中示出了作为使用三个运算放大器的Biquad的一种的KHNBiquad电路。

在图56中，运算放大器OP1、OP2及OP3串联连接在作为输入端子的端子T10和作为输入端子的端子T20之间。

而且，电阻R1被安插在端子10和运算放大器OP1的反相输入端子之间，电阻R2被安插在运算放大器OP1的输出端子和运算放大器OP2的反相输入端子之间，电阻R3被安插在运算放大器OP2的输出端子和运算放大器OP3的反相输入端子之间。另外，运算放大器OP2及OP3的非反相输入端子连接在接地电位上。

另外，电阻R4被安插在运算放大器OP1的反相输入端子和输出端子之间，电容器C1被安插在运算放大器OP2的反相输入端子和输出端子之间，电容器C2被安插在运算放大器OP3的反相输入端子和输出端子之间，电阻R5被安插在运算放大器OP1的非反相输入端子和运算放大器OP2的输出端子之间，电阻R6被安插在运算放大器OP1的反相输入端子和运算放大器OP3的输出端子之间。

KHNBiquad电路是取Kerwin Huelsman Newcomb的字头的名称，运算放大器OP1的输出端子对输入信号进行HPF的输出，运算放大器OP2的输出端子对输入信号进行BPF的输出，运算放大器OP3的输出端子对输入信号进行LPF的输出。

如上所述，虽然电阻元件被用于滤波器，但在现有的电阻元件中使用金属、掺杂多晶硅、开关电容器、OTA(operationaltransconductance amplifier)等。

可是，由于由构成电阻的结构如何、制造工序中的加工离散引起的电阻值的离散不可避免，所以存在即使制造相同的滤波器，其频率特性也会产生离散的问题。

另外，为了抑制滤波器的频率特性的离散，虽然考虑使用可变电阻，但由于难以形成微小尺寸的可变电阻，所以事实上不能实现。这在滤波器以外的半导体集成电路中也一样。

发明内容

本发明就是鉴于以上的问题而完成的，目的在于在包括滤波器和放大器等的模拟电路中，提供一种能修正由制造工序中的加工离散引起的各元件值的离散的模拟电路。

本发明的第一方面的半导体存储装置至少备有：模拟电路，该模拟电路具有由多个磁隧道电阻元件构成、单独及/或组合地使用上述多个磁隧道电阻元件，通过单独及/或组合地使用来变更电阻值，获得多种电阻值的可变电阻，利用多个控制信号，能单独及/或组合地变更上述多个磁隧道电阻元件的电阻值；

输出上述多个控制信号的控制部；以及存储单元阵列，

上述半导体存储装置是按时间分割分别使用地址端子的地址信号多路复用方式的半导体存储装置，

上述控制部控制上述存储单元阵列的地址译码器，

上述地址译码器控制上述至少一个磁隧道电阻元件的电阻值，

上述控制部作为上述至少一个磁隧道电阻元件的电阻值控制用的译码器来兼用上述存储单元阵列的地址译码器，

上述地址译码器在控制上述至少一个磁隧道电阻元件的电阻值时，根据按时间分割供给上述地址端子的磁隧道电阻元件控制信号进行控制。本发明的第二方面的半导体存储装置的地址译码器是字线译码器。

本发明的第三方面的半导体存储装置的地址译码器是位线译码器。

本发明的第四方面的半导体存储装置的上述模拟电路是对输入信号进行滤波的滤波器，上述滤波器由组合上述可变电阻与电容器及电感器两者中的至少一者来构成，上述可变电阻被连接在上述电容器及上述电感器两者中的至少一者上。

本发明的第五方面的半导体存储装置的上述模拟电路是放大输入信号的放大装置，上述放大装置由组合上述可变电阻和运算放大器来构成，上述可变电阻被导电性地连接在上述运算放大器的二个输入端中的一个上。

本发明的第六方面的半导体存储装置的上述模拟电路是差动放大器，上述差动放大器由组合上述可变电阻和运算放大器来构成，上述可变电阻被连接在上述运算放大器的非反相输入端和输出端之间、及/或被连接在上述运算放大器的反相输入端和输出端之间。

本发明的第七方面的半导体存储装置的上述模拟电路是比较器，上述比较器由组合上述可变电阻和运算放大器来构成，上述可变电阻被连接在上述运算放大器的非反相输入端和输出端之间、及/或被连接在上述运算放大器的非反相输入端上。

本发明的第八方面的半导体存储装置的的上述模拟电路备是将输入电压变换成电流后输出的电压/电流变换电路，上述电压/电流变换电路由组合上述可变电阻和运算放大器来构成、并且还包含连接在上述放大器的二个输入端的一个和输出端之间的负载电阻，上述可变电阻被导电性地连接在上述放大器的上述一个输入端上。

附图说明

图1是模式地表示一般的磁隧道电阻元件的剖面结构图。

图2是说明磁隧道电阻元件的标记的表记方法的图。

图3是表示强磁性体的磁化方向变化所必要的磁场的大小及其方向的图。

图4是表示旋转阀型磁隧道结结构的隧道磁阻的实际测量特性曲线图。

图5是表示本发明的实施形态1的低通滤波器的结构图。

图6是表示本发明的实施形态1的低通滤波器的特性曲线图。

图7是表示本发明的实施形态1的高通滤波器的结构图。

图8是表示本发明的实施形态1的高通滤波器的特性曲线图。

图9是具体地表示本发明的实施形态1的低通滤波器的可变电阻的结构图。

图10是表示控制信号的组合、以及与对应它的可变电阻的电阻值的对应关系的图。

图11是表示本发明的实施形态1的低通滤波器的特性曲线图。

图12是表示本发明的实施形态1的L型二次低通滤波器的结构图。

图13是表示本发明的实施形态1的L型二次低通滤波器的特性曲线图。

图14是表示控制信号的组合、以及与其对应的Q值的关系的图。

图15是表示本发明的实施形态1的带通滤波器的结构图。

图16是表示本发明的实施形态1的带通滤波器的特性曲线图。

图17是表示本发明的实施形态2的放大器的结构图。

图18是具体地表示本发明的实施形态2的放大器的可变电阻的结构图。

图19是表示本发明的实施形态2的放大器的特性曲线图。

图20是表示本发明的实施形态2的放大器的特性曲线图。

图21是表示备有磁隧道电阻元件的电阻值控制用的结构的半导体存储装置的结构图。

图22是说明备有磁隧道电阻元件的电阻值控制用的结构的半导体存储装置的工作的时序图。

图23是说明MTJ驱动电路的工作的图。

图24是表示半导体存储装置的另一结构例。

图25是表示差动放大器的结构图。

图26是表示比较器的结构图。

图27是表示比较器的滞后特性的图。

图28是表示加法器的图。

图29是表示积分器的图。

图30是表示乘法器的图。

图31是表示模拟计算机的结构图。

图32是表示积分器的具体的结构图。

图33是表示模拟计算机的结构图。

图34是表示加法器的具体的结构图。

图35是表示积分器的具体的结构图。

图36是表示微分器的具体的结构图。

图37是表示电压/电流变换电路的具体的结构图。

图38是表示电压/电流变换电路的具体的结构图。

图39是表示一般的低通滤波器的结构图。

图40是表示一般的高通滤波器的结构图。

图41是表示L型一次滤波器的结构图。

图42是表示L型一次滤波器的特性曲线图。

图43是表示L型一次滤波器的特性曲线图。

图44是表示一般的L型二次低通滤波器的结构图。

图45是表示一般的L型二次低通滤波器的特性曲线图。

图46是表示L型二次滤波器的结构图。

图47是表示L型二次滤波器的结构图。

图48是表示L型二次滤波器的特性曲线图。

图49是表示T型桥式二次滤波器的结构图。

图50是表示T型桥式二次滤波器的特性曲线图。

图51是表示双T型桥式二次滤波器的结构图。

图52是表示有源滤波器的结构图。

图53是说明有源滤波器的工作的图。

图54是表示无限反馈型二次滤波器的结构图。

图55是表示有源滤波器的结构图。

图56是表示有源滤波器的结构图。

具体实施方式

本发明的特征在于在滤波器及放大器中，至少包括一个磁隧道电阻元件。因此，首先说明磁隧道电阻元件。

<磁隧道电阻元件>

图1中模式地示出了一般的磁隧道电阻元件MR的剖面结构。

如图1所示，磁隧道电阻元件MR有这样的结构：在绝缘体3的上部依次层叠强磁性体2及1，将强磁性体4配置在绝缘体3的下部。这样，将用强磁性体夹着绝缘体的结构称为磁隧道结(Magnetic TunnelJunction：MTJ)。

另外，反强磁性体5配置在强磁性体4的下部。反强磁性体5是用来使强磁性体4的磁化方向固定，将该结构称为旋转阀型磁隧道结。

而且，在强磁性体1及2中，强磁性体1采用顽磁力小的材料构成，利用外部磁场容易使强磁性体1的磁化方向反转。其结果，强磁性体2的磁化方向伴随强磁性体1的磁化方向的反转而反转。

磁隧道电阻元件MR被埋入层间绝缘膜SZ内，在强磁性体1上配置布线插头PG1，布线插头PG1的上端面在层间绝缘膜SZ的主面上露出。布线WR1配置在层间绝缘膜SZ上，以便连接在该布线插头PG1的上端面上。

另外，金属层6配置在反强磁性体层5的下部，金属层6连接在金属层7上。布线WR2配置在金属层7的下部，其延伸方向是在俯视图中与布线WR1的延伸方向正交的方向。

布线WR3配置在布线WR2的下方，金属层7通过在层间绝缘膜SZ中沿垂直方向延伸的布线插头PG2，导电性地与布线WR3连接。另外，布线WR3导电性地连接在N沟道MOS晶体管TR上。

另外，在图1中，将布线WR1和布线插头PG1的连接结点作为结点ND1，将布线WR2和金属层7的连接结点作为结点ND2，将布线WR3和布线插头PG2的连接结点作为结点ND3。

在这样的结构中，如果使电流从布线WR1朝向布线WR3流，则在强磁性体层1及2的磁化方向和强磁性体层3的磁化方向相同的情况下、以及不同的情况下，通过绝缘体层3的电流不同。

即，如果磁化的方向相同，则电阻变低，如果不同，则电阻变高，磁隧道结对应于强磁性体层的磁化方向的朝向，具有两个隧道磁阻。将其称为磁隧道电阻效应。

磁隧道电阻的变化率约为30％～50％左右。磁隧道电阻的值除了强磁性体的磁场方向以外，随着夹持在强磁性体之间的绝缘体的物性和厚度等的变化而变化。另外，即使从强磁性体1到反强磁性体5的层叠结构上下相反，也能获得同样的效果。

为了改变磁隧道电阻，具体地说改变强磁性体1、2的磁化方向即可。为此，使电流流过布线WR2，在其周围发生的磁场比为了改变磁化方向所需要的临界磁场大即可。这时，虽然强磁性体4也受到同一磁场的影响，但由于反磁性体5的存在，所以从强磁性体4发出的磁通进入反强磁性体5内，强磁性体4的磁化方向不变。另外，在图1中虽然流过布线WR2的电流I的方向为双向，用箭头表示，但它表示使电流沿哪个方向流都可以。

这里，在反强磁性体5中，例如使用含有20～30atom.％Ir(铱)的IrMn，强磁性体4及2使用顽磁力大的CoFe，作为构成隧道阻挡层的绝缘体层3使用Al₂O₃，在强磁性体1中使用顽磁力和旋转极化率小的Ni₈₀Fe₂₀(坡莫合金)。

图2中示出了表示隧道磁阻元件MR的标记。这里，MR是MagneticResistivity的简称。

图2中的标记意味着结点ND1和结点ND3之间的电阻随着电流流过布线WR2而发生的磁场的变化而变化的电阻元件。因此，图2中的标记包括具有该特征的全部隧道磁阻元件，不只限定于图1所示的结构。

图3中示出了为了改变强磁性体的磁化方向所需要的磁场的大小及其方向。在图3中，示出了在磁场Hx和Hy的耦合磁场中，形成为了使磁化方向反转所需要的磁场(临界磁场)Hk时的上述三个磁场的关系。用称为星形曲线的曲线表示上述三个磁场的关系。

这里，将强磁性体容易磁化的方向称为轻轴线(easy axis)，将磁化难的方向称为硬轴线(hard axis)，在图3中，横轴表示轻轴线，纵轴表示硬轴线，另外x轴方向的磁场分量用Hx表示，y轴方向的磁场分量用Hy表示。

如图3所示，在Hx^2/3+Hy^2/3＜Hk^2/3的范围内，磁化方向不变化。另一方面，在Hx^2/3+Hy^2/3＞Hk^2/3的范围内，磁化方向变化。

图4中示出了旋转阀型磁隧道结结构的隧道磁阻(TunnelMagnetic Resistance：TMR)的实际测量特性。

在图4中，横轴表示磁场(用1奥斯忒＝约79A/m换算)，纵轴表示隧道磁阻率(Tunnel Magnetic Resistance Rate：TMRR)。由图4可知，TMRR表示约变化36％，磁化方向的反转所必要的磁场低，约为30(×79A/m)左右，能获得相对于磁场方向对称的磁滞曲线。

<A.实施形态1>

作为本发明的实施形态1，说明有磁隧道电阻元件的各种滤波器的结构及工作。

<A-1.滤波器的第一例>

作为滤波器的第一例，用图5及图6说明滤波器FT1的结构及工作。

如图5所示，滤波器FT1是磁隧道电阻MR和电容器C连接成L型的低通滤波器(Low Pass Filter：以下称LPF)。另外，在滤波器FT1中，端子T1及T2为输入端子，端子T3及T4为输出端子。另外，通过电流源IP供给改变磁隧道电阻MR的磁化方向的电流。

这里，在图6中示出了作为磁隧道电阻元件MR，采用将绝缘体夹在中间的两个强磁性体的磁化方向相同时的磁隧道电阻为1MΩ、磁化方向不同时的磁隧道电阻为1.4MΩ的元件时的滤波器FT1的频率特性曲线。

在图6中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用白点和黑点表示磁隧道电阻元件MR的磁隧道电阻为1MΩ、以及为1.4MΩ时的频率特性曲线。另外，电容器C的静电电容为1pF。

如图6所示，对应于电阻值，衰减率为-100dB的频率分别约为17MHz和22MHz。即，表明用磁隧道电阻元件MR能进行约5MHz的频率调整。

另外，在希望微调的情况下，利用将多个磁隧道电阻元件组合成串联、并联或桥式电路，将磁阻值组合起来使用即可。

<A-2.滤波器的第二例>

作为滤波器的第二例，用图7及图8说明滤波器FT2的结构及工作。

如图7所示，滤波器FT2是磁隧道电阻MR和电容器C连接成L型的高通滤波器(High Pass Filter：以下称HPF)。除此以外，与图5所示的滤波器FT1相同的结构标以相同的标记，重复的说明从略。

这里，与图5所示的滤波器FT1相同，磁隧道电阻元件MR能使磁隧道电阻可变为1MΩ及1.4MΩ的两个，在图8中示出了各磁隧道电阻时的滤波器FT2的频率特性曲线。

在图8中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用白点和黑点表示磁隧道电阻元件MR的磁隧道电阻为1MΩ时、以及为1.4MΩ时的频率特性曲线。另外，电容器C的静电电容为1pF。

如图8所示，对应于电阻值，衰减率为-100dB的频率分别约为1.7kHz和0.78kHz，表明通过使用磁隧道电阻元件MR，能进行约500Hz的频率调整。

<A-3.滤波器的第三例>

作为滤波器的第三例，用图9至图11说明滤波器FT3的结构及工作。

如图9所示，滤波器FT3是L型一次LPF，但用多个磁隧道电阻元件构成LPF的电阻部分，作为可变电阻RZ即，在端子T1和端子T3之间有从端子T1开始，依次将磁隧道电阻元件MR6、MR5、MR4、MR3及MR2串联连接配置、将磁隧道电阻元件MR1与磁隧道电阻元件MR2及MR3并联连接构成的可变电阻RZ，电容器C被安插在连接端子T2和T4的布线和磁隧道电阻元件MR2的端子T3侧的端部之间。

磁隧道电阻元件MR1～MR6的电阻值根据从译码器DC供给的控制信号D0、D1、D2及D3设定。即，根据控制信号D0～D3，控制磁隧道电阻元件MR1～MR6的磁化方向。

程序信号被从控制逻辑部CL供给译码器DC，将其译码后，生成控制信号D0～D3。另外，译码器DC可以说是控制可变电阻RZ的电阻值的控制部。

这里，控制信号D3被供给磁隧道电阻元件MR5及MR6，控制信号D2被供给磁隧道电阻元件MR4，控制信号D1被供给磁隧道电阻元件MR2及MR3。另外，磁隧道电阻元件MR2及MR3、磁隧道电阻元件MR5及MR6分别用控制信号D1、D3共同控制，所以称为磁隧道电阻元件串联体，磁隧道电阻元件MR1及MR4分别用控制信号D0及D2独立地控制，所以称为独立磁隧道电阻元件。

在图10中，示出了与控制信号D0～D3的组合、以及与其对应的磁隧道电阻元件MR1～MR6的全部磁隧道电阻值对应的一览表。

这里，能从任何低电阻RL和高电阻RH这两类电阻中选择磁隧道电阻元件MR1～MR6的电阻值。

如图10所示，例如，在控制信号D0～D3为0的情况下，流过设定强磁性体的磁化方向用的电流，以便各磁隧道电阻元件MR1～MR6能设定成任何低电阻RL，在控制信号D0～D3为1的情况下，流过设定强磁性体的磁化方向用的电流，以便能设定成任何高电阻RH。

图11中示出了控制信号(D3、D2、D1、D0)＝(0、0、0、0)、(0、1、1、1)、(1、1、1、1)时的滤波器FT3的频率特性曲线。在图11中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用白点、黑点、黑方块表示(D3、D2、D1、D0)＝(0、0、0、0)、(0、1、1、1)、(1、1、1、1)时的滤波器FT3的频率特性曲线。另外，电阻RL为1MΩ，电阻RH为1.4MΩ，电容器C的静电电容为1pF。

在图11中，在控制信号D3、D2、D1、D0的组合为(0、0、0、0)、(0、1、1、1)、(1、1、1、1)的情况下，衰减率为-3dB的频率分别约为27kHz、23kHz、19 kHz。这意味着利用控制信号D3、D2、D1、D0的16种组合，能设定16种频率特性。

另外，在图9中，虽然示出了一并备有磁隧道电阻元件串联体和独立磁隧道电阻元件串联连接的结构、以及磁隧道电阻元件串联体和独立磁隧道电阻元件并联连接的结构的例，但既能用任何一种结构构成可变电阻，也能只用一个磁隧道电阻元件构成可变电阻。

<A-4.滤波器的第四例>

作为滤波器的第四例，用图12至图14说明滤波器FT4的结构及工作。

滤波器FT4如图12所示，电阻RZ及电感器L串联连接在端子T1和端子T3之间，电容器C安插在连接端子T2和端子T4的布线和电感器L的端子3侧的端部之间，构成L型二次LPF。

滤波器FT4中的电阻RZ与用图9说明的滤波器FT3相同，由磁隧道电阻元件MR1～MR6构成。而且，磁隧道电阻元件MR1～MR6的电阻值根据从译码器DC供给的控制信号D0、D1、D2及D3设定，这一点也与滤波器FT3相同。

图13中示出了控制信号(D3、D2、D1、D0)＝(0、0、0、0)、(0、0、1、1)、(0、1、1、1)、(1、1、1、1)时的滤波器FT4的频率特性曲线。

在图13中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用白点、黑点、白方块、白三角表示(D3、D2、D1、D0)＝(0、0、0、0)、(0、0、1、1)、(0、1、1、1)、(1、1、1、1)时的滤波器FT4的频率特性曲线。另外，磁隧道电阻元件MR1～MR6的磁隧道电阻都能从8.0kΩ及11.2kΩ两种中选择，电容器C的静电电容为6.25pF，电感为4.05mH。

如图13所示，可知在(D3、D2、D1、D0)＝(0、0、0、0)、(0、0、1、1)的情况下，在频率1×10⁶Hz附近发生共振，特性曲线失真。

这里，在图14中用一览表示出了控制信号(D3、D2、D1、D0)＝(0、0、0、0)、(0、0、1、1)、(0、1、1、1)、(1、1、1、1)时的Q值。

如图14所示，滤波器FT4能根据控制信号D3～D0的组合调整Q值。例如，在欲将Q值设定为0.734的情况下，设定控制逻辑部CL的程序信号，以便(D3、D2、D1、D0)＝(0、1、1、1)即可。这样，能用磁隧道电阻值修正由制造工序引起的电感器L和电容器C的值的离散，能实现Q值在0.8以下的频率特性曲线不失真的特性。

<A-5.滤波器的第五例>

作为滤波器的第五例，用图15及图16说明滤波器FT5的结构及工作。

滤波器FT5如图12所示，电阻RZ1安插在端子T1和端子T3之间，电容器C1安插在连接端子T2和端子T4的布线和电阻RZ1的端子3侧的端部之间。另外，电容器C2安插在端子T3和端子T5之间，电阻RZ2安插在连接端子T4和端子T6的布线和电容器C2的端子5侧的电极之间，构成带通滤波器(Band Pass Filter：以下称BPF)。

滤波器FT5中的电阻RZ1与用图9说明的滤波器FT3的电阻RZ相同，由磁隧道电阻元件MR1～MR6构成。而且，磁隧道电阻元件MR1～MR6的电阻值根据从译码器DC供给的控制信号D0、D1、D2及D3设定，这一点也与滤波器FT3的电阻RZ相同。

磁隧道电阻元件MR1～MR6的电阻值根据从译码器DC1供给的控制信号D0、D1、D2及D3设定，程序信号被从控制逻辑部CL供给译码器DC1，将其译码后，生成控制信号D0～D3。这里，控制信号D3被供给磁隧道电阻元件MR5及MR6，控制信号D2被供给磁隧道电阻元件MR4，控制信号D1被供给磁隧道电阻元件MR2及MR3，控制信号D0被供给磁隧道电阻元件MR1。

另外，电阻RZ2有串联连接的磁隧道电阻元件MR8、MR9、MR10、MR11及MR12，以及与磁隧道电阻元件MR8及MR9并联连接的磁隧道电阻元件MR7。

磁隧道电阻元件MR7～MR12的电阻值根据从译码器DC2供给的控制信号D4、D5、D6及D7设定，程序信号被从控制逻辑部CL供给译码器DC2，将其译码后，生成控制信号D4～D7。这里，控制信号D7被供给磁隧道电阻元件MR11及MR12，控制信号D6被供给磁隧道电阻元件MR10，控制信号D5被供给磁隧道电阻元件MR8及MR9，控制信号D4被供给磁隧道电阻元件MR7。

图16中示出了控制信号(D3、D2、D1、D0)＝控制信号(D7、D6、D5、D4)＝(0、0、0、0)及(1、1、1、1)时的滤波器FT5的频率特性曲线。

在图16中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用黑点及白方块表示(D3、D2、D1、D0)＝(D7、D6、D5、D4)＝(0、0、0、0)及(1、1、1、1)时的滤波器FT5的频率特性曲线。

另外，磁隧道电阻元件MR1～MR6的磁隧道电阻都能从1kΩ及1.4kΩ两种中选择，磁隧道电阻元件MR7～MR12的磁隧道电阻都能从1MΩ及1.4MΩ两种中选择，电容器C1的静电电容为1pF，电容器C2的静电电容为100pF。

如图16所示，滤波器FT5通过改变用磁隧道电阻元件构成的电阻RZ1及RZ2的值，能对带通的频率区进行微调整。

<A-6.作用效果>

以上，如用滤波器的第一至第五例说明的那样，在用磁隧道电阻元件构成的滤波器中，将多个磁隧道电阻元件组合起来使用，通过改变各电阻元件的控制信号的组合(编程)，能任意地设定磁隧道电阻的值，所以能用磁隧道电阻值修正各元件的制造上的离散，能实现具有所希望的频率特性的滤波器。

<B.实施形态2>

作为本发明的实施形态2，说明有磁隧道电阻元件的放大器的结构及工作。

<B-1.结构及工作>

用图17至图20说明放大器AP1的结构及工作。

如图17所示，放大器AP1由减法电路CT1、以及其前级电路CT2这样两个电路构成。首先，说明减法电路CT1。

将输入减法电路的输入电压V1及V2的端子分别作为端子T13及端子T14，电阻R1被安插在端子T13和运算放大器OP的反相输入端子之间，电阻R2被安插在端子T14和运算放大器OP的非反相输入端子之间，运算放大器OP的输出端子连接在端子15上。

而且，运算放大器OP的反相输入端子和运算放大器OP的输出端子通过电阻Rf导电性地连接，运算放大器OP的非反相输入端子通过电阻Rg连接在接地电位上。这里，假设流过电阻R1及Rf的电流为i1，运算放大器OP的反相输入端子及非反相输入端子的输入电压分别为Vb1及Vb2，减法电路CT1的输出电压为Vout。

在这样构成的减法电路CT1中，假定运算放大器OP的开环增益为无限大，并假定运算放大器OP的两个输入信号的差呈无限接近0的假想接地状态。因此，如果假定运算放大器OP的输入电压为Vb1＝Vb2，则根据基尔霍夫定律，能获得下面的数学式(13)、(14)、(15)。

[数学式13]

$\mathrm{Vb}2=\frac{\mathrm{Rg}}{\mathrm{Rg}+R2}\&CenterDot;\&CenterDot;\&CenterDot;\left(13\right)$

[数学式14]

$i1=\frac{V1-\mathrm{Vb}1}{R1}\&CenterDot;\&CenterDot;\&CenterDot;\left(14\right)$

[数学式15]

Vout＝Vb1-Rf×i1...(15)

根据上述的数学式(13)、(14)、(15)，减法电路CT1的输出电压Vout能由下面的数学式(16)给出。

[数学式16]

$\mathrm{Vout}=\frac{\mathrm{Rf}}{R1}\&times;\frac{\mathrm{Rf}+R1}{\mathrm{Rf}}\&times;\frac{\mathrm{Rg}}{\mathrm{Rg}+R2}V2-\frac{\mathrm{Rf}}{R1}V1\&CenterDot;\&CenterDot;\&CenterDot;\left(16\right)$

另外，假定电阻R1及R2、电阻Rf及Rg的关系分别如下面的数学式(17)及(18)所示。

[数学式17]

R1＝R2...(17)

[数学式18]

Rf＝Rg...(18)

根据以上的数学式(16)～(18)，减法电路CT1的输出电压Vout能由下面的数学式(19)给出。

[数学式19]

$\mathrm{Vout}=\frac{\mathrm{Rf}}{R1}(V2-V1)\&CenterDot;\&CenterDot;\&CenterDot;\left(19\right)$

由数学式(19)可知，减法电路CT1的输出电压的差放大后，能获得输出电压Vout。

其次说明前级电路CT2。如图17所示，前级电路CT2有输入端子T11及T12，输入端子T11直接连接在减法电路CT1的端子T13上，输入端子T12通过电阻Rx连接在减法电路CT1的端子T14上。而且，输入端子T12通过电容器C1连接在接地电位上。

这里，假设供给输入端子T11及T12的输入电压分别为Vin1及Vin2，流过电容器C1的电流为i2(t)，流过电阻Rx的电流为i3(t)，则端子T13的电压V1和输入电压Vin1为同一电压，输入电压Vin2及端子T14的电压V2分别用下面的数学式(20)及(21)表示。

[数学式20]

Vin2(t)＝Vin2 exp(jωt)...(20)

[数学式21]

V2(t)＝V2 exp[j(ωt+)]...(21)

另外，电流i2(t)用下面的数学式(22)表示。

[数学式22]

$i2\left(t\right)=C\frac{\mathrm{dVin}2\left(t\right)}{\mathrm{dt}}=\mathrm{j\&omega;CVin}2\exp \left(\mathrm{j\&omega;t}\right)\&CenterDot;\&CenterDot;\&CenterDot;\left(22\right)$

而且，输入电压Vin2和端子T14的电压V2的关系能用下面的数学式(23)表示。

[数学式23]

Vin2(t)-V2(t)＝Rxi3(t)...(23)

另外，电流i2(t)和电流i3(t)的关系能用下面的数学式(24)表示。

[数学式24]

i2(t)+i3(t)＝0...(24)

根据上面的数学式(21)、(22)、(23)，能获得下面的数学式(25)。

[数学式25]

$\mathrm{j\&omega;CVin}2\exp \left(\mathrm{j\&omega;t}\right)+\frac{\mathrm{Vin}2\exp \left(\mathrm{j\&omega;t}\right)+V2\exp \left[j(\mathrm{\&omega;t}+\mathrm{\&phi;})\right]}{\mathrm{Rx}}\&CenterDot;\&CenterDot;\&CenterDot;\left(25\right)$

而且，根据数学式(25)，增益H(jω)能由下面的数学式(26)给出。

[数学式26]

$H\left(\mathrm{j\&omega;}\right)=\frac{V2\left(t\right)}{\mathrm{Vin}2\left(t\right)}=1+\mathrm{j\&omega;CRx}\&CenterDot;\&CenterDot;\&CenterDot;\left(26\right)$

如果将上面的数学式(26)代入数学式(19)，则获得下面的数学式(27)。

[数学式27]

$\mathrm{Vout}=\frac{\mathrm{Rf}}{R1}[(1+\mathrm{j\&omega;CRx})\mathrm{Vin}2-\mathrm{Vin}1]\&CenterDot;\&CenterDot;\&CenterDot;\left(27\right)$

式中，假设Vin1＝Vin2＝Vin，则放大器AP1的增益H(jω)能由下面的数学式(28)给出。

[数学式28]

$H\left(\mathrm{j\&omega;}\right)=\frac{\mathrm{Vout}\left(t\right)}{\mathrm{Vin}\left(t\right)}=\frac{\mathrm{Rf}}{R1}\mathrm{j\&omega;CRx}\&CenterDot;\&CenterDot;\&CenterDot;\left(28\right)$

由数学式(28)可知，图17所示的放大器AP1作为RfCRx/R1的大小的增益的放大器工作，该增益与运算放大器OP的增益无关，由电阻Rf、R1、Rx的电阻值及电容器C1的静电电容值决定。

在以上说明的放大器AP1中，实际上，由于电阻R1及R2的电阻值失配，所以频率特性有时偏离设计值，但这里，例如用磁隧道电阻元件构成电阻Rx，能对频率特性进行微调整。

图18中示出了用多个磁隧道电阻元件构成电阻Rx的例。如图18所示，电阻Rx这样构成：在端子10和端子20之间，从端子10一侧开始依次串联连接地配置磁隧道电阻元件MR6、MR5、MR4、MR3及MR2，将磁隧道电阻元件MR1与磁隧道电阻元件MR2及MR3并联连接。

磁隧道电阻元件MR1～MR6的电阻值根据从译码器DC供给的控制信号D0、D1、D2及D3设定。即，根据控制信号D0～D3，控制磁隧道电阻元件MR1～MR6的磁化方向。

程序信号被从控制逻辑部CL供给译码器DC，将其译码后，生成控制信号D0～D3。

这里，控制信号D3被供给磁隧道电阻元件MR5及MR6，控制信号D2被供给磁隧道电阻元件MR4，控制信号D1被供给磁隧道电阻元件MR2及MR 3，控制信号D0被供给磁隧道电阻元件MR1。

另外，电阻Rx的结构与用图9说明的电阻RZ相同，用图10说明过，通过控制信号D0～D3的组合，能获得16种电阻值。

图19中示出了控制信号(D3、D2、D1、D0)＝(0、0、0、0)、(1、1、1、1)时的放大器AP1的频率特性曲线。

在图19中，横轴表示频率(Hz)，纵轴表示增益(dB)，分别用白点及黑点表示(D3、D2、D1、D0)＝(0、0、0、0)及(1、1、1、1)时的放大器AP1的频率特性曲线。另外，电阻RL为1MΩ，电阻RH为1.4MΩ，电容器C的静电电容为1pF。

图20是图19中的局部详细图，由图19明确地得知，能利用控制信号D3～D0的值，对频率特性进行微调整。

<B-2.作用效果>

如上所述，在放大器中，将多个磁隧道电阻元件组合起来使用，通过改变各电阻元件的控制信号的组合(编程)，能任意地设定磁隧道电阻的值，所以能用磁隧道电阻值修正各元件的制造上的离散，能实现具有所希望的频率特性的放大器。

<B-2.补充>

以下，补充地说明图17所示的放大器AP1。

在将电路中的电压变化从A点传输到B点的情况下，用布线连接该两点。将共同的基准点即接地点作为基准，测定各点的电压。如果两点之间的距离短，则可以考虑两接地点的电位相等。

可是，如果两点的基准点之间有电位差，则与电压差相等的噪声重叠在信号上。即使在两地点相当近、用铜或铝等金属布线连接两者的接地点的情况下，通过接地线流过大电流时，也不能忽视铜线的电阻产生的电压降，在电流急速地变化的情况下，有时铜线的电感产生电压，发生噪声。在通过由接地线和信号线形成的环内的磁通变化的情况下，产生与磁通的变化成正比的噪声。特别是在A点和B点距离远的情况下，由于该噪声的影响，信号传输的品质显著地降低。

为了避免该问题的发生，如图17所示的放大器AP1所示，使用非反相输入端子侧(+侧)及反相输入端子侧(-侧)的两条布线传输信号。

另外，在发送侧的电路(图17中的前级电路C2)和接收侧的电路(图1 7中的减法电路C1)中，接地点(GND)。在此情况下，如果由于上述原因，同一噪声(同相噪声(common mode noise))被一同供给+侧的线和-侧的线，则在接收侧能通过取得两者的信号的差，将噪声除去。将这样的传输方式称为平衡传输(balancedtransmission)。在平衡传输中，所产生的噪声最好在两者的布线中均等地出现，如果有两条布线，最好捻合在一起。

<C.实施形态3>

在以上说明的本发明的实施形态1及2中，在滤波器及放大器中，将多个磁隧道电阻元件组合起来使用，通过改变各电阻元件的控制信号的组合(编程)，能任意地设定磁隧道电阻的值，所以能用磁隧道电阻值修正各元件的制造上的离散。

在现实的半导体集成电路中，在装入滤波器或放大器的情况下，设置磁隧道电阻的控制用的专用的译码器或控制逻辑部，将导致半导体集成电路的大型化。

作为本发明的实施形态3，用图21说明磁隧道电阻元件的电阻值控制用的结构。

<C-1.装置结构>

图21是表示有存储单元阵列MCA的半导体存储装置100的存储单元阵列MCA及其外围结构的框图。另外，存储单元阵列MCA可以是SRAM(Static RAM)、DRAM(Dynamic RAM)、MRAM(Magnetic RandomAccess Memorry)、快速存储器等任意的存储器。

在图21中，沿存储单元阵列MCA的一边配置行驱动器RD，沿着与该一边垂直的另一边配置位检测电路BDC，位检测电路BDC的输出端连接在输出缓冲器OT上。

行译码器RDC(字线译码器)导电性地连接在行驱动器RD上，位检测电路BDC导电性地连接在列驱动器CD上，列译码器CDC(位线译码器)导电性地连接在列驱动器CD上。

驱动磁隧道电阻元件的MTJ驱动电路MJD导电性地连接在行译码器RDC上，模拟电路AL1、AL2及AL3导电性地连接在MTJ驱动电路MJD上。有磁隧道电阻元件的滤波器或放大器配置在模拟电路AL1～AL3中。

而且，作为地址缓冲器有：选择存储单元阵列的行(字线)用的行(row)地址缓冲器RAB；以及选择列(数据线)用的列(column)地址缓冲器CAB。

而且，行地址缓冲器RAB及列地址缓冲器CAB兼用一个地址端子XT，按照时序供给两个外部同步时钟信号、RAS*信号及CAS*信号。

这样，将分时地分别使用地址端子XT的方式称为地址信号多路复用方式。如果容量增大，则地址端子数增多，所以大外壳成为必要，虽然出现系统的安装密度不大的问题，但地址信号多路复用方式能解决该问题。特别是地址信号多路复用方式能被用于携带式装置中安装的存储器中。

另外，如图21所示，RAS*信号及CAS*信号分别通过缓冲器BF1及BF2，被供给行地址缓冲器RAB及列地址缓冲器CAB。

另外，行地址缓冲器RAB的输出被供给行译码器RDC，列地址缓冲器CAB连接在检测列地址迁移的的ATD(Address TransitionDetector)电路AT及列译码器CDC上。

ATD电路AT的输出通过AND电路G1及G2，被供给MTJ驱动电路MJD及列驱动器CD，控制信号YEx被从缓冲器BF3供给AND电路G1，信号YE被从缓冲器BFl供给AND电路G2。另外，输出控制信号Dout被从缓冲器SF2供给输出缓冲器OT。

另外，MTJ信号缓冲器MJB连接在地址端子XT上，MTJ信号缓冲器MJB的输出被供给行译码器RDC。另外，MTJ*信号通过缓冲器BF3被供给MTJ信号缓冲器MJB。

<C-2.工作>

其次，说明半导体存储装置100的基本工作。

首先根据RAS*信号，从外部输入到地址端子XT的二进数N位的地址信号A₁被作为行地址信号而被取入行地址缓冲器RAB中，被送给行译码器RDC。

行译码器RDC在16M位中，用输入了12位(a₁、a₁*的12组)逻辑信息的2¹²(＝4096)个逻辑门，从2¹²个中选择一个逻辑门。

首先，如果在行地址缓冲器RAB中行地址的锁存结束，则锁存结束信号LCH1被供给列地址缓冲器CAB，列地址被锁存在地址缓冲器CAB中。

列地址信号被送给列译码器CDC和ATD电路AT。然后，如果选择了某一个行译码器，则连接它的行(字)驱动器被激活，但每一个行地址连接一条字线(Word Line)，适当的地址被选择后而被激活。

另外，如果受理了行地址的锁存结束信号LCH1后，列地址缓冲器CAB不受CAS*信号的制约而呈受理一个列地址信号的状态。

因此，RAS*信号输入后，经过了一定的时间后的地址信号被看作是有效的列地址信号，然后不受CAS*信号的制约地选择译码器，由位检测电路BDC检测的信号被送给输出缓冲器OT。在该最后阶段，开始与CAS*信号同步地输出Dout1及Dout2作为位线对(数据线对)的输出。

这样，在列系列电路的初级不需要以往为了取得与CAS*信号同步所需要的时间，所以这一部分从施加列地址开始到输出数据为止的存取时间被缩短。

另外，CAS*信号的功能只在于将列锁存信号CCH从缓冲器BF2供给列地址缓冲器CAB后将列地址锁存起来，由于在最后一级进行CAS*信号的控制，所以对存取时间没有直接影响。

但是，需要有检测列地址迁移的ATD电路AT，由来自该ATD电路AT的输出脉冲EQ*控制列系列电路。ATD电路AT每当列地址改变时便发生EQ*。用根据该脉冲所发生的各种脉冲来控制列系列电路。

另外，根据从缓冲器BF1输出的单元放大结束信号YE和EQ*的AND信号，列缓冲器开始工作。

以下，说明使用半导体存储装置100的磁隧道电阻元件的电阻值控制方法。

在半导体存储装置100中，将存储单元阵列MCA用的行译码器RDC作为磁隧道电阻元件的电阻值控制用的译码器兼用，对控制磁隧道电阻元件的电阻值的信号进行译码，利用MTJ驱动电路MJD，能控制磁隧道电阻元件的电阻值。

即，在半导体存储装置100中，将一个地址端子兼作行地址缓冲器RAB、列地址缓冲器CAB及MTJ信号缓冲器的3个端子用，作为外部同步时钟，按照时序供给并分时地分别使用RAS*信号、CAS*信号及MTJ*信号(包括磁隧道电阻元件控制信号及模拟电路驱动信号)。

这里，所谓磁隧道电阻元件控制信号(MTJ控制信号)，是例如对从译码器DC供给构成用图9说明的滤波器FT3的可变电阻RZ的磁隧道电阻元件的控制信号D0、D1、D2及D3这样的位信息进行译码前的信号。

另外，所谓模拟电路驱动信号，是控制对模拟电路进行的电源电压(Vcc)及接地电压(Vss)的供给及阻断的信号。由于只当供给选择模拟电路的信号，驱动模拟电路时，才供给这些电压，所以能节省功耗。

以下，说明用图22所示的时序图，进行半导体存储装置100的磁隧道电阻元件的电阻值的控制方法。

如图22所示，如果MTJ*信号呈低电位(Low)状态，则MTJ控制信号被送给图21中的MTJ信号缓冲器MJB。

由行译码器RDC对存储单元阵列MCA的行地址进行译码，将指定的地址的行激活。为此所需要的驱动电路是行驱动器RD。

另一方面，如果行地址的锁存结束，则将列地址锁存在列地址缓冲器CAB中。ATD电路如果确认列地址已转移，便输出EQ*信号。利用从RAS*缓冲器BF1输出的单元放大结束信号YE和EQ*信号的AND输出(AND电路G2的输出)驱动列驱动器CD，读出位线的信息。然后，作为位线对(数据线对)的输出，从输出缓冲器OT输出位信息(Dout1及Dout2)。

在输出位信息的期间，单元放大结束信号YE呈高电位(High)状态。另一方面，从MTJ*缓冲器BF3输出的控制信号YEx在锁存行地址和列地址期间呈低电位，不将MTJ驱动电路MJD激活。另外，如图21所示，用EQ*信号和控制信号YEx的AND输出(AND电路G1的输出)控制MTJ驱动电路MJD，被送给行译码器RDC的RDC的MTJ控制信号被译码后，被送给模拟电路中AL1～AL3中的磁隧道电阻元件，控制电阻值。

被锁存在MTJ信号缓冲器MJB中的信号被行译码器DC译码后，例如变换成相当于图9所示的控制信号D0、D1、D2及D3的信号。这时，由于控制信号Yex呈高电位，所以用YEx*信号控制的行驱动器RD呈非激活状态。因此，MTJ控制信号被译码后不驱动字线。

这里，如果受理了行地址的锁存结束信号LCH2后，缓冲器BF3不受MTJ*信号的制约而总是受理MTJ信号。

因此，CAS*信号输入后，经过了一定的时间后的地址信号被看作是有效的信号，然后不受MTJ*信号的制约地选择行译码器，信号被送给MTJ驱动电路MJD。在其最后阶段，首先取得控制信号YEx和MTJ*的同步，控制磁隧道电阻元件的电阻值的信号被送给模拟电路AL1～AL3。

另外，模拟电路AL1～AL3的输出被A/D变换器(图中未示出)变换后，写入存储单元阵列MCA中，能记录信息。

另外，在图22中，地址信号呈依次为行地址、列地址、MTJ控制信号的多重结构，但其顺序的组合有6种，当然按照哪一种顺序多重化都可以。

其次，再用图23说明MTJ驱动电路MJD的工作。如图23所示，MTJ驱动电路MJD能从多个模拟电路(用标记AL1、AL2、AL3...ALN表示)中至少选择一个进行驱动，为此，进行构成被选择的模拟电路的可变电阻的磁隧道电阻元件的电阻值的设定。

这里，模拟电路AL1～ALN分别备有P沟道型的MOS晶体管Q1及N沟道型的MOS晶体管Q2构成的组，通过MOS晶体管Q1及Q2，导电性地连接在电源电压供给线PWC及接地电压供给线Vss上。另外，MOS晶体管Q1及Q2具有作为各模拟电路的电源电压Vcc及接地电压Vss的供给/阻断开关的功能。

例如，在选择由控制信号Row0、Row1、Row2、Row3、Row4、Row5控制的模拟电路AL1的情况下，通过将低电位信号供给控制信号Row0，将高电位信号供给供给控制信号Row5，能将Vcc和Vss供给模拟电路AL1。然后，将控制信号Row1、Row2、Row3、Row4这4位信息用于模拟电路AL1中包括的构成可变电阻的磁隧道电阻元件的电阻值的设定。

例如，供给图9所示的可变电阻RZ的控制信号D0、D1、D2及D3相当于控制信号Row1、Row2、Row3、Row4。

<C-3.作用效果>

如上所述，在半导体存储装置100中，由于将RAS*信号、CAS*信号及MTJ*信号多重化在地址信号中，供给地址端子，分时地使用，所以在存储单元阵列的工作中，利用位信息的读写结束的时间，以地址多路复用方式发送MTJ控制信号，将行译码器兼作MTJ控制信号的译码器用，利用被译码后的控制信号，进行模拟电路的选择及该模拟电路中包括的磁隧道电阻元件的电阻值的设定，所以能区别模拟电路的配置区域和数字电路的配置区域，同时与具有能区别各自的控制信号线的现有的模拟电路的半导体存储装置相比，具有能降低占有面积的效果。

另外，不需要设置磁隧道电阻值的控制用的专用的译码器或控制逻辑部，在组装了使用磁隧道电阻元件的模拟电路的半导体存储装置中能抑制大型化。

<C-4.变形例>

在以上说明的半导体存储装置100中，虽然给出了将行译码器作为MTJ控制信号的译码器兼用的结构，但也可以将列译码器作为MTJ控制信号的译码器兼用。

以下，作为半导体存储装置100的变形例，用图24说明半导体存储装置100A的结构。

另外，在半导体存储装置100A中，与图21所示的半导体存储装置100相同的结构标以相同的标记，重复的说明从略。

如图24所示位检测电路BDC导电性地连接在列驱动器CD上，列驱动器CD通过变换部CVP导电性地连接在MTJ驱动电路MJD上，列译码器CDC导电性地连接在MTJ驱动电路MJD上。这里，变换部CVP备有A/D变换器及D/A变换器，具有进行对外部的模拟输入输出信号ASIO的收发的功能。另外，AMTJ信号缓冲器MJB的输出被供给列译码器CDC。

在这样构成的半导体存储装置100A中，例如，在将从外部输入的模拟信号变换成数字信号的情况下，供给按照至少一个行地址、至少一个列地址和MTJ控制信号这样的顺序多重化的地址信号A1，信息被锁存在各缓冲器中。

如果列地址迁移，则列驱动器CD呈导通状态。在列译码器CDC中，按照时间序列对列地址进行译码，其次对MTJ控制信号进行译码。如图23所示，MTJ控制信号中包含的是：控制对模拟电路的电源电压Vcc及接地电压Vss的供给/阻断的控制信号Row0及Row5、以及设定构成模拟电路中包含的可变电阻的磁隧道电阻元件的电阻值的控制信号Row1～Row4。

如果从MTJ*缓冲器BF 3输出控制信号YEx，则每当列地址迁移时，就从ATD电路输出ATEQ*信号。然后，MTJ驱动电路MJD根据EQ*信号和控制信号YEx的AND信号而呈导通状态，被列译码器CDC译码的MTJ控制信号被供给变换部CVP中包含的构成可变电阻的磁隧道电阻元件，设定电阻值。

因此，在用列地址指定的位串呈被列驱动器CD驱动的状态下，例如，如果模拟信号被输入变换部CVP，则在A/D变换器中变换成数字信号，被写入存储单元阵列MCA中。另外反之，如果将存储在存储单元阵列MCA中的指定的地址的数字信息读出，则由变换部CVP中包含的D/A变换器将数字信号变换成模拟信号，能输出模拟信号。

如上所述，在半导体存储装置100A中，通过调整变换部CVP中包含的可变电阻的电阻值，能在位串之间使模拟-数字变换速度及数字-模拟变换速度相同。

<D.实施形态4>

在以上说明的实施形态1及2中，虽然给出了将磁隧道电阻元件应用于滤波器及放大器中的结构，但它们只是一例，也可以将磁隧道电阻元件应用于以下所示的各种模拟电路中，作为实施形态4，说明能应用磁隧道电阻元件的各种模拟电路。

<D-1.应用于差动放大器中>

图25表示利用运算放大器的差动放大器的结构。

图25所示的差动放大器表示使同相噪声Vn平衡传输时的接收电路，电压V_-被供给连接在运算放大器OP的反相输入端子(-侧)上的布线，电压V₊被供给连接在非反相输入端子(+侧)上的布线。

而且，运算放大器OP的反相输入端子连接在串联连接的电阻R1及Rf的连接结点上，电阻Rf连接在运算放大器OP的输出端子T20上。另外，运算放大器OP的非反相输入端子连接在串联连接的电阻R2及R3的连接结点上，电阻R3连接在接地电位上。

另外，假设电压V1被供给反相输入端子，电压V2被供给非反相输入端子。另外，假设流过电阻R1的电流为I1，流过电阻Rf的电流为If。

如图25所示，由于电压(Vn+V₊)被供给运算放大器OP的+侧，所以能由下面的数学式(29)给出电压V2。

[数学式29]

$V2=\mathrm{Vn}+V+\frac{R3}{R2+R3}\&CenterDot;\&CenterDot;\&CenterDot;\left(29\right)$

另外，如果I1＝If，V2＝V1(这是因为在理想情况下，差动放大器的输入阻抗无限大)，则能由下面的数学式(30)给出电流I1及If。

[数学式30]

$I1=\frac{\mathrm{Vn}+V_{-}-V2}{R1}=\mathrm{If}=\frac{V2-\mathrm{Vout}}{\mathrm{Rf}}\&CenterDot;\&CenterDot;\&CenterDot;\left(30\right)$

如果将上面的数学式(29)及(30)组合起来，则能获得下面的数学式(31)。

[数学式31]

$\mathrm{Vout}=\mathrm{Vn}(\frac{R3}{R2+R3}-\frac{\mathrm{Rf}}{R1}+\frac{\mathrm{Rf}}{R1}\&times;\frac{R3}{R2+R3})$

$+V_{+}(\frac{R3}{R2+R3}+\frac{\mathrm{Rf}}{R1}\&times;\frac{R3}{R2+R3})-V_{-}\left(\frac{\mathrm{Rf}}{R1}\right)\&CenterDot;\&CenterDot;\&CenterDot;\left(31\right)$

式中，为了使与同相噪声Vn有关的第一项为0，使Rf/R1＝R3/R2即可。如果该条件成立，则Vn与输出无关，能从上面的数学式(31)获得下面的数学式(32)。

[数学式32]

$\mathrm{Vout}=\frac{\mathrm{Rf}}{R1}(V_{+}-V_{-})\&CenterDot;\&CenterDot;\&CenterDot;\left(32\right)$

这里，通过将数学式(31)的第一项、第二项、第三项的系数分别设定为G_n、G₊、G_-，能获得下面的数学式(33)、(34)、(35)。

[数学式33]

$G_n=\frac{R3}{R2+R3}-\frac{\mathrm{Rf}}{R1}+\frac{\mathrm{Rf}}{R1}\&times;\frac{R3}{R2+R3}\&CenterDot;\&CenterDot;\&CenterDot;\left(33\right)$

[数学式34]

$G_{+}=\frac{R3}{R2+R3}+\frac{\mathrm{Rf}}{R1}\&times;\frac{R3}{R2+R3}\&CenterDot;\&CenterDot;\&CenterDot;\left(34\right)$

[数学式35]

$G_{-}=\frac{-\mathrm{Rf}}{R1}\&CenterDot;\&CenterDot;\&CenterDot;\left(35\right)$

这里，将系数(G₊-G_-)对G_n的比称为同相分量除去比(commonmode rejection ratio)，缩写为CMR。由下面的数学式(36)给出CMR。

[数学式36]

$\mathrm{CMR}=\frac{|G_{+}-G_{-}|}{\left|G_n\right|}\&CenterDot;\&CenterDot;\&CenterDot;\left(36\right)$

CMR越大越好，为了使CMR大，使G_n为0、即满足Rf/R1＝R3/R2即可，为了正确地满足该条件，例如，利用用图18说明的多个磁隧道电阻元件构成的可变电阻Rx实现电阻Rf或电阻R3，利用程序调整电阻，能满足Rf/R1＝R3/R2。

<D-2.应用于比较器>

图26中示出了利用差动放大器的比较器的结构。

图26表示利用差动放大器DA的-端子和+端子，判断一者的输入比另一者的输入大还是小的比较器。

在图26中，差动放大器DA的-端子连接在输入端子T10上，被供给输入电压Vin，差动放大器DA的输出以输出电压Vout的形式通过电阻R3供给供给输出端子T20。

另外，电阻R2连接在差动放大器DA的+端子上，还通过电阻R1连接在0V电位上，并连接在+端子和输出端子T20之间。另外，电阻R3及R2在输出端子T20一侧的端部还连接在齐纳二极管ZD(击穿电压Vz伏)的负极上，齐纳二极管ZD的正极连接在接地电位上。

在图26所示的比较器中，将供给差动放大器DA的+端子的0V电压作为临界值，如果输入比它高，则输出为0V，如果输入低，则输出变为-Vz伏。

如果在作为临界值的0V附近，由于噪声等的影响，使得输入发生微小变化，则在比较器的输出中有可能发生无谓的变化。为了防止该变化，使临界值具有一定的幅度，输入从低电压变化到高电压时，在变为比临界值高若干的电压之前、以及在其相反的情况下变为比临界值低若干的电压之前，使输出不变化。

将这些变化点分别称为上变化点(upper trip point：UTP)、以及下变化点(lower trip point：LTP)。这意味着该时刻不仅由输入、而且由到此为止的输出决定输出，比较器变得具有滞后性。

图27中示出了比较器的滞后特性。在图27中，横轴表示输入电压Vin，纵轴表示输出电压Vout。

在图26所示的比较器中，电阻R2及R1是赋予上述滞后特性的电阻。

这里，假设齐纳二极管的击穿电压Vz沿正向的电压降为V_f，在输入充分为正的情况下，逆偏压加在齐纳二极管ZD上，大约施加差动放大器DA的反馈电压，输出电压变为Vz。如果输出电压变为Vz，则齐纳二极管ZD被击穿，虽然被击穿，但仍能将输出电压保持为Vz进行工作。

因此由电阻R1及R2分割电压Vz的电压被供给差动放大器DA的+端子，当输入超过该电压时，输出反相，所以由下面的数学式(37)给出UTP。

[数学式37]

$\mathrm{UTP}=V_z\&times;\frac{R1}{R1+R2}\&CenterDot;\&CenterDot;\&CenterDot;\left(37\right)$

另外，在输入充分为负的情况下，正偏压加在齐纳二极管ZD上，这时的电压降为V_F，所以如果以接地电压为基准，则输出电压变为-V_F伏，差动放大器DA的+侧的端电压变化，供给比UTP低的LTP。下面的数学式(38)给出LTP。

[数学式38]

$\mathrm{LTP}=-V_F\frac{R1}{R1+R2}\&CenterDot;\&CenterDot;\&CenterDot;\left(38\right)$

在图26所示的比较器中，例如，如果用至少包括一个磁隧道电阻元件的可变电阻(例如用图18说明的可变电阻Rx)形成电阻R1、R2，则能利用程序，抑制LTP和UTP的电压。

<D-3.应用于模拟计算机>

利用运算放大器能容易地进行加法运算、以及积分。图28、图29及图30表示模拟计算机的主要的运算要素的标记。

即，图28表示将输入的x1、x2、x3相加后作为负的值y输出的加法器，图29表示对输入的x进行积分后作为积分值y输出的积分器，图30表示将输入的x乘以规定的系数k后，输出该所乘得的值y的电阻分压器或放大器等乘法器。

以下，举例给出将这些运算要素组合起来，能对高次微分方程式有效地求解的模拟计算机的结构。

<D-3-1.模拟计算机的第一例>

图31是对用下面的数学式(39)表示的微分方程式进行求解的模拟计算机。

[数学式39]

$\frac{d^{2}y}{{\mathrm{dt}}^2}+{\mathrm{\&omega;}}^{2}y=0\&CenterDot;\&CenterDot;\&CenterDot;\left(39\right)$

图31所示的模拟计算机依次连接对d²y/dt²进行积分的积分器IG1、对-dy/dt进行积分的积分器IG2、进行系数ω²的乘法运算的乘法器DG、以及-1倍放大器IV，构成环，对数学式(39)求解，能给出下面的数学式(40)。

[数学式40]

               y＝Acos(ω·t+θ)...(40)

由数学式(40)能获得y的正弦波输出。由初始条件决定其振幅和相位，例如，如果t＝0，y＝A，dy/dt＝0，则由下面的数学式(41)给出。

[数学式41]

               y＝Acosωt...(41)

为了给出该初始条件，如图32所示，设置使各积分器中使用的电容器两端之间的电压为所希望的电压的电路是很方便的。

即，在图32中，电阻R1被插在输入端子T10和运算放大器OP的输入端之间，电容器C被插在运算放大器OP的输入端子和输出端子T20之间，电容器C的一个电极通过可变电阻R2连接在直流电源PS的正极上，直流电源PS的负极连接在运算放大器OP的输入端上。另外，切换可变电阻R2的开关连接在电容器C的另一电极上。

在这样的电路中，在模拟计算机开始工作之前，将开关SW闭合，模拟计算机工作开始后，将其打开，将积分器工作开始时刻的电压作为初始值进行工作。

而且，如果用至少包含一个磁隧道电阻元件的可变电阻(例如用图18说明的可变电阻Rx)形成可变电阻R2，则能对积分器的初始条件编程。

另外，通过用至少包含一个磁隧道电阻元件的可变电阻构成图31所示的构成模拟计算机的乘法器DG(由电阻分压器或放大器等构成)，能对输出的正弦波的频率编程。

<D-3-2.模拟计算机的第二例>

图33是对用下面的数学式(42)表示的微分方程式进行求解的模拟计算机。

[数学式42]

$m\frac{d^{2}y}{{\mathrm{dt}}^2}+r\frac{\mathrm{dy}}{\mathrm{dt}}+\mathrm{ky}=F\&CenterDot;\&CenterDot;\&CenterDot;\left(42\right)$

图33所示的模拟计算机依次连接加法器AG、对d²y/dt²进行积分的积分器IG1、对-dy/dt进行积分的积分器IG2、进行系数k/m的乘法运算的乘法器DG1，构成环。另外，积分器IG1的输出被供给进行系数r/m的乘法运算的乘法器DG2，乘法器DG2的输出被供给-1倍放大器IV，-1倍放大器IV的输出被供给加法器AG。另外，-fcosωt/m从另外设置的振荡器供给加法器AG的输入端。

这里，假设外力呈F＝fcosωt正弦波状变化，则上面的数学式(42)变成下面的数学式(43)的形式。

[数学式43]

$\frac{d^{2}y}{{\mathrm{dt}}^2}=-\frac{r}{m}\frac{\mathrm{dy}}{\mathrm{dt}}-\frac{k}{m}y+\frac{f}{m}\cos \mathrm{\&omega;t}\&CenterDot;\&CenterDot;\&CenterDot;\left(43\right)$

在图33所示的模拟计算机中，准备了在上面的数学式(43)的右边带有减号的形式，用加法器将它们相加，能获得d²y/dt²。使其通过积分器IG1，能获得dy/dt和信号y。

如果观测这样获得的信号y，则能知道微分方程式的解(这里，质量为m的物体的运动。

这里，通过用至少包含一个磁隧道电阻元件的可变电阻构成图33所示的构成模拟计算机的加法器、积分器及乘法器(电阻分压器或放大器等)，根据程序，能对任意系数的微分方程式求解。这一点，除了上述以外，在包括微分器的模拟计算机中也一样。

另外，图34中示出了加法器的结构例。

如图34所示，电阻R1～Rn分别被插在多个输入端子T1～Tn和运算放大器OP的反相输入端子之间，反馈电阻Rf被插在运算放大器OP的反相输入端子和输出端子T20之间。另外运算放大器OP的非反相输入端子连接在接地电位上。

对这样构成的加法器来说，如果运算放大器OP的增益充分大，则能使加在反相输入端子上的输入端子Vi为0，另外，由于运算放大器OP的输入阻抗高，所以通过使输入电流的和等于流过反馈电阻Rf的电流，能用下面的数学式(44)表示输出电压Vo。

[数学式44]

$V_0=-(\frac{\mathrm{Rf}}{R1}V1+\frac{\mathrm{Rf}}{R2}V2+\&CenterDot;\&CenterDot;\&CenterDot;\frac{\mathrm{Rf}}{\mathrm{Rn}}\mathrm{Vn})\&CenterDot;\&CenterDot;\&CenterDot;\left(44\right)$

即，电路的输出电压为输入电压的加权和。这里，用至少包含一个磁隧道电阻元件的可变电阻构成图34所示的各电阻，通过程序控制，能实现各种值的加权和。

图35中示出了加法器的结构例。

在图35所示的积分器中，电阻R被插在输入端子10和和运算放大器OP的反相输入端子之间，电容器C被插在运算放大器OP的反相输入端子和输出端子T20之间。另外运算放大器OP的非反相输入端子连接在接地电位上。

如果假设加在输入端子T10上的输入电压为Vi，则能用下面的数学式(45)表示图35所示的积分器的输出电压Vo。

[数学式45]

$V_0=-\frac{1}{\mathrm{RC}}{\&Integral;V}_i\mathrm{dt}\&CenterDot;\&CenterDot;\&CenterDot;\left(45\right)$

这样，积分器的输出电压成为输入电压的积分。这里，用至少包含一个磁隧道电阻元件的可变电阻构成各电阻，通过程序控制，能实现各种积分。

图36中示出了微分器的结构例。

在图36所示的微分器中，电容器C被插在输入端子10和和运算放大器OP的反相输入端子之间，电阻R被插在运算放大器OP的反相输入端子和输出端子T20之间。另外运算放大器OP的非反相输入端子连接在接地电位上。

如果假设加在输入端子T10上的输入电压为Vi，则能用下面的数学式(46)表示图36所示的微分器的输出电压Vo。

[数学式46]

$V_0=-\mathrm{RC}\frac{{\mathrm{dV}}_i}{\mathrm{dt}}\&CenterDot;\&CenterDot;\&CenterDot;\left(46\right)$

这样，微分器的输出电压成为输入电压的微分。这里，用至少包含一个磁隧道电阻元件的可变电阻构成各电阻，通过程序控制，能实现乘以各种系数的微分。

<D-4.应用于电压·电流变换电路>

如果利用运算放大器，则能与信号源的阻抗或负载的阻抗无关地获得与信号源电压成正比的电流、或与信号源电流成正比的输出电压。将进行这些工作的电路称为电压·电流变换电路。

图37中示出了从电压变换成电流的变换电路。

在图37中，电源PW的输出电压Vs通过电阻Rs供给运算放大器OP的非反相输入端子，负载阻抗ZL连接在运算放大器OP的非反相输入端子和输出端子之间。另外，运算放大器OP的非反相输入端子通过电阻R1连接在接地电位上。

这里，假设流过负载阻抗ZL的负载电流I_L和流过电阻R1的电流I1相等，由于在理想的情况下运算放大器OP的输入端子之间的电压差为0，所以下面的数学式(47)成立。

[数学式47]

               R1×I_L＝Vs...(47)

因此，能用下面的数学式(48)表示负载电流I_L。

[数学式48]

$I_L=\frac{\mathrm{Vs}}{R1}\&CenterDot;\&CenterDot;\&CenterDot;\left(48\right)$

由数学式(48)可知，能与电阻Rs及负载阻抗ZL无关地决定负载电流I_L。

这里，通过用至少包含一个磁隧道电阻元件的可变电阻(例如用图18说明的可变电阻Rx)形成电阻R1，则能获得任意大小的负载电流I_L。

图38中示出了从电流变换成电压的变换电路。

在图38中，输入端子T10连接在运算放大器OP的非反相输入端子上，反馈电阻Rf被插在运算放大器OP的非反相输入端子和输出端子T20之间，运算放大器OP的非反相输入端子连接在接地电位上。

这里，假设输入电流Is和流过反馈电阻Rf的电流If相等，能用下面的数学式(49)、(50)表示输出电压Vo。

[数学式49]

                V_o＝-I_fR_f...(49)

[数学式50]

                V_o＝-I_sR_f...(50)

从数学式(49)及(50)可知，能与负载的阻抗、信号源的阻抗无关地只由输入电流Is和反馈电阻Rf决定输出电压Vo。

通过用反馈电阻Rf、至少包含一个磁隧道电阻元件的可变电阻(例如用图18说明的可变电阻Rx)构成，能获得任意大小的输出电压Vo。

另外，在本发明的实施形态1、2及本发明的适用例中说明的磁隧道电阻元件是在半导体芯片上或焊接了母板、电路的有机滤波器等中形成的。

另外，在半导体装置的形成中，能使用硅基板、或SOI(SiliconOn Insulator)基板、SON(Silicon On Nothing)等现有的基板。

另外，在本发明的实施形态1、2及本发明的适用例中，作为放大器，虽然以运算放大器为例进行了说明，但除了运算放大器以外，也可以单独地或组合起来使用非反相放大器、反相放大器、差动放大器等。

如果采用本发明的第一方面的半导体存储装置，则由于模拟电路备有能获得多种电阻值的可变电阻，所以通过变更可变电阻的电阻值，能调整电路特性。另外，由于将存储单元阵列的地址译码器作为磁隧道电阻元件的电阻值控制用的译码器兼用，根据磁隧道电阻元件控制信号，控制地址译码器，所以在安装了使用磁隧道电阻的模拟电路的半导体存储装置中能抑制大型化。

如果采用本发明的第二方面的半导体存储装置，则由于将字线译码器作为至少一个磁隧道电阻元件的电阻值控制用的译码器兼用，所以在安装了使用磁隧道电阻元件的模拟电路的半导体存储装置中能抑制大型化。

如果采用本发明的第三方面的半导体存储装置，则由于将位线译码器作为至少一个磁隧道电阻元件的电阻值控制用的译码器兼用，所以在安装了使用磁隧道电阻元件的模拟电路的半导体存储装置中能抑制大型化。另外，例如将与外部之间收发模拟信号的变换部作为备有可变电阻的模拟电路，通过调整可变电阻的电阻值，能使模拟-数字变换速度、以及数字-模拟变换速度在位串之间相同。

如果采用本发明的第四方面的半导体存储装置，则由于将可变电阻作为滤波器的电阻元件使用，所以利用可变电阻的电阻值修正各元件在制造上的离散，能实现具有所希望的频率特性的滤波器。

如果采用本发明的第五方面的半导体存储装置，则由于将可变电阻作为放大装置的输入电阻用，所以能实现具有所希望的频率特性的放大装置。

如果采用本发明的第六方面的半导体存储装置，则由于将可变电阻用于差动放大器，所以能调整用平衡传输方式发送的信号的同相分量除去比。

如果采用本发明的第七方面的半导体存储装置，则由于将可变电阻用于比较器，所以能调整有滞后的比较器的上变化点及下变化点。

如果采用本发明的第八方面的半导体存储装置，则由于将可变电阻作为电压/电流变换电路的电流变换用电阻元件用，所以能获得任意大小的输出电流。

如果采用本发明的第九方面的半导体存储装置，则由于在备有加法器、积分器、乘法器及微分器中的至少一者的模拟计算机中，将可变电阻作为构成加法器、积分器、乘法器及微分器的电阻元件用，所以能对任意系数的微分方程式求解。

Claims (8)

1.一种半导体存储装置，至少备有：

模拟电路，该模拟电路具有由多个磁隧道电阻元件构成、单独及/或组合地使用上述多个磁隧道电阻元件，通过单独及/或组合地使用来变更电阻值，获得多种电阻值的可变电阻，利用多个控制信号，能单独及/或组合地变更上述多个磁隧道电阻元件的电阻值；

输出上述多个控制信号的控制部；以及

存储单元阵列，

其特征在于：

上述半导体存储装置是按时间分割分别使用地址端子的地址信号多路复用方式的半导体存储装置，

上述控制部控制上述存储单元阵列的地址译码器，

上述地址译码器控制上述至少一个磁隧道电阻元件的电阻值，

上述控制部作为上述至少一个磁隧道电阻元件的电阻值控制用的译码器来兼用上述存储单元阵列的地址译码器，

上述地址译码器在控制上述至少一个磁隧道电阻元件的电阻值时，根据按时间分割供给上述地址端子的磁隧道电阻元件控制信号进行控制。

2.根据权利要求1所述的半导体存储装置，其特征在于：

上述地址译码器是字线译码器。

3.根据权利要求1所述的半导体存储装置，其特征在于：

上述地址译码器是位线译码器。

4.根据权利要求1所述的半导体存储装置，其特征在于：

上述模拟电路是对输入信号进行滤波的滤波器，

上述滤波器由组合上述可变电阻与电容器及电感器两者中的至少一者来构成，

上述可变电阻被连接在上述电容器及上述电感器两者中的至少一者上。

5.根据权利要求1所述的半导体存储装置，其特征在于：

上述模拟电路是放大输入信号的放大装置，

上述放大装置由组合上述可变电阻和运算放大器来构成，

上述可变电阻被导电性地连接在上述运算放大器的二个输入端中的一个上。

6.根据权利要求1所述的半导体存储装置，其特征在于：

上述模拟电路是差动放大器，

上述差动放大器由组合上述可变电阻和运算放大器来构成，

上述可变电阻被连接在上述运算放大器的非反相输入端和输出端之间、及/或被连接在上述运算放大器的反相输入端和输出端之间。

7.根据权利要求1所述的半导体存储装置，其特征在于：

上述模拟电路是比较器，

上述比较器由组合上述可变电阻和运算放大器来构成，

上述可变电阻被连接在上述运算放大器的非反相输入端和输出端之间、及/或被连接在上述运算放大器的非反相输入端上。

8.根据权利要求1所述的半导体存储装置，其特征在于：

上述模拟电路是将输入电压变换成电流后输出的电压/电流变换电路，

上述电压/电流变换电路由组合上述可变电阻和运算放大器来构成、

并且还包含连接在上述放大器的二个输入端的一个和输出端之间的负载电阻，

上述可变电阻被导电性地连接在上述放大器的上述一个输入端上。

Images