CN1139120C - 集成电路的封装结构 - Google Patents

集成电路的封装结构 Download PDF

Info

Publication number
CN1139120C
CN1139120C CNB971818746A CN97181874A CN1139120C CN 1139120 C CN1139120 C CN 1139120C CN B971818746 A CNB971818746 A CN B971818746A CN 97181874 A CN97181874 A CN 97181874A CN 1139120 C CN1139120 C CN 1139120C
Authority
CN
China
Prior art keywords
substrate
multichip module
chip
dimensional
dimensional multichip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971818746A
Other languages
English (en)
Other versions
CN1247634A (zh
Inventor
H����ɪ����ķ
H·赫瑟尔波姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1247634A publication Critical patent/CN1247634A/zh
Application granted granted Critical
Publication of CN1139120C publication Critical patent/CN1139120C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

将三维多片模块(MCM)形成为两维多片模块的叠层,包括衬底(1),衬底(1)具有连接集成电路芯片(3)的电信号路径,该MCM具有由互连或通路芯片(9)提供的信号路径的垂直互连。衬底(1)上的各芯片(3,9)或其它内部元件(15)与相邻衬底的表面机械接触,并构成将衬底保持相互隔开的距离装置。由此元件中产生的热可以基本上垂直于衬底(1)传导。可以使用热导芯片(15)以改善导热。冷却装置(19)仅位于叠层的顶表面和底表面。沟道(35)形成在芯片和用于冷却的元件之间,此外空间(38)形成在衬底的边缘处,电连接器(37)可以插入在该空间中,用于将叠层连接到一类似的叠层。叠层的元件(1,3,9,15)保持为以可拆卸的方式通过施加压缩力并通过使用弹性连接和导向装置(21,25,27)保持相互的电接触和机械接触。特别是,设置突块(21)与元件的边缘表面配合以将各元件导向至正确的位置。

Description

集成电路的封装结构
技术领域
本发明涉及三维或多层多片模块,即MCM。
背景技术
集成电路领域中的技术革命导致需要更快和更小型的系统。在许多应用中,需要低重量的小型结构。技术革命同样趋向于涉及越来越多需要相互连通的元件的更复杂的电子系统。为了使新系统满足不同元件之间的快速访问,系统的各不同元件之间的信号路径的长度必须保持在某些相当小的限制内。
当电子系统的复杂性增加时,需要相互连通的各元件之间的信号路径的长度也增加了。为了不超过需要相互快速连通的所述各元件之间允许的最大电子距离或最大信号路径长度,元件被制作得越来越小,并且还被封装得越来越紧密。由此,开发了电子多片模块,其能够很致密地封装未密封的集成电路IC或芯片。实际上,在所述模块中不同有源和无源元件之间的信号距离不会大于整个系统已单片地集成在单个芯片上的情况。
然而,如果仅可以使用互连芯片和/或元件的一个平面,那么在复杂的系统中不需要限制为相关系统设定性能要求所确定的在需要相互连通的各元件之间的最大距离,因为只有所述单个平面内的元件可以在最大距离内接触到。
为了克服所述问题,可以使用三维或多层多片结构。这意味着由相关的元件延伸出的连通线不仅可以与多层多片模块之相同平面内的元件接触,而且位于该元件上、下方的平面内的元件也可以直接通过很短的信号路径访问。
这可以不同的方式实现。具有如连接到背面的电路板的模块的常规系统是三维的。然而,它们不能实现在所有需要相互连通的这些元件之间进行以上提到的短信号路径的要求。当空间上相互靠近的各元件通过长线连接时,明显变为根据这些常规系统连接两个元件的情况,这将不能获得短信号路径。此外,具有互连的两维多片模块的叠层在叠层的一侧导致长信号路径。如果要在所述叠层中两个不同的相邻多片模块平面上两个居中放置的元件之间获得信号连接,那么它们通过横向的路径、叠层一侧的短垂直路径、以及在另一平面上的最后的横向路径进行相互连接,这与直接通过其中一个衬底中的孔进行连接的情况相比,采用了比较长的距离。
系统也可以包括大量胶合在一起以形成塔或叠层的芯片,在芯片叠层的侧面有垂直的连接。如果使用具有中心或底部电连接的多个芯片叠层,那么还存在芯片之间设置短信号路径的问题。考虑例如两个芯片相互挨着放置、但在每堆层的顶部它们相互连通的情况。还可能存在与所述芯片堆有关的冷却问题。
为了解决几个两维多片模块相互叠置形成三维多片模块的情况中的这个问题,需要形成位于彼此叠置的各平面内的垂直互连。
如果垂直互连非常近地设置,那么一个平面的芯片不仅可以通过短的电或光学线直接接触位于相同平面上的相邻芯片,而且可以接触上方和下方平面中的相邻芯片。这是不同平面上的各元件需要连通的情况中的主要优点,因为所述元件之间的信号路径的长度可以显著减小,因此可以形成更复杂的系统,这仍然满足在相互连通的各元件之间设置短信号路径的要求。
由此,美国专利U.S.5,371,654公开了一种三维多片模块结构,其具有提供在结构中的互连装置,以便在由电器件设置于其上的衬底所形成的相邻组件之间获得垂直互连。互连装置由多个导电体延伸穿过的弹性材料制成,衬底的边缘插在位于结构侧面的散热块的槽中这一事实可以推导出,通过在完成的结构中用压力压紧叠置的组件,互连装置电连接两个不同的相邻组件。通过制造具有高导热性材料的组件的衬底,热传导到衬底的边缘,热被散热冷却块带走,由此获得散热。
美国专利U.S.5,016,138公开了一种三维集成电路封装,其中集成电路芯片安装到具有导电条的绝缘衬底上,通过引线键合或倒装芯片接合形成与导电条的电连接。框架环绕着位于衬底一个表面上的芯片。由金属或其它导热材料制成的通常也导通电信号的热沉构件插在衬底和芯片的空余表面(free surface)之间,热沉构件与没有安装集成电路芯片的衬底的那些表面接触。在芯片倒装地接合到衬底上时,可以在芯片的背面和热沉之间的空间内形成通常是共晶的导热粘接。小金属块可以嵌入在衬底内各芯片下方适当的位置处,用以将热从芯片传导到热沉。
美国专利U.S.5,051,865公开了一种包括叠置的晶片本体的多层半导体器件。叠层由基底单元结构形成,每个基底单元结构包括在其两个大表面上分别具有硅晶片的铝板。基底单元结构通过硅树脂相互固定,所得的叠层基本上为实体的并且是紧密的,没有空隙并且不容易拆开器件。
在美国专利U.S.5,426,563中,介绍了容纳有多个集成电路芯片的三维模块。该结构有连通条,它也可以用作模块的各相邻衬底之间的定距片。所述布局提供了冷却槽,其中有冷却液。
在美国专利U.S.5,329,423中,公开了一种以电和机械的方式连接的组件,其可以是一个芯片封装并且可以用于形成多片模块。突块-插槽的布局提高了自对准的程度,允许构件相互可拆卸的安装。在公开的欧洲专利申请0 439 134 A2中公开了突块和凹槽相互配合的类似布局,用于封装半导体器件。
最后在美国专利U.S.5,241,450中也公开了相互叠置的多个多片模块。
然而,以上介绍的结构存在许多重要缺点。特别是,这些缺点涉及它们的散热装置和其中构件的安装方式。
由此,包括设置在三维多片模块的横向侧面处(在此放置有衬底的端表面)的冷却装置这种结构很难或不可能容易和直接地在以此方式设置有冷却装置的一侧将模块连接到相同种类的其它三维多片模块。因此,如果几个三维多片模块互连形成更大的系统,则系统不能形成得很致密,而现今如上所述这通常是对该系统自身的要求。
此外,在许多情况中,结构和/或独立的芯片基本上固定或刚性地相互安装。当要更换集成电路或三维多片模块的整个平面时将产生问题,因为更换的过程会损伤三维多片模块的其它元件。
概述
本发明的一个目的是提供一种包括多个组件的三维多片模块,每个组件内含多个集成电路芯片,其中可以容易地更换各芯片或组件或三维多片模块的整个平面。
本发明的另一个目的是提供一种用于所述结构的冷却布置,它还包括对位于例如结构中间某处内并产生大量热的集成电路进行冷却的装置。
本发明的再一个目的是提供一种三维多片模块,它能容易地连接到其它类似的三维多片模块或通常连接到其它器件。
通过由至少两个具有大量垂直互连的两维多片模块形成的叠层构成为三维多片模块可以达到这些和其它的目的。在得到的三维多片模块中,由于所得到的短信号路径,独立的芯片或元件可以直接电接触横向相邻的芯片和垂直相邻的芯片。
为了建立垂直的电互连,提供了特殊的互连芯片、通路芯片。因此,两维多片模块上的有源芯片不能致密地封装在普通的两维多片模块上。与堆叠的芯片相比,芯片的垂直密度也降低了,因为载有导电信号路径的绝缘衬底必须设置在每层芯片之间。除此以外,在连接的某个长度内可接触到的芯片数量与两维结构和在例如结构一侧仅有外部垂直连接的三维多片结构相比可以更大,如上所述这通常是有限或限制的要求。
然而,有源芯片的致密结构产生散热问题。通过将产生大量热的芯片靠近三维多片模块的上部或下部放置可以解决所述问题,通过在所述“热”芯片的一侧或两侧的层或平面内提供特殊的导热体是不可能解决的。
此外,如果两维多片模块形成于其上的衬底是由良好导热性的材料制成,那么导热体不需要直接靠近所述“热”芯片放置。
此外,系统由多个平坦的两维多片模块组成,通过在安装芯片之前或之后研磨或通过使用具有嵌入的精确块的系统,可以将衬底上的与其相背的每个芯片的表面制成一个平面。由此,每个元件的背侧可以直接与上方相邻的衬底机械接触。此外,这样提供了具有良好导热特性的可动接触。为了改善可动性和导热,可以将油脂、油或液体金属施加到各芯片的背侧。
如前所述,连接相邻衬底的通路结构同样由芯片构成。然而,这些芯片不是有源的,其仅作为三维多片模块的两个相邻层之间的电互连装置。
三维多片模块的顶部和底部表面设有冷却装置。冷却装置可以直接与集成电路芯片和例如叠层中最上方衬底的其它芯片的上表面、以及当各元件安装在衬底的上表面上时与下部衬底的底表面机械地接触。如果不需要与集成电路进行所述直接接触,那么没有芯片安装于其上的附加衬底可以放置在叠层的顶部上。
仅在三维多片模块或叠层的上和下表面设置冷却装置,这样可以在衬底的边缘使用连接导热路径的器件,如瑞典专利申请9604689-1“衬底边缘连接器”(”A substrate edge connector”)中介绍的。由此可以容易地沿横向将一个三维多片模块连接到另一个三维多片模块。
此外,施加到模块上表面和下表面上的加压装置仅将三维多片模块保持在一起。这样可容易拆卸模块以便修理或更换三维多片模块的各个芯片,而不会损伤该系统的其它芯片。
由此,通常三维多片模块包括至少两个相互叠置的两维多片模块。每个两维多片模块包括一个衬底,该衬底通常为平坦的绝缘板,在它的一个表面或多个表面和/或内部载有导电路径以用于传送电信号,还包括以第一表面安装并电连接到衬底之导电路径的至少一个集成电路芯片。为了构成“真的”三维多片模块,需要不同衬底上的至少两个集成电路芯片相互电连接。三维多片模块的集成电路芯片可以为倒装芯片安装的或至少为倒装芯片型安装的。将模块的一个层的集成电路芯片安装成使得集成电路芯片的背侧或第二表面、即没有设置电端子或导电区域的这些表面(通常为上表面)直接机械接触相邻衬底的一个表面区域。由此芯片同时形成分离相邻衬底的装置,其相当于在各衬底之间保持距离或隔离的装置。由此不使用或不需要框架或类似的元件。因此,安装集成电路芯片使集成电路芯片的表面(该芯片没有借助该表面安装或没有电连接到相关衬底上)仅直接接触相邻衬底的表面。所述机械接触通常为由利用如油等某种液体增强的滑动接触,其也将芯片热连接到衬底。
为了冷却三维多片模块,设置外部冷却器或导热块,使其与衬底和/或集成电路芯片的最外大表面热接触。通过设置位于两个相邻的衬底之间并与这些衬底的大的相面对表面热接触的内部导热块来增强三维多片模块中的内部热传导。所述导热块也可以设置在最上面的衬底上,使得该导热块的一个表面与该衬底接触,而其另一相对表面与冷却块接触。
提供加压装置,将压力施加在两维多片模块的叠层的最外大表面上,由此压力施加在最外衬底和/或最外部的集成电路芯片的大表面上。此外,所述压力可以仅为维持所有元件的力,即将所有不同的芯片和所有的衬底彼此相对保持在所需位置中的力,以便不存在或不需要固定的或刚性的独立机械定位。通过适当的横向定位装置实现各元件的横向定位。
此外,为了将三维多片模块连接到如其它类似的三维多片模块等其它器件,至少一个衬底在它的一个边缘线上具有一个空余的边界部分,在所述边界部分形成一个空余的空间或空余的沟槽。在所述露出的边界部分中,提供导电区域以将衬底电连接到如多片模块中的衬底等另一器件,或者电连接到特殊的连接器装置。然后模块一侧的空余空间位于两个相邻衬底的边缘之间,或位于一个衬底和一个端块之间,其中至少一个衬底具有一个空余的边界表面部分。
适合于连接所述衬底的连接器单元有一个相适应的形状,以便该单元至少局部地插在空余的空间中。它的表面上还载有导电图形或通常露出的导电区域,当连接器单元插在空余的空间中时,导电图形或区域适于与边界部分上类似露出的导电区域电接触。连接器单元可以具有在其纵向方向上具有中心轴线的细长矩形体或条的形状。然后连接器单元的位于中心轴线一侧的部分适于与相关三维多片模块中的衬底电接触,而位于中心轴线另一侧的部分适于与另一个类似三维多片模块中的衬底电接触。同样可以设计连接器单元,使连接器单元的位于轴线一侧上的部分适于与三维多片模块中的衬底电接触,而位于中心轴线另一侧的部分适于与另一连接器装置例如底板中的导电区域电接触。
定位装置设置在连接器单元和衬底边界部分上的空余空间处,以获得连接器单元在衬底上的精确定位,同样可使连接器单元可拆卸。定位装置包括位于衬底边界部分的一个表面上的并与连接器单元的边缘表面或角部相配合的突起,例如突块。
提供至少一个通路芯片,其位于两个相邻的衬底之间并与之电接触。所述通路芯片包括从其一个表面延伸至其相对表面的导电路径,在这些衬底的相面对的表面或层上和/或内,这些导电路径与导电层电性互连。
以上提到的定位装置可包括用于芯片和衬底的定位装置,该芯片和衬底被相互挤压,以获得芯片在衬底上的精确定位。定位装置包括位于芯片和衬底之一中的一个表面上并与设置在芯片和衬底另一个中的一个表面上的突起、突块、突块行或脊相配合的槽。此外,为了简化芯片与衬底的电连接,定位装置包括导电表面区域,当芯片和衬底相互挤压时,该导电表面区域电接触并相互连接。此外,简化的定位装置包括位于衬底一个表面上的突起或突块,使其与按压着衬底的芯片的边缘表面或角部配合。所述突起优选用于需要非常精确定位的元件,以便与衬底表面上的导电焊盘接触,还优选用于如导热块等的仅需在衬底上大致定位的元件。
附图简述
下面参考附图借助非限定的实施例详细地介绍本发明,其中:
图1为三维多片模块的剖面图,
图2为三维多片模块的剖面图,也示出了芯片的对准装置以及一模块与一类似模块的连接,
图3为相互连接的两个三维多片模块的连接区域的放大局部剖面图,以及
图4为相互连接的九个三维多片模块的俯视图,其中一个模块也连接到底板上。
详细描述
在图1中,显示了三维多片模块MCM的剖面图。三维多片模块由多个两维多片模块形成,在显示的实施例中它包括三个内部基本上平坦的衬底1,每个衬底具有一个或多个集成电路芯片3,该芯片与它的上和/或下表面直接机械接触。这些集成电路芯片3与芯片所放置于其上的至少一个衬底中和/或衬底上的信号导电路径等电接触,该电接触元件以一行触头5示出。衬底3为薄的平坦的板,可以通过某些方法制成,使得在一个或多个层中至少一个表面并优选在两个表面上具有导电体,例如通过采用薄膜方法或优选下文将提到的通过使用以与制造集成电子电路相同的方式处理过的硅衬底。由此衬底可以有多层,包括导电平面、信号导体平面、接地平面、绝缘面等。例如以常规的方式假设每个Si衬底1设有至少一个未示出的导电接地平面,当使用三维多片模块时,该导电接地平面连接到导电地线,由此得到在模块的不同平面之间以及整个三维多片模块的良好电屏蔽。在显示的实施例中,还具有仅与芯片3的上或下表面机械接触的上和下Si衬底7,因为它们没有携带导电体。
在内部的衬底1、而不是在位于两维多片模块的叠层的上部或下部处的衬底7,也安装有无源芯片、通路芯片9,其不包括电子元件,仅具有在三维多片模块的相邻层之间、即两个衬底1的相面对表面内和/或相面对表面上的信号路径之间构成电性互连的信号路径。通路芯片9在面对内部衬底1的两个相对表面上有多行电接触元件11,电接触元件11通过位于通路芯片9上和通路芯片内的适当的电路径互连。
在图1中显示的结构中,通路芯片9基本上安装在三维多片模块的平面内的任何位置,也不是必须和示出的方式一样沿相同的垂直线相互叠置地放置。这是主要的优点,因为通路芯片9可以放置在最佳要求的那些位置处,由此节约了三维多片模块中的空间。图1中示出的通路芯片9也位于与每个内部衬底1中多组常规通路孔13相同的垂直线中,这些通路孔13具有电镀的壁,用以将每个衬底1的两个表面相互电连接,或更准确地,将衬底的每个表面上的各个导电层和路径相互连接,并且也可以连接到通路芯片9的电接触元件。
为了得到阻抗匹配的通路,使得能以节约空间的方式连接到多个平行的密集设置的传输线,可以在内衬底1和特殊通路芯片9中使用具有根据瑞典专利申请9604688-3“通路结构”(“A via structure)的深蚀刻V形槽的通路结构,也参见图2。在通路芯片9和衬底1的至少一个表面上、例如下表面上可以设置弹性突起结构,该弹性突起结构插在或施加在分别位于衬底1和通路芯片9的相对置表面上的V形接触导向槽内,用于得到容易拆卸的电连接,并实现机械定位。此外,使用与芯片的边缘相配合的弹性突起。可以如瑞典专利申请9604677-6“高密度电连接器”(“High density electrical connector”)中所述的制造弹性突起结构和接触槽。
在优选实施例中,集成电路芯片3和可能有的通路芯片9倒装芯片式地安装到相应衬底的所需表面上,或者在另一个优选实施方案中以自对准方式安装,如瑞典专利申请9604676-8“与弹性触头的倒装芯片型连接”(“Flip-chip type connection with elastic contact”)中介绍的。弹性突起用于与V形槽配合地机械定位和对准,在优选实施例中,它们可根据瑞典专利申请9604678-4“用于弹性定位的槽中突起”(“Bumps in grooves for elastic positioning”)。这些各种可能的布局可以提供在倒装芯片型安装的芯片3和相邻衬底1的各表面之间的良好电接触。
在三维多片模块中,热块15也可以设置在合适的位置,用于传导来自使用时产生特别多热量的这种集成电路芯片3’的热。这些热块15可以具有和集成电路3,3’相同的总体形状和尺寸,由如Si等材料或具有良好导热性的另一种材料制成。它们可以机械地定位,并通过例如瑞典专利申请“与弹性触头的倒装芯片型连接”中公开的方法以与集成电路芯片3,3’相同的方式保持就位。优选借助与芯片的边缘或窄侧表面配合的突起将其定位。
在优选的实施例中,集成电路的每一层和三维结构的每个单独芯片使用所述连接方式中适当的一种方式仅通过施加到结构上部和下部的压力来保持在一起,如箭头17所示。
为了完成所述叠置或堆叠的可拆卸结构,例如以上已介绍的,提供具有导电表面涂层的弹性突起,它将通路芯片9连接到衬底1的一个相邻平面或表面,通过将整个模块压在一起得到电连接。借助一些未示出的夹紧装置来提供压缩力,将力施加到模块的最上和最下外部或表面,特别是施加到具有适当设计块形状的冷却装置19,该冷却装置19被加装到结构的上和下表面上,即加装到上部和下部衬底7的外表面上。
所述松散布局与用于对准和电连接的弹性装置所提供的滑动电接触相结合以将模块的各元件之间的热应力减到最小。为了使所述夹紧设置更好地工作,并且为了不使用任何高精度的设备就能组装模块,需要在平面之间的某种机械对准。可以借助通路芯片9的通路结构和/或突起结构并且也可以根据瑞典专利申请“用于弹性定位的槽中突起”中用于热芯片15的突起结构来有利地进行所述对准,如上所述。
通过以下述这种方式安装三维多片模快的各元件,即:在叠层中各层和各元件仅借助由夹具和对准装置产生的力保持定位并且因此可以容易地相互分离而不需要脱焊等,每个元件可以容易地除去和更换,例如在出现故障元件的情况下。
图2示出了类似于图1的三维多片模块,但基本上仅在它们的上表面上具有载带了集成电路芯片3的四个衬底1。在所述图中可以看到位于衬底1上表面上的定位突起21,这些突起21与集成电路芯片3、3’和通路芯片9的下边缘或角部配合。用于将衬底1的表面层与芯片3、9下表面上的导电区域进行连接的电连接突起显示为23。此外,图2示出了通路芯片9与位于该通路芯片9上部的衬底1的对准,然后也可以得到衬底的对准。可以例如如前所述以瑞典专利申请“用于弹性定位的槽中突起”中公开的方式得到对准。如果使用这种对准,在各个衬底中蚀刻出V形槽,即在它的上表面和/或它的下表面上蚀刻出V形槽,以接受位于通路芯片9上表面的弹性突起27。可以设计配合的突起27和V形槽25,以借助以上介绍的瑞典专利申请“高密度电连接器”中公开的器件将通路芯片9与位于其上的衬底1相互电连接。
图2的通路芯片9具有在它们的不透明表面上设有导电体的深V形槽29,如瑞典专利申请“通路结构”中介绍的。包括深V形槽31的所述通路结构也设置在衬底1中。连接到位于其顶部上的衬底1的通路芯片9和所述顶部衬底1的深V形槽29、31在图示的实施例中沿相同的垂直线放置,相互配合的对准突起27和下部V形槽25对称地位于深V形槽29、31的两侧。显示在图2中的热芯片15借助从衬底上突出的突起32定位,该突起32类似于突起21与芯片的边缘表面或下角部配合。所述突起可以由简单的方式由相当坚硬的弹性材料制成,并允许在设计的位置很简单地安装相关的元件。它们可以为三角形剖面,该剖面例如具有等腰三角形的形状。
图2在它的右手部分中还示出了相关三维多片模块与另一个类似的三维多片模块的连接。
如前面已建议的,如果使用例如前面所述的瑞典专利申请“与弹性触头的倒装芯片型连接”中介绍的适当的安装技术,可以除去和更换所有的独立芯片,在许多的应用中这节约了成本。与其中通过例如相互胶接或焊接等的其它方式固定元件的常规三维多片模块相比,这是重要的优点,因为拆卸所述三维多片模块经常会损坏模块中的其它元件,因此更换故障元件不会使模块重新工作。
为了使所述故障的三维多片模块重新工作,经常能低成本地更换整个模块或三维多片模块的至少一个平面。然而,在此描述的结构被设计成能解决这种问题。如前所述,解决方案是采用仅使用压缩力使三维多片模块的每个独立芯片处于其正确位置的叠置封装结构。
在图2中,用于三维多片模块的冷却块19直接压向最下部衬底的下表面和位于最顶部衬底上的元件的上表面,在它们的外表面上有冷却法兰或翼片33。冷却装置可包括本领域中已知的任何类型的冷却,例如流过或流经法兰33的空气或冷却液。
通过使每个芯片的平坦的背侧与相邻衬底的下侧接触,三维多片模块的电路所产生的热可以在三维多片模块的不同层之间流通。为便于所述过程,在芯片的背侧和相邻的衬底之间提供良好的热接触,如前所述,通过在安装芯片之前或之后研磨芯片的背侧并且通过施加具有良好导热性的一些液体材料可得到良好的热接触,该液体材料优选如油脂或油等绝缘材料,只要相互接触的表面由电绝缘材料组成,那么也可以使用如液体金属等的导电材料。所述液体、热接触材料提供了芯片和衬底1之间的滑动接触,所述滑动接触具有良好的导热性。
使用热芯片15以上面指出的方式在所要求的位置增强散热,该热芯片15由此靠近产生大量热的所述集成电路芯片3’放置。产生大量热的所述集成电路芯片也可以有利地靠近三维多片模块的底部或顶部放置,即靠近它的外部冷却表面放置。
当衬底1由具有如Si等良好散热性的材料制成时,得到良好的横向热传输,因此在三维多片模块内温度不会改变太多。
为了给模快提供与根据以上布置进行冷却相比产生更大功率密度的冷却布置,参见图1和2,可以使用形成在每个平面或层的芯片3、3’、9、15的周围和小侧或边缘处的沟道35以用于两相冷却。这可以通过在每个模块的周围设置框架(未示出)以便提供将冷却介质传送到外部冷凝器的密封系统来实现。当然,所述冷却布置不可能提供在整个模块的两个相对侧表面上接触外部器件和类似三维多片模块的侧面接触,但如下面将详细介绍的,其它的两个相对的侧表面仍可以用于所述目的。
由此,存在仅使用用于冷却的上表面和下表面得到的优点,优点在于每个两维多片模块的所有边缘可以配备有类似于电路板所具有的那些边缘接触,由此可以得到两个三维多片模块之间的电连接以及机械连接。根据引证的瑞典专利申请“衬底边缘连接器”(“A substrate edgeconnector)优选设计所述接触,这能提供与类似的多片模块或外部器件的过渡,其中过渡线可以制成阻抗匹配的。设计连接器结构使其包括可以很致密填充的大量连接,它也提供了相互连接光波导的可能性,该光波导也可以很致密地填充。
在作为图2右部之放大图的图3中,在一些部分详细地显示了两个三维多片模块的相互机械和电连接。这里借助如引证的瑞典专利申请“衬底边缘连接器”中介绍的衬底边缘接触使用基本上为矩形、细长的互连条或互连衬底37来得到两个三维多片模块之间的互连。所述互连条37具有基本上和所有的芯片3,3’,9,15相同的厚度,并插在位于第一个三维多片模块的两个相邻衬底1之间或位于上冷却块19的上衬底和下表面之间以及位于两个相邻的衬底1之间或位于一个相邻的第二个三维多片模块的上衬底和冷却块19之间的空余空间38中,它的其中一个侧表面与第一模块机械接触。由此互连条37具有纵向中心轴线或平面,所述轴线或平面的一侧上的部分连接到第一个三维多片模块,而相对侧上的它的部分连接到第二个三维多片模块。这进一步意味着所述互连条37待连接于其上的各衬底1的边缘部分不允许载有任何芯片,由此在属于同一三维多片模块的衬底1的边界区域形成有空余空间38,该空余空间形成沟或槽,用于接收一半的互连条37。
为了定位互连条37,可以用与已介绍的热块15相同的方式使用弹性突起39,这些突起位于衬底1上的适当位置处,与连接器条37的边缘或小侧面或角部配合。可以借助其上具有导电体的弹性焊盘41与连接器条37下表面上的导电路径接触来实现将第一个三维多片模块中的一个衬底1上的导电路径与第二个三维多片模快中的一个相邻衬底1上的导电路径电连接,如引证的瑞典专利申请“衬底边缘连接器”中详细介绍的。
在图4的平面图中示出了九个三维多片模块是如何相互连接的。这里九个多片模块在3×3的矩阵中相互连接,但任何合适的连接构形当然可以用于多片模块。沿着三维多片模块的所有内部边缘设置互连条37。此外,如图4所示,各三维多片模块中的一个可以通过具有展宽扇形部分47和一个边界部分49的特殊连接器部分45连接到底板43,该边界部分49以和互连条37相同的方式插在选择的三维多片模块中相邻的衬底1之间。边界部分49可以设计成基本上类似于半个互连条37。
由此,介绍了三维多片模块。与根据现有技术制成的三维多片模块相比,这里介绍的三维多片模块具有几个优点。例如,模块的结构允许轻柔地拆卸器件以更换有缺陷的元件。它提供了一种在模块中不同的平面之间任意靠近地设置互连的可能性。此外,在模块的上和下表面上设置冷却装置的布局能够容易地与其它类似构成的三维多片模块实现横向机械连接和电连接。

Claims (20)

1.一种三维多片模块,包括至少两个相互叠置的两维多片模块,每个两维多片模块包括具有导电路径的绝缘衬底和至少一个集成电路芯片,集成电路芯片具有包括电端子的第一表面和与第一表面相对的第二表面,两维多片模块的至少一个集成电路芯片以它的第一表面安装至并电连接到该两维多片模块的衬底的导电路径,三维多片模块的至少两个集成电路芯片相互电连接,其特征在于将两维多片模块的至少一个集成电路芯片安装成使得它的第二表面接触相邻的绝缘衬底,所述至少一个集成电路芯片用作在相邻绝缘衬底之间的距离元件或定距元件。
2.根据权利要求1的三维多片模块,其特征在于两维多片模块的至少一个集成电路芯片被倒装到两维多片模块的衬底上。
3.根据权利要求1或2的三维多片模块,其特征在于具有与衬底和/或集成电路芯片的最外大表面热接触的外部冷却器和/或导热块。
4.根据权利要求1或2的三维多片模块,其特征在于具有位于衬底上、位于两个相邻的衬底之间或位于衬底和外部冷却器和/或导热块的表面之间并与这些衬底或衬底和导热块的大的相面对表面实现热接触的内部导热块。
5.根据权利要求1或2的三维多片模块,其特征在于具有加压装置以将压缩力作用在衬底和/或集成电路芯片的最外大表面上。
6.根据权利要求5的三维多片模块,其特征在于所述压缩力为保持三维多片模块中的各元件相互处在其位置中的唯一方式。
7.根据权利要求1或2的三维多片模块,其特征在于至少一个衬底在它的一个边缘处具有一个空余的边界部分,该边界部分具有露出的导电区域,使得能将衬底电连接到多片模块中的另一个衬底或连接器装置。
8.根据权利要求1或2的三维多片模块,其特征在于在三维多片模块的一侧具有空余空间,该空余空间位于两个相邻衬底的边缘之间,至少一个衬底在空余空间的边缘处具有边界表面部分,该边界表面部分具有露出的导电区域,能够将衬底电连接到多片模块中的另一个衬底或连接器装置。
9.根据权利要求7的三维多片模块,其特征在于可拆卸的连接器单元的形状适合于至少局部地插在衬底边界部分的空余空间内并在它的表面上载带有导电图形,当连接器单元插在空余空间中时,所述导电图形适合于与所述边界部分上露出的导电区域电接触。
10.根据权利要求9的三维多片模块,其特征在于连接器单元具有细长的矩形体或条的形状,该矩形体或条在它的纵向方向上具有中心轴线,当连接器单元插在空余空间中时,连接器单元的位于中心轴线一侧的部分适合于与三维多片模块中的衬底电接触。
11.根据权利要求10的三维多片模块,其特征在于连接器单元的位于它的中心轴线另一相对侧上的部分适合于与另一个类似的三维多片模块中的衬底电接触。
12.根据权利要求10的三维多片模块,其特征在于连接器单元的位于它的中心轴线另一相对侧上的部分适合于与连接器装置或底板中的导电区域电接触。
13.根据权利要求10的三维多片模块,其特征在于设置在连接器单元和衬底边界部分上的空余空间处的定位装置用于获得连接器单元在衬底上的精确定位。
14.根据权利要求13的三维多片模块,其特征在于定位装置包括位于衬底边界部分处的一个表面上的突起,用于与连接器单元的边缘表面或角部配合。
15.根据权利要求1或2的三维多片模块,其特征在于:
-三维多片模块的不同导电层借助三维多片模块的衬底中的通孔互连,以及
-所述通孔位于三维多片模块的每个平面上的任意位置处。
16.根据权利要求1或2的三维多片模块,其特征在于位于两个相邻的衬底之间并与之电接触的至少一个通路芯片,所述至少一个通路芯片包括从其一个表面到它的相对表面的导电路径,用于对两个相邻衬底的相面对层上和/或相面对层内的导电层电性互连。
17.根据权利要求1或2的三维多片模块,其特征在于具有位于被相互挤压的芯片和衬底上的定位装置,以获得芯片在衬底上的精确定位。
18.根据权利要求17的三维多片模块,其特征在于定位装置包括位于芯片和衬底中之一的一个表面上的槽,用于与设置在芯片和衬底中另一个的一个表面上的突起配合。
19.根据权利要求17的三维多片模块,其特征在于定位装置包括导电表面区域,当相互挤压芯片和衬底时该导电表面区域相互电接触。
20.根据权利要求17的三维多片模块,其特征在于定位装置包括位于衬底的一个表面上的突起,该突起与压向衬底的芯片的边缘表面或角部配合。
CNB971818746A 1996-12-19 1997-12-19 集成电路的封装结构 Expired - Fee Related CN1139120C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9604690A SE511425C2 (sv) 1996-12-19 1996-12-19 Packningsanordning för integrerade kretsar
SE96046909 1996-12-19

Publications (2)

Publication Number Publication Date
CN1247634A CN1247634A (zh) 2000-03-15
CN1139120C true CN1139120C (zh) 2004-02-18

Family

ID=20405056

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971818746A Expired - Fee Related CN1139120C (zh) 1996-12-19 1997-12-19 集成电路的封装结构

Country Status (10)

Country Link
US (1) US6014313A (zh)
EP (1) EP0951735A1 (zh)
JP (1) JP2001506417A (zh)
KR (1) KR20000069624A (zh)
CN (1) CN1139120C (zh)
AU (1) AU5506098A (zh)
CA (1) CA2275506A1 (zh)
SE (1) SE511425C2 (zh)
TW (1) TW462098B (zh)
WO (1) WO1998027587A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US9029793B2 (en) 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US20030214800A1 (en) * 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6201700B1 (en) * 2000-01-06 2001-03-13 Ford Motor Company Box design for maximum heat dissipation
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP2234154B1 (en) * 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
FR2810192A1 (fr) * 2000-06-08 2001-12-14 Cit Alcatel Montage electronique a haute densite d'interconnexions
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US7167379B2 (en) 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
CN1302516C (zh) * 2001-10-31 2007-02-28 皇家飞利浦电子股份有限公司 制造具有有机集成电路的模块的方法
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
DE10226363B4 (de) * 2002-06-13 2008-04-24 Infineon Technologies Ag Halbleiterbauelement
US6945054B1 (en) 2002-10-04 2005-09-20 Richard S. Norman Method and apparatus for cooling microelectronic complexes including multiple discrete functional modules
DE10249192A1 (de) * 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
GB0224689D0 (en) 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
JP2006504258A (ja) 2002-10-25 2006-02-02 ゴールドパワー リミテッド 回路基板およびその製造方法
US20040160742A1 (en) * 2003-02-14 2004-08-19 Weiss Roger E. Three-dimensional electrical device packaging employing low profile elastomeric interconnection
DE10308926B4 (de) * 2003-02-28 2005-02-24 Infineon Technologies Ag Halbleiterchipanordnung und Verfahren zu ihrer Herstellung
US6807061B1 (en) * 2003-04-28 2004-10-19 Hewlett-Packard Development Company, L.P. Stack up assembly
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7091604B2 (en) * 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7289328B2 (en) * 2004-12-21 2007-10-30 Hewlett-Packard Development Company, L.P. Multi-chip module with power system and pass-thru holes
US7791889B2 (en) * 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
US7532480B1 (en) * 2006-12-14 2009-05-12 Nvidia Corporation Power delivery for electronic assemblies
KR100885918B1 (ko) * 2007-04-19 2009-02-26 삼성전자주식회사 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
US8106505B2 (en) 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US8299590B2 (en) * 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US8339474B2 (en) * 2008-08-20 2012-12-25 Freescale Semiconductor, Inc. Gain controlled threshold in denoising filter for image signal processing
US8140297B2 (en) * 2009-01-16 2012-03-20 International Business Machines Corporation Three dimensional chip fabrication
JP4951018B2 (ja) * 2009-03-30 2012-06-13 株式会社東芝 半導体装置の製造方法
CN101866913B (zh) * 2009-04-15 2012-05-02 日月光半导体制造股份有限公司 具有屏蔽盖体的芯片封装结构
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
JP4693924B2 (ja) * 2009-09-30 2011-06-01 株式会社東芝 電子機器
US8427833B2 (en) 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8405998B2 (en) 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8982563B2 (en) * 2011-06-28 2015-03-17 Oracle International Corporation Chip package to support high-frequency processors
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置
US9173304B2 (en) 2013-07-18 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Vertical blindmate scaling of identical system boards
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
JP6458444B2 (ja) * 2014-10-21 2019-01-30 株式会社デンソー 電力変換装置
DE102015203217A1 (de) * 2015-02-23 2016-08-25 Dh Electronics Gmbh Leiterplattenanordnung, bei der wenigstens eine zweite Leiterplatte vermittels einer ersten Leiterplatte kühlbar ist
US9439330B1 (en) * 2015-03-29 2016-09-06 Banqiu Wu 3D IC computer system
TWI573515B (zh) * 2015-06-01 2017-03-01 宜鼎國際股份有限公司 疊板構造
CN107172832A (zh) * 2016-03-08 2017-09-15 涂波 多层印刷电路板新工艺
RU2656030C2 (ru) * 2016-07-14 2018-05-30 Акционерное общество "Концерн радиостроения "Вега" Способ изготовления трехмерного электронного модуля
US10178813B2 (en) * 2017-01-26 2019-01-08 The United States Of America As Represented By The Secretary Of The Army Stacked power module with integrated thermal management
US11234343B2 (en) * 2018-05-03 2022-01-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
CN109411373A (zh) * 2018-09-18 2019-03-01 中国工程物理研究院电子工程研究所 一种采用载体支撑实现多层基板三维堆叠的方法
CN111198693A (zh) * 2018-11-20 2020-05-26 技嘉科技股份有限公司 信号连接装置及芯片烧录装置
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11295053B2 (en) * 2019-09-12 2022-04-05 Arm Limited Dielet design techniques
CN114600238A (zh) * 2020-11-02 2022-06-07 丹尼克斯半导体有限公司 高功率密度3d半导体模块封装
CN112820726B (zh) * 2021-04-15 2021-07-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装结构的制备方法
CN113394117A (zh) * 2021-06-11 2021-09-14 山东盛芯电子科技有限公司 一种多芯片堆叠的底层传感区域裸露方法及封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
AU4926396A (en) * 1995-02-16 1996-09-04 Micromodule Systems, Inc. Multiple chip module mounting assembly and computer using same

Also Published As

Publication number Publication date
AU5506098A (en) 1998-07-15
EP0951735A1 (en) 1999-10-27
WO1998027587A1 (en) 1998-06-25
CA2275506A1 (en) 1998-06-25
SE511425C2 (sv) 1999-09-27
US6014313A (en) 2000-01-11
TW462098B (en) 2001-11-01
CN1247634A (zh) 2000-03-15
KR20000069624A (ko) 2000-11-25
JP2001506417A (ja) 2001-05-15
SE9604690D0 (sv) 1996-12-19
SE9604690L (sv) 1998-06-20

Similar Documents

Publication Publication Date Title
CN1139120C (zh) 集成电路的封装结构
US8115302B2 (en) Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device
US6490161B1 (en) Peripheral land grid array package with improved thermal performance
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US6168970B1 (en) Ultra high density integrated circuit packages
US6201300B1 (en) Printed circuit board with thermal conductive structure
JP4422323B2 (ja) 半導体装置
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
US6449159B1 (en) Semiconductor module with imbedded heat spreader
US20090213541A1 (en) Cooling Plate Assembly with Fixed and Articulated Interfaces, and Method for Producing Same
US10004161B2 (en) Electronic module with laterally-conducting heat distributor layer
US11646242B2 (en) Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US6552267B2 (en) Microelectronic assembly with stiffening member
US6426877B1 (en) Semiconductor device incorporating module structure
CN103378017A (zh) 高密度3d封装
US20030209808A1 (en) Semiconductor device having semiconductor chips mounted on package substrate
US6667555B2 (en) Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
CN213782014U (zh) 一种三维互连的系统级封装
US11923256B2 (en) Cap for package of integrated circuit
CN113764396A (zh) 基于重布线层的半导体封装结构及其封装方法
JP2001244667A (ja) 電子回路装置
CN116092956B (zh) 芯片封装方法及芯片封装结构
CN115346968A (zh) 高散热三维扇出封装结构及成型方法
CN116705723A (zh) 封装结构、电气组件和封装结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1026514

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040218

Termination date: 20161219

CF01 Termination of patent right due to non-payment of annual fee