CN107251417A - 具有低噪声和低变频损耗的完全i/q平衡正交射频混频器 - Google Patents

具有低噪声和低变频损耗的完全i/q平衡正交射频混频器 Download PDF

Info

Publication number
CN107251417A
CN107251417A CN201680010115.6A CN201680010115A CN107251417A CN 107251417 A CN107251417 A CN 107251417A CN 201680010115 A CN201680010115 A CN 201680010115A CN 107251417 A CN107251417 A CN 107251417A
Authority
CN
China
Prior art keywords
switch
clock signal
duty cycle
subset
cycle clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680010115.6A
Other languages
English (en)
Inventor
C-H·王
A·西卡里尼
T·C·阮
M·B·瓦希德法尔
J·A·里士满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107251417A publication Critical patent/CN107251417A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths

Abstract

提供了一种用于对射频信号进行混频的方法、装置和系统产品。在一个方面中，该装置被配置为基于第一、第二、第三和第四相控半占空比时钟信号执行开关的切换。该装置将差分输入端口上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。第一、第二、第三和第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。

Description

具有低噪声和低变频损耗的完全I/Q平衡正交射频混频器
相关申请的交叉引用
本申请要求于2015年2月13日提交的题为“A FULLY I/Q BALANCED QUADRATURERADIO FREQUENCY MIXER WITH LOW NOISE AND LOW CONVERSION LOSS”的美国专利申请No.14/622,591的权益，其以它的整体通过引用明确并入本文。
技术领域
本公开的实施例一般地涉及无线电发射器和无线电接收器。更特别地，本公开的实施例涉及射频(RF)混频器。
背景技术
射频(RF)混频器一般是三端口射频组件，其用来改变输入信号之一的频率。在无线电发射器中，RF混频器也可以被称为上变频器。当在无线电接收器中使用时，RF混频器也可被称为下变频器。
RF混频器可以是有源组件或无源组件。为了实现小规模尺寸，RF混频器通常使用由接收功率供应的晶体管形成的有源组件，从而它可以与其他射频组件和器件一起被集成到集成电路中。
现在参考背景图1，图示了用于RF混频器100的示意性符号。混频器100具有两个输入端口LO、IF/RF和一个输出端口RF/IF。如果被用作上变频器，则输入端口是本地振荡输入端口LO和中频输入端口IF，并且输出端口是射频输出端口RF。如果混频器被用作下变频器，则输入端口是本地振荡输入端口LO和射频输入端口RF，并且输出端口是中频输出端口IF。LO端口从振荡信号源接收本地振荡信号。
混频器的目的是改变信号的频率同时维持信号的其他性质相同。在图1中，第一信号在特定频率f1处耦合至混频器100的IF/RF端口中。载波信号在第二频率f2处耦合至混频器100的LO端口。在混频器100的RF/IF输出端口处形成两个不同的输出信号，它们可以被选择性地使用。为了上变频至较高频率输出信号，具有等于两个输入频率之和(f1+f2)的频率的同相输出信号被选择。为了下变频至较低频率输出信号，具有等于两个输入频率之差(f1-f2)的频率的输出信号被选择。
例如，语音的声波在20至20,000赫兹的低频范围中。另一方面，蜂窝通信系统的载波频率在高得多的频带中，诸如900,000,000赫兹。为了在蜂窝电话上说话，例如，语音频率需要被上变频至蜂窝通信中使用的蜂窝载波频率。一个或多个混频器被用来将人类语音的频带或频率范围改变至蜂窝载波频率的频带。
混频器的一个重要特性是变频增益。变频增益是输出信号的振幅与输入信号(不是本地振荡LO信号)的振幅之比。变频增益可以被表达为功率比。如果变频增益小于一(例如，分数)，则通过混频器实际上存在损耗。
混频器的另一重要特性是它的噪声系数(NF)。用于混频器的噪声系数通过以下来确定：将输入端口(不是本地振荡LO输入端口)处的信噪比(SNR)除以混频器的输出端口处的信噪比(SNR)，并将比率转换为分贝。
接收器链的总体NF可以使用下面的Friis等式由接收器链中的每级的NF和增益来确定，其中Fn是噪声因子并且Gn是特定级的可用功率增益：
因此，接收器链NF可以通过增大变频增益和减小包括混频器的任何级的噪声系数而被改进。通过增大变频增益和减小混频器中的噪声系数，对其他RF组件的要求可以更放松，而导致使用较小集成电路管芯区域的更简单设计和具有较少噪声的放大的功率节省设计。
当前，广泛使用25％占空比LO生成，因为已经注意到25％占空比LO驱动的混频器减小了因I/Q耦合所致的混频器的增益损耗。然而，由于器件速度限制，25％占空比LO生成可能难以实施，尤其对于高RF频率应用。因此，本公开提供了一种用于使用50％占空比LO的技术，其防止了因I/Q耦合所致的增益损耗。
发明内容
本公开的系统、方法和设备均具有若干方面，其中没有单个方面单独负责它的可取属性。不限制如由随后的权利要求表达的本公开的范围，现在将简要地讨论一些特征。在考虑这一讨论之后、并且特别是在阅读标题为“具体实施方式”的章节之后，将理解本公开的特征如何提供了优点，这些优点包括用于无线网络中的设备的改进的窄带信道选择。
本公开的一个方面提供了一种射频混频器。该射频混频器包括第一切换模块，其被配置为基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换差分输入信号以生成第一切换输出，并基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换差分输入信号以生成第二切换输出。该射频混频器进一步包括第二切换模块，其被配置为：通过被配置为基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换第一切换输出，以及基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换第二切换输出，来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
第一切换模块包括多个第一开关，多个第一开关包括第一控制输入，其中多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入，并且多个第一开关中的第一开关的第二子集并联耦合至差分输入端口的负输入。第二切换模块包括多个并联的第二开关对，多个并联的第二开关对包括第二控制输入，其中多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的第一子集中的一个相应的第一开关和双差分输出端口，并且其中多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的第二子集中的一个相应的第一开关和双差分输出端口。
第一开关的第一子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第一子集处的切换。第二开关对的第一子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第一子集处的切换。第一开关的第二子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第二子集处的切换。第二开关对的第二子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第二子集处的切换。第一、第二、第三和第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。第一开关的第一子集处的切换、第二开关对的第一子集处的切换、第一开关的第二子集处的切换、以及第二开关对的第二子集处的切换将差分输入端口上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
本公开的另一方面提供了一种射频混频器。该射频混频器包括第一切换模块，其被配置为接收第一、第二、第三和第四相控半占空比时钟信号。第一切换模块进一步被配置为基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换差分输入信号以生成第一切换输出，基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换差分输入信号以生成第二切换输出，基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换差分输入信号以生成第三切换输出，以及基于第一相位开关占空比时钟信号和第二相控半占空比时钟信号切换差分输入信号以生成第四切换输出。
该射频混频器进一步包括第二切换模块，其被配置为接收第一、第二、第三和第四相控半占空比时钟信号。第二切换模块被配置为通过被配置为以下来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号：基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换第一切换输出，基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换第二切换输出，基于第三相控半占空比时钟信号和第二相控半占空比时钟信号切换第三切换输出，以及基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换第四切换输出。
第一切换模块包括多个第一开关，多个第一开关包括第一控制输入，其中多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入，多个第一开关中的第一开关的第二子集并联耦合至差分输入端口的负输入，多个第一开关中的第一开关的第三子集并联耦合至差分输入端口的正输入，并且多个第一开关中的第一开关的第四子集并联耦合至差分输入端口的负输入。
第二切换模块包括多个并联的第二开关对，多个并联的第二开关对包括第二控制输入，其中多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的第一子集中的一个相应的第一开关和双差分输出端口，其中多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的第二子集中的一个相应的第一开关和双差分输出端口，其中多个并联的第二开关对中的第二开关对的第三子集中的每对并联的第二开关串联耦合至第一开关的第三子集中的一个相应的第一开关和双差分输出端口，并且其中多个并联的第二开关对中的第二开关对的第四子集中的每对并联的第二开关串联耦合至第一开关的第四子集中的一个相应的第一开关和双差分输出端口。
第一开关的第三子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第三子集处的切换。第二开关对的第三子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第三子集处的开关。
第一开关的第四子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第四子集处的切换。第二开关对的第四子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第四子集处的切换。
第一开关的第一子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第一子集处的切换。第二开关对的第一子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第一子集处的切换。
第一开关的第二子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第二子集处的切换。第二开关对的第二子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第二子集处的切换。
第一、第二、第三和第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。第一开关的第一子集处的切换、第二开关对的第一子集处的切换、第一开关的第二子集处的切换、第二开关对的第二子集处的切换、第一开关的第三子集处的切换、第二开关对的第三子集处的切换、第一开关的第四子集处的切换、以及第二开关对的第四子集处的切换将差分输入端口上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
附图说明
图1是图示了射频混频器的示意性符号的背景图。
图2是四相半(50％)占空比正交混频器系统的示例的功能框图。
图3A-图3D图示了图2中所示出的混频器中的开关响应于四相半占空比时钟的切换活动。
图4A-图4D是图示了四个相位中的每个相位的四相半占空比时钟或本地振荡信号的波形图。
图5是图示了图2的四相半(50％)占空比正交混频器系统中所图示的混频器的示例性实施方式的示意图。
图6是四相半(50％)占空比正交混频器系统的另一示例的功能框图。
图7A-图7D图示了图6中所示出的混频器中的开关响应于四相半占空比时钟的切换活动。
图8图示了可以在实施图2和图6中所图示的正交混频器时应用的不同类型的开关。
图9图示了本公开的方面可以被使用在其中的简化无线电系统的功能框图。
图10是对射频信号进行混频的示例方法的流程图。
图11是对射频信号进行混频的另一示例方法的流程图。
具体实施方式
在本公开的方面的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，对本领域的技术人员明显的是，本公开的实施例可以没有这些具体细节被实践。在其他实例中，公知的方法、过程、组件和电路未被详细描述以便不会不必要地使本公开的方面中的方面模糊不清。
下面关于附图阐述的详细描述意图作为各种配置的描述并且不意图表示本文描述的概念可以被实践在其中的仅有配置。详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对本领域的技术人员将明显的是，这些概念可以没有这些具体细节被实践。在一些实例中，公知的结构和组件以框图形式示出以便避免使这样的概念模糊不清。术语“示例性”在本文中用来意指“充当示例、实例、或例证”。本文描述为“示例性”的任何设计不是必然被解释为相对于其他设计是优选的或有利的。
现在将参考各种装置和方法提出电信系统的若干方面。这些装置和方法将在以下详细描述中描述并且在附图中通过各种块、模块、组件、电路、步骤、过程、算法等(统称为“元件”)进行说明。这些元件可以使用电子硬件、计算机软件、或它们的任何组合来实施。这样的元件被实施为硬件还是软件依赖于特定应用和施加于整体系统的设计约束。
通过示例的方式，元件、或元件的任何部分、或元件的任何组合可以利用包括一个或多个处理器的“处理系统”来实施。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、门控逻辑、分立硬件电路、以及被配置为执行贯穿于本公开所描述的各种功能的其他适合的硬件。处理系统中的一个或多个处理器可以执行软件。软件应该被宽泛地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行的线程、过程、函数等，而不论被称为软件、固件、中间件、宏代码、硬件描述语言、还是其他。
因此，在一个或多个示例性实施例中，所描述的功能可以被实施在硬件、软件、固件、或它们的任何组合中。如果实施在软件中，则功能可以存储于或编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是能够由计算机访问的任何可用介质。通过示例但非限制的方式，这样的计算机可读介质可以包括随机访问存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、紧致盘(CD)ROM(CD-ROM)、或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或可以用来携带或存储以指令或数据结构形式的所期望的程序代码且可以由计算机访问的任何其他介质。如本文中使用的盘和碟包括CD、激光碟、光碟、数字多功能碟(DVD)、以及软盘，其中盘通常磁性地再现数据而碟光学地利用激光再现数据。上面的组合也应当被包括在计算机可读介质的范围内。
本公开的方面包括一种用于具有提供低噪声和低变频损耗的传递函数的平衡的百分之五十占空比混频器的方法、装置和系统。
25％占空比无源混频器生成非常小的噪声并且与50％占空比无源混频器相比具有较低变频损耗，这两者均是RF混频器中的合意质量。然而，25％占空比混频器可能易受I/Q不匹配的影响，并且遭受到对本地振荡器端口上的信号的上升时间和下降时间具有非常严格的要求。另外，对于非常高的RF频率应用(诸如5G未许可频带)，相对难以生成四个25％占空比矩形波形的良好受控集合以用于25％占空比混频器的操作。因此，可取的是设计一种利用具有50％占空比的方波形操作的混频器，其具有25％占空比混频器的内部生成的传递函数以实现低噪声和低变频损耗。本公开提供了完全对称或部分对称的混频器架构，其改进了I/Q平衡和I/f噪声。
现在参考图2，图示了四相半(50％)占空比正交混频器系统200的第一示例的功能框图。系统200包括如所示出的耦合在一起的电(例如，电流或电压)差分信号源202、四相半(50％)占空比正交混频器的第一示例204、双差分电(例如，相应地是电流或电压)负载206、以及四相时钟发生器或本地振荡器208。在集成电路中，一个或多个层中的导电迹线可以用来将系统的元件耦合在一起。四相半占空比正交混频器204可以被称为部分对称的混频器架构。
电(例如，电流或电压)差分信号源202提供RF-IN和RF-INb上的差分电流或电压信号，其例如与RF输入信号或IF输入信号成比例。差分电流或电压信号耦合到混频器204中。
四相半占空比混频器204具有双端或差分输入端口201以接收RF-IN和RF-INb上的差分电流或电压输入信号。混频器204具有双差分输出端口210，其包括第一同相(I)差分输出端口(BB-I、BB-Ib)210A和第二正交相位(Q)差分输出端口(BB-Q、BB-Qb)210B。混频器204进一步从时钟发生器208接收四相半占空比时钟信号LO-I、LO-Ib、LO-Q和LO-Qb。
双差分电(例如，相应地是电流或电压)负载206耦合至混频器204的双差分同相/正交相位输出端口210。如果差分信号源202正提供差分电流信号源，则双差分电负载206是电流型加载，从而电流作为信号从差分输入端口通过混频器流动至双差分输出端口。如果差分信号源202正提供差分电压信号源，则负载206是电压型加载，所以在差分输入端口处作为信号呈现的电压通过混频器耦合至差分输出端口。
双差分输出负载206不仅提供恰当的负载，而且还可以将差分输入信号转换为单端输出信号。例如，差分同相输出信号(BB-I、BB-Ib)可以被转换为同相输出信号I，并且差分正交相位输出信号(BB-Q、BB-Qb)可以被转换为正交相位输出信号Q。
由于电流或电压可以与混频器204一起使用，所以差分电流或电压源202可以被称为电差分信号源202，并且双差分电流或电压负载206可以被称为双差分电负载206。
混频器204包括如所示出的耦合在一起的第一层级开关211-214以及第二层级开关221A-224A和221B-224B。第一层级开关211-214可以是混频器204的第一切换模块的一部分。第二层级开关221A-224A和221B-224B可以是混频器204的第二切换模块的一部分。并联耦合至差分输入端口201的开关211-214在混频器中的第一开关层级处，并且串联耦合至在混频器中的第二开关层级处的相应的并联开关对221A-221B、222A-222B、223A-223B、224A-224B，它们并联耦合至双差分同相/正交相位输出端口210。在该混频器中，在差分输入端口201与双差分I和Q输出端口210之间，第一开关层级级联至相应的第二开关层级。例如，开关211的输出串联耦合至并联开关对221A-221B的输入。开关212的输出串联耦合至并联开关对222A-222B的输入。开关213的输出串联耦合至并联开关对223A-223B的输入。开关214的输出串联耦合至并联开关对224A-224B的输入。
更特别地，开关211、221A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-Ib)210A之间。开关211、221B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Q)210B之间。
开关212、222A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-I)210A之间。开关212、222B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Qb)210B之间。
开关213、223A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-I)210A之间。开关213、223B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Qb)210B之间。
开关214、224A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-Ib)210A之间。开关214、224B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Q)210B之间。
由于开关的耦合，混频器204也可以被称为级联切换混频器或级联双平衡切换混频器。混频器204可以被考虑为是无源混频器，因为通常功率不直接供应给开关。
开关211-214、221A-224A、221B-224B具有相应的控制输入，其耦合至如图2中所示出的四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb之一。第一开关层级211-214使LO-I、LO-Ib、LO-Q或LO-Qb本地振荡信号之一耦合至它们的控制输入。本地振荡器信号LO-I耦合至开关211的控制输入。本地振荡器信号LO-Ib耦合至开关212的控制输入。本地振荡器信号LO-Q耦合至开关213的控制输入。本地振荡器信号LO-Qb耦合至开关214的控制输入。第二开关层级221A-224A和221B-224B也使LO-I、LO-Ib、LO-Q或LO-Qb本地振荡信号之一耦合至它们的控制输入。本地振荡器信号LO-I耦合至开关223B和224A的控制输入。本地振荡器信号LO-Ib耦合至开关223A和224B的控制输入。本地振荡器信号LO-Q耦合至开关221B和222A的控制输入。本地振荡器信号LO-Qb耦合至开关221A和222B的控制输入。
参考图3A-图3D和图4A-图4D来描述第一层级开关211-214和第二层级开关221A-224A、221B-224B响应于四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb的切换活动。混频器204中的开关响应于四相半占空比时钟的切换活动在时域/频域中将差分输入信号与四相半占空比时钟进行卷积/相乘，以并发地生成双差分同相/正交相位输出端口210的同相差分输出210A上的差分同相(I)信号、以及双差分同相/正交相位输出端口210的正交相位差分输出210B上的差分正交相位(Q)信号。利用差分同相(I)信号和差分正交相位(Q)信号由相同的混频器204并发地生成，可以使用较小的电路区域并且可以获得混频器的性能上的改进。
电流或电压负载206耦合至混频器204的双差分同相/正交相位输出端口210。
时钟发生器208生成诸如图4A-图4D中所示出的四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb。四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb每个与彼此异相九十度的倍数。例如，本地振荡信号LO-I与本地振荡信号LO-Q异相一个或九十度的倍数。本地振荡信号LO-I与本地振荡信号LO-Ib异相二个或一百八十度的倍数。本地振荡信号LO-I与本地振荡信号LO-Qb异相三个或二百七十度的倍数。四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb均为具有百分之五十(50％)占空比的方形波形。
现在参考图4A，第一相位401由时钟发生器208生成。在第一相位401中，本地振荡信号LO-I和LO-Qb为逻辑高(例如，逻辑一)，并且本地振荡信号LO-Q和LO-Ib为逻辑低(例如，逻辑零)。
现在参考图4B，第二相位402由时钟发生器208生成。在第二相位402中，本地振荡信号LO-I和LO-Q为逻辑高(例如，逻辑一)，并且本地振荡信号LO-Qb和LO-Ib为逻辑低(例如，逻辑零)。
现在参考图4C，第三相位403由时钟发生器208生成。在第三相位403中，本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)，并且本地振荡信号LO-Qb和LO-I为逻辑低(例如，逻辑零)。
现在参考图4D，第四相位404由时钟发生器208生成。在第四相位404中，本地振荡信号LO-Ib和LO-Qb为逻辑高(例如，逻辑一)，并且本地振荡信号LO-Q和LO-I为逻辑低(例如，逻辑零)。
现在参考图3A-图3D和图4A-图4D来描述四相半占空比混频器204的第一示例的操作。
一般地，四相半占空比时钟(LO-I、LO-Ib、LO-Q、LO-Qb)被生成，并且每个与其他异相九十度的倍数。四相半占空比时钟耦合至四相半占空比混频器204中。四相半占空比混频器中的开关响应于四相半占空比时钟被切换而将差分输入信号201与四相半占空比时钟进行卷积，以并发地生成双差分输出端口(BB-I、BB-Ib)(BB-Q、BB-Qb)210上的差分同相输出信号I和差分正交相位输出信号Q。
参考图2、图3A和图4A，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-I和LO-Qb的第一相位401中，开关211、211A两者分别闭合而使得正RF输入端子RF-IN通过混频器204到耦合至负载206中的负同相输出端子BB-Ib。开关214、224A也闭合而使得负RF输入端子RF-INb通过混频器204到耦合至负载206中的负同相输出端子BB-Ib。
参考图2、图3B和图4B，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-I和LO-Q的第二相位402中，开关211、221B两者闭合而使得正RF输入端子RF-IN通过混频器204到耦合至负载206中的正正交相位输出端子BB-Q。开关213、223B两者也闭合而使得负RF输入端子RF-INb通过混频器204到耦合至负载206中的负正交相位输出端子BB-Qb。
参考图2、图3C和图4C，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-Ib和LO-Q的第三相位403中，开关212、222A两者闭合而使得正RF输入端子RF-IN通过混频器204到耦合至负载206中的正同相输出端子BB-I。开关213、223A两者也闭合而使得负RF输入端子RF-INb通过混频器204到耦合至负载206中的正同相输出端子BB-I。
参考图2、图3D和图4D，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-Ib和LO-Qb的第四相位404中，开关212、222B两者闭合而使得正RF输入端子RF-IN通过混频器204到耦合至负载206中的负正交相位输出端子BB-Qb。开关214、224B两者也闭合而使得负RF输入端子RF-INb通过混频器204到耦合至负载206中的正正交相位输出端子BB-Q。
本地振荡信号的四个相位反复被生成以重复混频器204中的晶体管的切换次序和通过混频器的相应路径。
图5图示了混频器系统200’的一种实施方式的示意图。混频器系统200’包括利用NFET 803(参见图8)实施的混频器204’、以及理想的电流驱动器202’、理想的LO发生器208’和用于仿真混频器204’的双端口负载206’。
混频器204’包括如图5中所示出的耦合在一起的NFET 211’-214’、221A’-224A’和221B’-224B’。混频器204’的NFET 211’-214’、221A’-224A’和221B’-224B’分别对应于之前参考图2描述的开关211-214、221A-224A和221B-224B。混频器204’的功能基本上类似于混频器204的功能，并且为了简洁的原因在此不再重复。
现在参考图6，图示了四相半(50％)占空比正交混频器系统600的第二示例的功能框图。系统600包括如所示出的耦合在一起的电(例如，电流或电压)差分信号源202、四相半(50％)占空比正交混频器的第二示例604、双差分电(例如，相应地是电流或电压)负载206、以及四相时钟发生器或本地振荡器208。四相半占空比正交混频器604可被称为完全对称混频器架构，其不具有浮动节点、是I/Q完全平衡的且不具有DC不平衡。
电差分信号源202、双差分电负载206和四相时钟发生器208利用相同的参考标号在上文被描述。因此，为了简洁的原因将不再重复它们的描述。
四相半占空比混频器604具有双端或差分输入端口201以接收RF-IN和RF-INb上的差分电流或电压输入信号。混频器604具有双差分输出端口210，其包括第一同相(I)差分输出端口(BB-I、BB-Ib)210A和第二正交相位(Q)差分输出端口(BB-Q、BB-Qb)210B。混频器604进一步从时钟发生器208接收四相半占空比时钟信号LO-I、LO-Ib、LO-Q和LO-Qb。
混频器604包括如所示出的耦合在一起的第一层级开关611-614以及第二层级开关621A-624A和621B-624B。第一层级开关611-614可以是混频器604的第一切换模块的一部分。第二层级开关621A-624A和621B-624B可以是混频器604的第二切换模块的一部分。混频器604进一步包括第一层级开关631-634以及第二层级开关641A-644A和641B-644B。第一层级开关631-634可以是混频器604的第一切换模块的一部分。第二层级开关641A-644A和641B-644B可以是混频器604的第二切换模块的一部分。并联耦合至差分输入端口201的开关611-614在混频器中的第一开关层级处，并且串联耦合至混频器中的第二开关层级处的相应的并联开关对621A-621B、622A-622B、623A-623B、624A-624B，它们并联耦合至双差分同相/正交相位输出端口210。并联耦合至差分输入端口201的开关631-634也在混频器中的第一开关层级处，并且串联耦合至混频器中的第二开关层级处的相应的并联开关对641A-641B、642A-642B、643A-643B、644A-644B，它们并联耦合至双差分同相/正交相位输出端口210。
在混频器中，在差分输入端口201与双差分I和Q输出端口210之间，第一开关层级级联至相应的第二开关层级。例如，开关611的输出串联耦合至并联开关对621A-621B的输入。开关612的输出串联耦合至并联开关对622A-622B的输入。开关613的输出串联耦合至并联开关对623A-623B的输入。开关614的输出串联耦合至并联开关对624A-624B的输入。开关631的输出串联耦合至并联开关对641A-641B的输入。开关632的输出串联耦合至并联开关对642A-642B的输入。开关633的输出串联耦合至并联开关对643A-643B的输入。开关634的输出串联耦合至并联开关对644A-644B的输入。
更特别地，开关611、621A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-I)210A之间。开关611、621B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Q)210B之间。
开关612、622A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-Ib)210A之间。开关612、622B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Qb)210B之间。
开关613、623A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-Ib)210A之间。开关613、623B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Q)210B之间。
开关614、624A串联耦合在差分输入端口(RF-IN)201与同相差分输出端口(BB-I)210A之间。开关614、624B串联耦合在差分输入端口(RF-IN)201与正交相位差分输出端口(BB-Qb)210B之间。
此外，开关631、641A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-Ib)210A之间。开关631、641B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Qb)210B之间。
开关632、642A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-I)210A之间。开关632、642B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Q)210B之间。
开关633、643A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-I)210A之间。开关633、643B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Qb)210B之间。
开关634、644A串联耦合在差分输入端口(RF-INb)201与同相差分输出端口(BB-Ib)210A之间。开关634、644B串联耦合在差分输入端口(RF-INb)201与正交相位差分输出端口(BB-Q)210B之间。
由于开关的耦合，混频器604也可以被称为级联切换混频器或级联双平衡切换混频器。混频器604可以被考虑为是无源混频器，因为通常功率不直接供应给开关。
开关611-614、631-634、621-624A、621B-624B、641A-644A和641B-644B具有相应的控制输入，其耦合至如图6中所示出的四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb之一。第一开关层级611-614和631-634使LO-I、LO-Ib、LO-Q或LO-Qb本地振荡信号之一耦合至它们的控制输入。本地振荡器信号LO-I耦合至开关611和631的控制输入。本地振荡器信号LO-Ib耦合至开关612和632的控制输入。本地振荡器信号LO-Q耦合至开关613和633的控制输入。本地振荡器信号LO-Qb耦合至开关614和634的控制输入。第二开关层级621A-624A、621B-624B、641A-644A和641B-644B也使LO-I、LO-Ib、LO-Q或LO-Qb本地振荡信号之一耦合至它们的控制输入。本地振荡器信号LO-I耦合至开关623B、624A、643B和644A的控制输入。本地振荡器信号LO-Ib耦合至开关623A、624B、643A和644B的控制输入。本地振荡器信号LO-Q耦合至开关621B、622A、641B和642A的控制输入。本地振荡器信号LO-Qb耦合至开关621A、622B、641A和642B的控制输入。
参考图7A-图7D和图4A-图4D来描述第一层级开关611-614、631-634以及第二层级开关621A-624A、621B-624B、641A-644A和641B-644B响应于四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb的切换活动。混频器604中的开关响应于四相半占空比时钟的切换活动在时域/频域中将差分输入信号与四相半占空比时钟进行卷积/相乘，以并发地生成双差分同相/正交相位输出端口210的同相差分输出210A上的差分同相(I)信号和双差分同相/正交相位输出端口210的正交相位差分输出210B上的差分正交相位(Q)信号。利用差分同相(I)信号和差分正交相位(Q)信号由相同的混频器604并发地生成，可以使用较小的电路区域并且可以获得混频器的性能上的改进。
电流或电压负载206耦合至混频器604的双差分同相/正交相位输出端口210。
参考图6、图7A和图4A，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-I和LO-Qb的第一相位401中，开关611、621A两者分别闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的正同相输出端子BB-I。开关614、624A也闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的正同相输出端子BB-I。开关631、641A也闭合而使得负RF输入端子RF-INb通过混频器604到耦合至负载206中的负同相输出端子BB-Ib。开关634、644A也闭合而使得负RF输入端子RF-INb通过混频器604到耦合至负载206中的负同相输出端子BB-Ib。
参考图6、图7B和图4B，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-I和LO-Q的第二相位402中，开关611、621B两者闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的正正交相位输出端子BB-Q。开关613、623B两者也闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的正正交相位输出端子BB-Q。开关631、641B两者也闭合而使得负输入端子RF-INb通过混频器604到耦合至负载206中的负正交相位输出端子BB-Qb。开关633、643B两者也闭合而使得负输入端子RF-INb通过混频器604到耦合至负载206中的负正交相位输出端子BB-Qb。
参考图6、图7C和图4C，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-Ib和LO-Q的第三相位403中，开关612、622A两者闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的负同相输出端子BB-Ib。开关613、623A两者也闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的负同相输出端子BB-Ib。开关632、642A两者也闭合而使得负输入端子RF-INb通过混频器604到耦合至负载206中的正同相输出端子BB-I。开关633、643A两者也闭合而使得负输入端子RF-INb通过混频器604到耦合至负载206中的正同相输出端子BB-I。
参考图6、图7D和图4D，在具有逻辑高(例如，逻辑一)的本地振荡信号LO-Ib和LO-Qb的第四相位404中，开关612、622B两者闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的负正交相位输出端子BB-Qb。开关614、624B两者也闭合而使得正RF输入端子RF-IN通过混频器604到耦合至负载206中的负正交相位输出端子BB-Qb。开关632、642B两者也闭合而使得负RF输入端子RF-INb通过混频器604到耦合至负载206中的正正交相位输出端子BB-Q。开关634、644B两者也闭合而使得负RF输入端子RF-INb通过混频器604到耦合至负载206中的正正交相位输出端子BB-Q。
本地振荡信号的四个相位反复被生成以重复混频器604中的晶体管的切换次序和通过混频器的相应路径。
在一个方面中，混频器600可以被实施在类似于图5的混频器系统500’的混频器系统中。该混频器系统可以包括利用多个NFET实施的混频器以及理想的电流驱动器、理想的LO发生器和用于仿真混频器600的双端口负载。该混频器的多个NFET可以分别对应于之前参考图6描述的混频器604的开关611-614、631-634、621-624A、621B-624B、641A-644A和641B-644B。此外，该混频器的多个NFET可以类似于混频器600的开关耦合在一起以执行与混频器600相同的功能。
现在参考图8，图示了可以在实施混频器204、604时应用的多个开关。图2中所图示的混频器204中的开关211-214、221A-224A和221B-224B中的每个开关和图6中所图示的开关611-614、631-634、621A-624A、621B-624B、641A-644A和641B-644B中的每个开关是理想的开关。图8中图示了理想的开关801。理想的开关801具有控制输入端子C、输入端子IN和输出端子OUT。在混频器204、604中，控制输入C耦合至四相半占空比本地振荡器或四相半占空比时钟信号之一。理想的开关通过四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb(诸如图4A-图4D中所示出的)中的相应一个的正极性而被闭合以将输入端子IN耦合至输出端子OUT。
替代理想的开关801被用作混频器204和混频器604中的开关，不同类型的晶体管开关可以被用作混频器中的开关。
例如，可以使用第一组或类型的晶体管开关，它们通过在它们的控制端子上施加高电压电平被闭合并且通过在它们的控制端子上施加低电压电平被断开。第一类型的晶体管开关包括可以在混频器204、604的实施方式中被用作开关的n沟道场效应晶体管(NFET)803、n型结型场效应晶体管(JFET)807、以及NPN双极结型晶体管(BJT)809。因此，第一类型的晶体管开关通过诸如图4A-图4D中所示出的四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应一个的正极性而被闭合，以在适当的时间允许电流跨它的极(例如，源极与漏极或集电极与发射极)而流动。
替换地，可以使用第二组或类型的晶体管开关，它们随着在它们的控制端子上施加低电压电平而闭合并且随着在它们的控制端子上施加高电压电平而断开。第二组或类型的晶体管开关包括可以在混频器204、604的实施方式中被用作开关的p沟道场效应晶体管(PFET)802、p型结型场效应晶体管(JFET)806、以及PNP双极结型晶体管(BJT)808。因此，第二组或类型的晶体管开关通过四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应一个的负极性而被闭合，以允许电流跨它的极(例如，源极与漏极或集电极与发射极)而流动。也就是说，四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应的正极性被反转并耦合至第二组或类型的晶体管开关的控制端子(例如，栅极)，以在适当的时间使它闭合。
替换地，按完全互补传输门或传递门804(诸如源极和漏极并联耦合在一起的PFET802和NFET 803)的形式，第一类型和第二类型的晶体管开关的组合可以并联在一起被用作混频器204、604的实施方式中的开关。
PFET 802包括用于开关的极的源极端子PS和漏极端子PD、作为开关的控制端子的栅极端子PG、以及体端子PB。模拟传输门连接中的PFET体端子PB通常耦合至PFET源极端子PS。
NFET 803包括用于开关的极的源极端子NS和漏极端子ND、作为开关的控制端子的栅极端子NG、以及体端子NB。模拟传输门连接中的NFET体端子NB通常耦合至NFET源极端子NS。
传输门804包括作为开关的极的输入端子IN(例如，PS和NS、或PD和ND)和输出端子OUT(例如，PD和ND、或PS和NS)、作为开关的控制端子的一对控制端子(例如，NG和PG)、以及一对体端子(例如，NB和PB)。模拟传输门连接中的NFET体端子NB通常耦合至NFET源极端子NS。模拟传输门连接中的PFET体端子PB通常耦合至PFET源极端子PS。
p型JFET 806包括用于开关的极的源极端子S和漏极端子D、以及用于开关的控制端子的栅极端子G。类似地，n型JFET 807也包括用于开关的极的源极端子S和漏极端子D、以及用于开关的控制端子的栅极端子G。
PNP双极结型晶体管(BJT)808包括用于开关的极的集电极端子C和发射极端子、以及用于开关的控制端子的基极端子。类似地，NPN双极结型晶体管(BJT)809包括用于开关的极的集电极端子C和发射极端子、以及用于开关的控制端子的基极端子。
尽管晶体管开关在本文中被描述为通过耦合至晶体管的控制端子的控制信号的各种极性被接通或开启，但是施加于控制端子的电压电平可以被设置以使得晶体管被不同地开启。例如，NFET、PFET、n型JFET、以及p型JFET可以被开启进入饱和(有源)区或进入三极管(线性或无源)区。类似地，双极结型晶体管可以被偏置进入正向有源的操作区。
耦合至开关的控制端子的相应的控制信号(例如，四相半占空比时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb)的电压电平根据开关的类型和它们的期望操作形式被调节。
现在参考图9，图示了本文描述的发明性RF混频器的方面可以使用在其中的无线电系统900。无线电系统900可以是例如移动蜂窝电话。无线电系统900包括耦合至天线904的射频RF电路902。RF电路902可以包括耦合至天线904的RF发射器906和RF接收器908中的一个或两者。
一个或多个混频器可以被用作RF发射器906中的上变频器910T。一个或多个混频器可以被用作RF接收器908中的下变频器910R。本文描述的正交四相半占空比RF混频器可以被用作用于上变频器910T和/或下变频器910R的正交混频器的一个或多个实例。
图10是对射频信号进行混频的示例方法1000的流程图。方法1000可以使用RF混频器(例如，图2的混频器204或图5的I-Q混频器204’)执行。尽管下面关于图2的混频器204的元件描述了过程1000，但是可以使用其他组件来实施本文描述的步骤中的一个或多个步骤。
在一个方面中，RF混频器基于第一、第二、第三和第四相控半占空比时钟信号(例如，LO-I、LO-Ib、LO-Q和LO-Qb)执行开关的切换，而将差分输入端口(例如，RF-IN、RF-INb)上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号(例如，BB-I、BB-Ib)和差分正交相位输出信号(例如，BB-Q、BB-Qb)。第一、第二、第三和第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
在一个方面中，差分输入信号是射频差分输入信号，差分同相输出信号是中频差分同相输出信号，并且差分正交相位输出信号是中频差分正交相位输出信号。
在另一方面中，差分输入信号是中频差分输入信号，差分同相输出信号是射频差分同相输出信号，并且差分正交相位输出信号是射频差分正交相位输出信号。
参考图10，在框1002处，RF混频器基于第一相控半占空比时钟信号(例如，LO-I)和第二相控半占空比时钟信号(例如，LO-Ib)，经由第一切换模块(例如，经由开关211、212)进行切换，以生成第一切换输出。
在框1004处，RF混频器基于第三相控半占空比时钟信号(例如，LO-Q)和第四相控半占空比时钟信号(LO-Qb)，经由第一切换模块(例如，经由开关213、214)进行切换，以生成第二切换输出。
在框1006处，RF混频器经由第二切换模块生成双差分输出端口上的差分同相输出信号(例如，BB-I、BB-Ib)和差分正交相位输出信号(例如，BB-Q、BB-Qb)。例如，第二切换模块通过以下来生成输出信号：基于第三相控半占空比时钟信号(例如，LO-Q)和第四相控半占空比时钟信号(例如，LO-Qb)来切换(例如，经由开关对221A、221B和开关对222A、222B)第一切换输出，以及基于第一相控半占空比时钟信号(例如，LO-I)和第二相控半占空比时钟信号(例如，LO-Ib)来切换(例如，经由开关对223A、223B和开关对224A、224B)第二切换输出。
在一个方面中，第一切换模块包括多个第一开关，其包括第一控制输入，其中第一开关的第一子集(例如，开关211、212)并联耦合至差分输入端口的正输入(RF-IN)，并且第一开关的第二子集(例如，开关213、214)并联耦合至差分输入端口的负输入(RF-INb)。第二切换模块包括多个并联的第二开关对，其包括第二控制输入，其中第二开关对的第一子集中的每对并联的第二开关(例如，开关对221A、221B和开关对222A、222B)串联耦合至第一开关的第一子集中的一个相应的第一开关(例如，开关211或开关212)和双差分输出端口(例如，输出端口210)。此外，第二开关对的第二子集中的每对并联的第二开关(例如，开关对223A、223B和开关对224A、224B)串联耦合至第一开关的第二子集中的一个相应的第一开关(例如，开关213或开关214)和双差分输出端口。
在一个方面中，第一开关的第一子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第一子集处的切换，并且第二开关对的第一子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第一子集处的切换。此外，第一开关的第二子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第二子集处的切换，并且第二开关对的第二子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第二子集处的切换。第一开关的第一子集处的切换、第二开关对的第一子集处的切换、第一开关的第二子集处的切换、以及第二开关对的第二子集处的切换将差分输入端口上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
在一个方面中，多个第一开关和多个并联第二开关对中的第二开关可以是第一类型的晶体管、第二类型的晶体管、或第一类型的晶体管和第二类型的晶体管的组合中的至少一项。第一类型的晶体管可以通过施加高电压电平被闭合并且通过施加低电压电平被断开。第二类型的晶体管可以通过施加低电压电平被闭合并且通过施加高电压电平被断开。
此外，用于基于第一、第二、第三和第四相控半占空比时钟信号(例如，LO-I、LO-Ib、LO-Q和LO-Qb)来切换开关以将差分输入端口(例如，RF-IN、RF-INb)上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积以并发地生成双差分输出端口(例如，输出端口210)上的差分同相输出信号(例如，BB-I、BB-Ib)和差分正交相位输出信号(例如，BB-Q、BB-Qb)的部件可以包括RF混频器204和RF混频器204内实施的各种开关、电流或电压源202、和/或时钟发生器208。用于基于第一相控半占空比时钟信号(例如，LO-I)和第二相控半占空比时钟信号(例如，LO-Ib)来切换差分输入信号以生成第一切换输出的部件可以包括开关211、212、电流或电压源202、和/或时钟发生器208。用于基于第三相控半占空比时钟信号(例如，LO-Q)和第四相控半占空比时钟信号(LO-Qb)来切换差分输入信号以生成第二切换输出的部件可以包括开关213、214、电流或电压源202、和/或时钟发生器208。用于通过基于第三相控半占空比时钟信号(例如，LO-Q)和第四相控半占空比时钟信号(例如，LO-Qb)而切换第一切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对221A、221B、开关对222A、222B、电流或电压源202、和/或时钟发生器208。用于通过基于第一相控半占空比时钟信号(例如，LO-I)和第二相控半占空比时钟信号(例如，LO-Ib)而切换第二切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对223A、223B、开关对224A、224B、电流或电压源202、和/或时钟发生器208。
图11是对射频信号进行混频的示例方法1100的流程图。方法1100可以使用RF混频器(例如，图6的混频器604)执行。尽管下面关于图6的混频器604的元件描述了过程1100，但是可以使用其他组件来实施本文描述的步骤中的一个或多个步骤。
在一个方面中，RF混频器基于第一、第二、第三和第四相控半占空比时钟信号(例如，LO-I、LO-Ib、LO-Q和LO-Qb)执行开关的切换，以将差分输入端口(例如，RF-IN、RF-INb)上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口(例如，输出端口210)上的差分同相输出信号(BB-I、BB-Ib)和差分正交相位输出信号(BB-Q、BB-Qb)。第一、第二、第三和第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
在一个方面中，差分输入信号是射频差分输入信号，差分同相输出信号是中频差分同相输出信号，并且差分正交相位输出信号是中频差分正交相位输出信号。
在另一方面中，差分输入信号是中频差分输入信号，差分同相输出信号是射频差分同相输出信号，并且差分正交相位输出信号是射频差分正交相位输出信号。
参考图11，在框1102处，RF混频器经由第一和第二切换模块接收第一、第二、第三和第四相控半占空比时钟信号。在框1104处，RF混频器基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)，经由第一切换模块(例如，经由开关613、614)来切换差分输入信号，以生成第一切换输出。
在框1106处，RF混频器基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)，经由第一切换模块(例如，经由开关633、634)来切换差分输入信号，以生成第二切换输出。
在框1108处，RF混频器基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)，经由第一切换模块(例如，经由开关611、612)来切换差分输入信号，以生成第三切换输出。
在框1110处，RF混频器基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)，经由第一切换模块(例如，经由开关631、632)来切换差分输入信号，以生成第四切换输出。
在框1112处，RF混频器通过基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换第一切换输出、基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换第二切换输出、基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换第三切换输出、以及基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换第四切换输出，而经由第二切换模块生成双差分输出端口上的差分同相输出信号(BB-I、BB-Ib)和差分正交相位输出信号(BB-Q、BB-Qb)。
在一个方面中，第一切换模块包括多个第一开关，其包括第一控制输入，其中第一开关的第一子集(例如，开关613、614)并联耦合至差分输入端口的正输入(RF-IN)，第一开关的第二子集(例如，开关633、634)并联耦合至差分输入端口的负输入(RF-INb)，第一开关的第三子集(例如，611、612)并联耦合至差分输入端口的正输入(RF-IN)，并且第一开关的第四子集(例如，开关631、632)并联耦合至差分输入端口的负输入(RF-INb)。
第二切换模块包括多个并联的第二开关对，其包括第二控制输入。第二开关对的第一子集(例如，开关对623A、623B和开关对624A、624B)中的每对并联的第二开关串联耦合至第一开关的第一子集中的一个相应的第一开关(例如，开关613或开关614)和双差分输出端口。
第二开关对的第二子集(例如，开关对643A、643B和开关对644A、644B)中的每对并联的第二开关串联耦合至第一开关的第二子集中的一个相应的第一开关(例如，开关633或开关634)和双差分输出端口。
第二开关对的第三子集(例如，开关对621A、621B和开关对622A、623B)中的每对并联的第二开关串联耦合至第一开关的第三子集中的一个相应的第一开关(例如，开关611或开关612)和双差分输出端口。
第二开关对的第四子集(例如，开关对641A、641B和开关对642A、642B)中的每对并联的第二开关串联耦合至第一开关的第四子集中的一个相应的第一开关(例如，开关631或开关632)和双差分输出端口。
在一个方面中，第一开关的第三子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第三子集处的切换，并且第二开关对的第三子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第三子集处的切换。此外，第一开关的第四子集的第一控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第一开关的第四子集处的切换，并且第二开关对的第四子集的第二控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第二开关对的第四子集处的切换。再者，第一开关的第一子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第一子集处的切换，并且第二开关对的第一子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第一子集处的切换。而且，第一开关的第二子集的第一控制输入被配置为接收第三相控半占空比时钟信号和第四相控半占空比时钟信号以促进第一开关的第二子集处的切换，并且第二开关对的第二子集的第二控制输入被配置为接收第一相控半占空比时钟信号和第二相控半占空比时钟信号以促进第二开关对的第二子集处的切换。第一开关的第一子集处的切换、第二开关对的第一子集处的切换、第一开关的第二子集处的切换、第二开关对的第二子集处的切换、第一开关的第三子集处的切换、第二开关对的第三子集处的切换、第一开关的第四子集处的切换、以及第二开关对的第四子集处的切换将差分输入端口上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积，以并发地生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
在一个方面中，多个第一开关和多个并联的第二开关对中的第二开关可以是第一类型的晶体管、第二类型的晶体管、或第一类型的晶体管和第二类型的晶体管的组合中的至少一项。第一类型的晶体管可以通过施加高电压电平被闭合并且通过施加低电压电平被断开。第二类型的晶体管可以通过施加低电压电平被闭合并且通过施加高电压电平被断开。
此外，用于接收第一、第二、第三和第四相控半占空比时钟信号和基于接收的第一、第二、第三和第四相控半占空比时钟信号(例如，LO-I、LO-Ib、LO-Q和LO-Qb)来切换开关以将差分输入端口(例如，RF-IN、RF-INb)上的差分输入信号与第一、第二、第三和第四相控半占空比时钟信号进行卷积以并发地生成双差分输出端口(例如，输出端口210)上的差分同相输出信号(BB-I、BB-Ib)和差分正交相位输出信号(BB-Q、BB-Qb)的部件可以包括RF混频器604和RF混频器604内实施的各种开关、电流或电压源202、和/或时钟发生器208。用于基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)来切换差分输入信号以生成第一切换输出的部件可以包括开关613、614、电流或电压源202、和/或时钟发生器208。用于基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)来切换差分输入信号以生成第二切换输出的部件可以包括开关633、634、电流或电压源202、和/或时钟发生器208。用于基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)来切换差分输入信号以生成第三切换输出的部件可以包括开关611、612、电流或电压源202、和/或时钟发生器208。用于基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)来切换差分输入信号以生成第四切换输出的部件可以包括开关631、632、电流或电压源202、和/或时钟发生器208。
用于通过基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)而切换第一切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对623A、623、开关对624A、624B、电流或电压源202、和/或时钟发生器208。用于通过基于第一相控半占空比时钟信号(LO-I)和第二相控半占空比时钟信号(LO-Ib)而切换第二切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对643A、643B、开关644A、644B、电流或电压源202、和/或时钟发生器208。用于通过基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)而切换第三切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对621A、621B、开关对622A、622B、电流或电压源202、和/或时钟发生器208。用于通过基于第三相控半占空比时钟信号(LO-Q)和第四相控半占空比时钟信号(LO-Qb)而切换第四切换输出来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号的部件可以包括开关对641A、641B、开关对642A、642B、电流或电压源202、和/或时钟发生器208。
尽管某些示例性方面已经被描述并且在附图中示出，但是将理解的是，这样的方面仅是对宽泛公开的说明而非限制，并且本公开的方面不限于所示出和描述的具体构造和布置，因为本领域的普通技术人员可以想到各种其他修改。替代地，本公开的方面应当根据下面跟随的权利要求来解释。
要理解的是，所公开的过程中的步骤的具体顺序或层级是对示例性方法的说明。基于设计偏好，要理解的是过程中的步骤的具体顺序或层级可以被重新布置。进一步地，一些步骤可以被组合或省略。所附的方法权利要求以样本顺序提出了各种步骤的元素，并且不意指限于所提出的具体顺序或层级。
之前的描述被提供以使得本领域的任何技术人员能够实践本文描述的各种方面。对这些方面的各种修改对本领域的技术人员将容易是明显的，并且本文定义的一般原理可以应用于其他方面。因此，权利要求不意图限于本文所示出的方面，而是符合于与语言权利要求一致的完全范围，其中对单数元素的引用不意图意指“一个且仅一个”，除非特别地如此陈述，而是“一个或多个”。除非特别地另有陈述，否则术语“一些”是指一个或多个。本领域的普通技术人员已知或后来变为已知的贯穿于本公开描述的各种方面的元素的所有结构性和功能性等价物通过引用明确地并入本文并且意图被权利要求所涵盖。此外，本文公开的内容不意图贡献给公众而不管这样的公开是否明确记载在权利要求中。权利要求元素不被解释为部件加功能，除非元素明确地使用词组“用于......的部件”记载。

Claims (28)

1.一种射频混频器，包括：
第一切换模块，被配置为：
基于第一相控半占空比时钟信号和第二相控半占空比时钟信号切换差分输入信号以生成第一切换输出，以及
基于第三相控半占空比时钟信号和第四相控半占空比时钟信号切换所述差分输入信号以生成第二切换输出；以及
第二切换模块，被配置为通过被配置为以下来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号：
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第一切换输出，以及
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第二切换输出。
2.根据权利要求1所述的射频混频器，其中所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
3.根据权利要求1所述的射频混频器，其中：
所述差分输入信号是射频差分输入信号；
所述差分同相输出信号是中频差分同相输出信号；并且
所述差分正交相位输出信号是中频差分正交相位输出信号。
4.根据权利要求1所述的射频混频器，其中：
所述差分输入信号是中频差分输入信号；
所述差分同相输出信号是射频差分同相输出信号；并且
所述差分正交相位输出信号是射频差分正交相位输出信号。
5.根据权利要求1所述的射频混频器，
其中所述第一切换模块包括多个第一开关，所述多个第一开关包括第一控制输入，其中所述多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入并且所述多个第一开关中的第一开关的第二子集并联耦合至所述差分输入端口的负输入，并且
其中所述第二切换模块包括多个并联的第二开关对，所述多个并联的第二开关对包括第二控制输入，其中所述多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的所述第一子集中的一个相应的第一开关和所述双差分输出端口，并且其中所述多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的所述第二子集中的一个相应的第一开关和所述双差分输出端口。
6.根据权利要求5所述的射频混频器，
其中第一开关的所述第一子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第一子集处的切换，并且其中第二开关对的所述第一子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第一子集处的切换，
其中第一开关的所述第二子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第二子集处的切换，并且其中第二开关对的所述第二子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第二子集处的切换，并且
其中第一开关的所述第一子集处的切换、第二开关对的所述第一子集处的切换、第一开关的所述第二子集处的切换、以及第二开关对的所述第二子集处的切换将所述差分输入端口上的所述差分输入信号与所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号进行卷积，以并发地生成所述双差分输出端口上的所述差分同相输出信号和所述差分正交相位输出信号。
7.根据权利要求5所述的射频混频器，其中所述多个第一开关和所述多个并联的第二开关对中的所述第二开关包括：
第一类型的晶体管；
第二类型的晶体管；或者
所述第一类型的晶体管和所述第二类型的晶体管的组合，
其中所述第一类型的晶体管通过施加高电压电平被闭合并通过施加低电压电平被断开，并且
其中所述第二类型的晶体管通过施加低电压电平被闭合并通过施加高电压电平被断开。
8.一种对射频信号进行混频的方法，包括：
基于第一相控半占空比时钟信号和第二相控半占空比时钟信号经由第一切换模块切换差分输入信号以生成第一切换输出；
基于第三相控半占空比时钟信号和第四相控半占空比时钟信号经由所述第一切换模块切换所述差分输入信号以生成第二切换输出；以及
通过基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第一切换输出并且基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第二切换输出，而经由第二切换模块生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号。
9.根据权利要求8所述的方法，其中所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
10.根据权利要求8所述的方法，其中：
所述差分输入信号是射频差分输入信号；
所述差分同相输出信号是中频差分同相输出信号；并且
所述差分正交相位输出信号是中频差分正交相位输出信号。
11.根据权利要求8所述的方法，其中：
所述差分输入信号是中频差分输入信号；
所述差分同相输出信号是射频差分同相输出信号；以及
所述差分正交相位输出信号是射频差分正交相位输出信号。
12.根据权利要求8所述的方法，
其中所述第一切换模块包括多个第一开关，所述多个第一开关包括第一控制输入，其中所述多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入并且所述多个第一开关中的第一开关的第二子集并联耦合至所述差分输入端口的负输入，并且
其中所述第二切换模块包括多个并联的第二开关对，所述多个并联的第二开关对包括第二控制输入，其中所述多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的所述第一子集中的一个相应的第一开关和所述双差分输出端口，并且其中所述多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的所述第二子集中的一个相应的第一开关和所述双差分输出端口。
13.根据权利要求12所述的方法，
其中第一开关的所述第一子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第一子集处的切换，并且其中第二开关对的所述第一子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第一子集处的切换，
其中第一开关的所述第二子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第二子集处的切换，并且其中第二开关对的所述第二子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第二子集处的切换，并且
其中第一开关的所述第一子集处的切换、第二开关对的所述第一子集处的切换、第一开关的所述第二子集处的切换、以及第二开关对的所述第二子集处的切换将所述差分输入端口上的所述差分输入信号与所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号进行卷积，以并发地生成所述双差分输出端口上的所述差分同相输出信号和所述差分正交相位输出信号。
14.根据权利要求12所述的方法，其中所述多个第一开关和所述多个第二并联的第二开关对中的所述第二开关包括：
第一类型的晶体管；
第二类型的晶体管；或者
所述第一类型的晶体管和所述第二类型的晶体管的组合，
其中所述第一类型的晶体管通过施加高电压电平被闭合并通过施加低电压电平被断开，并且
其中所述第二类型的晶体管通过施加低电压电平被闭合并通过施加高电压电平被断开。
15.一种射频混频器，包括：
第一切换模块，被配置为接收第一相控半占空比时钟信号、第二相控半占空比时钟信号、第三相控半占空比时钟信号和第四相控半占空比时钟信号，其中所述第一切换模块被配置为：
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换差分输入信号以生成第一切换输出，
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述差分输入信号以生成第二切换输出，
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述差分输入信号以生成第三切换输出，以及
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述差分输入信号以生成第四切换输出；以及
第二切换模块，被配置为接收所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号，其中所述第二切换模块被配置为通过被配置为以下来生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号：
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第一切换输出，
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第二切换输出，
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第三切换输出，以及
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第四切换输出。
16.根据权利要求15所述的射频混频器，其中所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
17.根据权利要求15所述的射频混频器，其中：
所述差分输入信号是射频差分输入信号；
所述差分同相输出信号是中频差分同相输出信号；并且
所述差分正交相位输出信号是中频差分正交相位输出信号。
18.根据权利要求15所述的射频混频器，其中：
所述差分输入信号是中频差分输入信号；
所述差分同相输出信号是射频差分同相输出信号；并且
所述差分正交相位输出信号是射频差分正交相位输出信号。
19.根据权利要求15所述的射频混频器，
其中所述第一切换模块包括多个第一开关，所述多个第一开关包括第一控制输入，其中所述多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入，所述多个第一开关中的第一开关的第二子集并联耦合至所述差分输入端口的负输入，所述多个第一开关中的第一开关的第三子集并联耦合至所述差分输入端口的所述正输入，并且所述多个第一开关中的第一开关的第四子集并联耦合至所述差分输入端口的所述负输入，并且
其中所述第二切换模块包括多个并联的第二开关对，所述多个并联的第二开关对包括第二控制输入，其中所述多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的所述第一子集中的一个相应的第一开关和所述双差分输出端口，其中所述多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的所述第二子集中的一个相应的第一开关和所述双差分输出端口，其中所述多个并联的第二开关对中的第二开关对的第三子集中的每对并联的第二开关串联耦合至第一开关的所述第三子集中的一个相应的第一开关和所述双差分输出端口，并且其中所述多个并联的第二开关对中的第二开关对的第四子集中的每对并联的第二开关串联耦合至第一开关的所述第四子集中的一个相应的第一开关和所述双差分输出端口。
20.根据权利要求19所述的射频混频器，
其中第一开关的所述第三子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第三子集处的切换，并且其中第二开关对的所述第三子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第三子集处的切换，
其中第一开关的所述第四子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第四子集处的切换，并且其中第二开关对的所述第四子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第四子集处的切换，
其中第一开关的所述第一子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第一子集处的切换，并且其中第二开关对的所述第一子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第一子集处的切换，
其中第一开关的所述第二子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第二子集处的切换，并且其中第二开关对的所述第二子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第二子集处的切换，并且
其中第一开关的所述第一子集处的切换、第二开关对的所述第一子集处的切换、第一开关的所述第二子集处的切换、第二开关对的所述第二子集处的切换、第一开关的所述第三子集处的切换、第二开关对的所述第三子集处的切换、第一开关的所述第四子集处的切换、以及第二开关对的所述第四子集处的切换将所述差分输入端口上的所述差分输入信号与所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号进行卷积，以并发地生成所述双差分输出端口上的所述差分同相输出信号和所述差分正交相位输出信号。
21.根据权利要求19所述的射频混频器，其中所述多个第一开关和所述多个并联的第二开关对中的所述第二开关包括：
第一类型的晶体管；
第二类型的晶体管；或者
所述第一类型的晶体管和所述第二类型的晶体管的组合，
其中所述第一类型的晶体管通过施加高电压电平被闭合并通过施加低电压电平被断开，并且
其中所述第二类型的晶体管通过施加低电压电平被闭合并通过施加高电压电平被断开。
22.一种对射频信号进行混频的方法，包括：
经由第一切换模块接收第一相控半占空比时钟信号、第二相控半占空比时钟信号、第三相控半占空比时钟信号和第四相控半占空比时钟信号；
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号，经由所述第一切换模块切换差分输入信号，以生成第一切换输出；
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号，经由所述第一切换模块切换所述差分输入信号，以生成第二切换输出；
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号，经由所述第一切换模块切换所述差分输入信号，以生成第三切换输出；以及
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号，经由所述第一切换模块切换所述差分输入信号，以生成第四切换输出；
经由第二切换模块接收所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号；以及
通过以下而经由所述第二切换模块生成双差分输出端口上的差分同相输出信号和差分正交相位输出信号：
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第一切换输出，
基于所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号切换所述第二切换输出，
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第三切换输出，以及
基于所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号切换所述第四切换输出。
23.根据权利要求22所述的方法，其中所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号具有相同的频率并且关于彼此异相九十度的倍数。
24.根据权利要求22所述的方法，其中：
所述差分输入信号是射频差分输入信号；
所述差分同相输出信号是中频差分同相输出信号；以及
所述差分正交相位输出信号是中频差分正交相位输出信号。
25.根据权利要求22所述的方法，其中：
所述差分输入信号是中频差分输入信号；
所述差分同相输出信号是射频差分同相输出信号；以及
所述差分正交相位输出信号是射频差分正交相位输出信号。
26.根据权利要求22所述的方法，
其中所述第一切换模块包括多个第一开关，所述多个第一开关包括第一控制输入，其中所述多个第一开关中的第一开关的第一子集并联耦合至差分输入端口的正输入，所述多个第一开关中的第一开关的第二子集并联耦合至所述差分输入端口的负输入，所述多个第一开关中的第一开关的第三子集并联耦合至所述差分输入端口的所述正输入，并且所述多个第一开关中的第一开关的第四子集并联耦合至所述差分输入端口的所述负输入，并且
其中所述第二切换模块包括多个并联的第二开关对，所述多个并联的第二开关对包括第二控制输入，其中所述多个并联的第二开关对中的第二开关对的第一子集中的每对并联的第二开关串联耦合至第一开关的所述第一子集中的一个相应的第一开关和所述双差分输出端口，其中所述多个并联的第二开关对中的第二开关对的第二子集中的每对并联的第二开关串联耦合至第一开关的所述第二子集中的一个相应的第一开关和所述双差分输出端口，其中所述多个并联的第二开关对中的第二开关对的第三子集中的每对并联的第二开关串联耦合至第一开关的所述第三子集中的一个相应的第一开关和所述双差分输出端口，并且其中所述多个并联的第二开关对中的第二开关对的第四子集中的每对并联的第二开关串联耦合至第一开关的所述第四子集中的一个相应的第一开关和所述双差分输出端口。
27.根据权利要求26所述的方法，
其中第一开关的所述第三子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第三子集处的切换，并且其中第二开关对的所述第三子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第三子集处的切换，
其中第一开关的所述第四子集的所述第一控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第一开关的所述第四子集处的切换，并且其中第二开关对的所述第四子集的所述第二控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第二开关对的所述第四子集处的切换，
其中第一开关的所述第一子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第一子集处的切换，并且其中第二开关对的所述第一子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第一子集处的切换，
其中第一开关的所述第二子集的所述第一控制输入被配置为接收所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号以促进第一开关的所述第二子集处的切换，并且其中第二开关对的所述第二子集的所述第二控制输入被配置为接收所述第一相控半占空比时钟信号和所述第二相控半占空比时钟信号以促进第二开关对的所述第二子集处的切换，并且
其中第一开关的所述第一子集处的切换、第二开关对的所述第一子集处的切换、第一开关的所述第二子集处的切换、第二开关对的所述第二子集处的切换、第一开关的所述第三子集处的切换、第二开关对的所述第三子集处的切换、第一开关的所述第四子集处的切换、以及第二开关对的所述第四子集处的切换将所述差分输入端口上的所述差分输入信号与所述第一相控半占空比时钟信号、所述第二相控半占空比时钟信号、所述第三相控半占空比时钟信号和所述第四相控半占空比时钟信号进行卷积，以并发地生成所述双差分输出端口上的所述差分同相输出信号和所述差分正交相位输出信号。
28.根据权利要求26所述的方法，其中所述多个第一开关和所述多个并联的第二开关对中的所述第二开关包括：
第一类型的晶体管；
第二类型的晶体管；或者
所述第一类型的晶体管和所述第二类型的晶体管的组合，
其中所述第一类型的晶体管通过施加高电压电平被闭合并通过施加低电压电平被断开，并且
其中所述第二类型的晶体管通过施加低电压电平被闭合并通过施加高电压电平被断开。
CN201680010115.6A 2015-02-13 2016-02-10 具有低噪声和低变频损耗的完全i/q平衡正交射频混频器 Pending CN107251417A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/622,591 2015-02-13
US14/622,591 US9543897B2 (en) 2015-02-13 2015-02-13 Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
PCT/US2016/017404 WO2016130714A1 (en) 2015-02-13 2016-02-10 A fully i/q balanced quadrature radio frequency mixer with low noise and low conversion loss

Publications (1)

Publication Number Publication Date
CN107251417A true CN107251417A (zh) 2017-10-13

Family

ID=55485322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680010115.6A Pending CN107251417A (zh) 2015-02-13 2016-02-10 具有低噪声和低变频损耗的完全i/q平衡正交射频混频器

Country Status (5)

Country Link
US (1) US9543897B2 (zh)
EP (1) EP3257152A1 (zh)
JP (1) JP6717842B2 (zh)
CN (1) CN107251417A (zh)
WO (1) WO2016130714A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3563265B1 (en) 2016-12-30 2021-06-02 DeepMap Inc. High definition map updates
US10404212B1 (en) * 2018-08-06 2019-09-03 Futurewei Technologies, Inc. Programmable driver for frequency mixer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722609A (zh) * 2004-01-30 2006-01-18 三星电子株式会社 具有改良二阶截取点的用于直接转换收发器的混频器电路
JP2007514349A (ja) * 2003-12-10 2007-05-31 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 混合回路の構成
WO2009144642A3 (en) * 2008-05-27 2010-01-21 Nxp B.V. Low-1/f-noise local oscillator for non-overlapping differential i/q signals
WO2009003101A3 (en) * 2007-06-26 2010-01-28 Skyworks Solutions, Inc. Passive mixer and high q rf filter using a passive mixer
CN101911475A (zh) * 2008-01-07 2010-12-08 高通股份有限公司 具有低噪声和低转换损失的正交射频混频器
CN101944881A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 具有四分之一占空比开关单元的正交混频器电路
CN104104333A (zh) * 2014-07-16 2014-10-15 广州润芯信息技术有限公司 一种无源混频器及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085549B2 (en) 2002-12-30 2006-08-01 Motorola, Inc. Dynamic power sharing zero intermediate frequency (ZIF) mixer and method of forming same
US7538596B2 (en) 2004-05-25 2009-05-26 Silicon Laboratories, Inc. Low distortion quadrature mixer and method therefor
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7558538B2 (en) 2006-05-11 2009-07-07 Frederic Carrez Quadrature sub-harmonic frequency up-converter
US8433277B2 (en) * 2008-04-23 2013-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer and four-phase clocking method and apparatus
JP5395634B2 (ja) * 2009-11-18 2014-01-22 ルネサスエレクトロニクス株式会社 直交変調器およびそれを内蔵する半導体集積回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514349A (ja) * 2003-12-10 2007-05-31 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 混合回路の構成
CN1722609A (zh) * 2004-01-30 2006-01-18 三星电子株式会社 具有改良二阶截取点的用于直接转换收发器的混频器电路
WO2009003101A3 (en) * 2007-06-26 2010-01-28 Skyworks Solutions, Inc. Passive mixer and high q rf filter using a passive mixer
CN101911475A (zh) * 2008-01-07 2010-12-08 高通股份有限公司 具有低噪声和低转换损失的正交射频混频器
WO2009144642A3 (en) * 2008-05-27 2010-01-21 Nxp B.V. Low-1/f-noise local oscillator for non-overlapping differential i/q signals
CN101944881A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 具有四分之一占空比开关单元的正交混频器电路
CN104104333A (zh) * 2014-07-16 2014-10-15 广州润芯信息技术有限公司 一种无源混频器及其控制方法

Also Published As

Publication number Publication date
JP2018505622A (ja) 2018-02-22
JP6717842B2 (ja) 2020-07-08
WO2016130714A1 (en) 2016-08-18
EP3257152A1 (en) 2017-12-20
US20160241192A1 (en) 2016-08-18
US9543897B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
US8525573B2 (en) Quadrature radio frequency mixer with low noise and low conversion loss
CN102315856B (zh) 无表面声波接收器
US7263344B2 (en) Method for reducing IM2 noise in a down conversion circuit
CN102271000B (zh) 一种便携式计算装置
EP2191566B1 (en) Harmonic rejection mixer unit and method for performing a harmonic rejection mixing
CN101331678A (zh) 切换电路、以及包括这种电路的调制器、解调器或混频器
US8963610B2 (en) Adaptable mixer and local oscillator devices and methods
Al-Rubaye et al. ${W} $-Band Direct-Modulation> 20-Gb/s Transmit and Receive Building Blocks in 32-nm SOI CMOS
Ying et al. A HBT-based 300 MHz-12 GHz blocker-tolerant mixer-first receiver
CN102739166A (zh) 混频器电路
CN107251417A (zh) 具有低噪声和低变频损耗的完全i/q平衡正交射频混频器
Choi et al. Towards millimeter-wave phased array circuits and systems for small form factor and power efficient 5G mobile devices
US7236763B2 (en) Method and apparatus providing improved mixer performance for radio receivers
CN106464212B (zh) 用于解耦电路的共模和差分环路带宽调整的装置和方法
KR20040099283A (ko) 무선 주파수 신호의 다운 컨버전을 위한 방법 및 장치
US11595003B2 (en) Programmable driver for frequency mixer
Ahasan et al. Frequency-domain-multiplexing single-wire interface and harmonic-rejection-based if data de-multiplexing in millimeter-wave mimo arrays
US6297681B1 (en) Multi-cell delay generator device wherein the cells have transistor stacks and selective stack transistor bypasses
US20060063504A1 (en) Three-phase mixer-systems
CA2375173C (en) Integrated circuit adjustable rf mixer
US8078133B2 (en) Reduction of gain switching induced phase jumps in high dynamic range downcoversion mixers
WO2022193236A1 (zh) 移相器、相控阵、电子设备和终端设备
Shraddha et al. Study of double balanced Gilbert mixer cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171013

WD01 Invention patent application deemed withdrawn after publication