CN1045688C - 半导体薄膜及使用这种薄膜的半导体器件的制造方法 - Google Patents

半导体薄膜及使用这种薄膜的半导体器件的制造方法 Download PDF

Info

Publication number
CN1045688C
CN1045688C CN94112771A CN94112771A CN1045688C CN 1045688 C CN1045688 C CN 1045688C CN 94112771 A CN94112771 A CN 94112771A CN 94112771 A CN94112771 A CN 94112771A CN 1045688 C CN1045688 C CN 1045688C
Authority
CN
China
Prior art keywords
semiconductor film
crystallinity
film
manufacture method
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94112771A
Other languages
English (en)
Other versions
CN1109213A (zh
Inventor
船井尚
牧田直树
山元良高
森田达夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5331626A external-priority patent/JP3041177B2/ja
Priority claimed from JP06144967A external-priority patent/JP3090847B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1109213A publication Critical patent/CN1109213A/zh
Application granted granted Critical
Publication of CN1045688C publication Critical patent/CN1045688C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Abstract

本发明之半导体膜的制造方法，包含：
(a)于表面具有绝缘性的基板上形成非晶半导体膜的工艺步骤；
(b)将可促进该非晶半导体膜结晶化的物质导入该非晶半导体膜的至少一部分区域的工艺步骤；
(c)借助于加热该非晶半导体膜使之结晶化，而从该非晶半导体膜得到结晶性半导体膜的工艺步骤；
(d)使该结晶性半导体膜的表面氧化，该结晶性半导体膜的表面形成一含有可促进结晶化的物质的一部分的氧化半导体膜的工艺步骤。

Description

半导体薄膜及使用这种薄膜的半导体器件的制造方法
本发明涉及半导体膜及使用半导体膜的半导体器件的制造方法，特别是涉及一种用于有源矩阵型液晶显示装置或图像检测器等的半导体膜及薄膜晶体管的制造方法。
在有源矩阵型液晶显示装置中，为驱动其所具备的像素而使用薄膜晶体管(TFT)。TFT通常具有形成于玻璃等绝缘性基片上的硅半导体膜，且硅半导体膜的特性对TFT的特性有很大影响。
硅半导体膜可大致分为非晶硅(a-Si)半导体膜与结晶硅半导体膜等两种。
前者因制作温度低、比较容易通过气相法制作、并适于批量生产，故最常使用非晶硅半导体膜。但，此非晶硅半导体膜导电性等物理性能比结晶性硅半导体膜差。因此，为得到具各电子迁移率更快的硅半导体膜，而强烈需求建立一种由结晶硅半导体膜所构成的TFT制作方法。
已知结晶硅半导体膜是由多晶硅、微晶硅、具有结晶成分的非晶硅、具有结晶性及非结晶性的中间状态的半非晶硅等所构成的膜。可得到具有这类结晶性的薄膜状硅半导体的方法，已知有以下3种方法。
(1)第1方法：成膜时直接形成结晶性硅半导体膜；
(2)第2方去：形成非晶硅半导体膜后，通过激光光束等使非晶硅膜结晶化；
(3)第3方法：形成非晶硅半导体膜后，借助于加热能量使非晶硅膜结晶化。
但，此等方法中有以下一些问题。
若依第1方法，在成膜工艺中使膜进行结晶化。因此，为得到大颗粒的结晶硅，必须形成厚硅膜，但在基片上，全面且均匀地形成具有良好半导体物理性能的膜，技术上仍有困难。又，因成膜温度高达600℃以上，故无法使用软化点温度低的廉价玻璃基片，亦即有成本上的问题。
第2方法是利用从熔融态变到固态的过程中的结晶化现象，尽管晶粒小，但晶界能被良好地处理可得到高质量的结晶硅膜。但，以现在最常被人使用的准分子激光器为例，因激光的照射面积小，故有产量低的问题存在，另外，为均匀地全面处理大面积基片，也有准分子激光器稳定性不足的问题存在。
在第3种方法中，与第1及第2的方法相比，虽有可应用于大面积之优点，但，在结晶化之际，必须以600℃以上的高温加热处理数十小时。因此，为使用廉价的玻璃基板，并提高生产量，必须同时解决降低加热温度，并以短时间进行结晶化的问题。另外，因此方法是利用固相结晶化现象，故，晶粒会在平行于基板面方向扩张生长，此晶粒有时甚至达数μm。生长的晶粒间相接触而形成晶界。其晶界遂成为晶格缺陷，成为捕捉载流子的捕捉能级；故成为TFT电子迁移率降低的重要原因。
因此，提出解决上述第3方法中晶界问题的以下第4、第5两种方法。
第4方法是通过离子注入法等导入硅(Si*)等杂质，然后，借助于热处理得到具有数μm晶粒的多晶硅膜的方法(特开平5-55142号)。第5方法是将晶粒为10-100nm的硅颗粒与高压氮气一起喷到非晶硅膜上而形成生长晶核的方法(特开平5-136048号)。第4、第5这两种方法均是将成为生长晶核的外来的颗粒选择性地导入非晶硅膜的一定区域内，然后，借助于热处理以外来的颗粒作为晶核使之进行结晶生长而得到大晶粒高质量的结晶硅膜，以此形成TFT等半导体器件。
然而，在第4、第5这两种方法中，所导入的外来的颗粒仅作为生长核之用。因此，虽可有效地控制结晶生长时的晶核发生或结晶成长方向，但在用以结晶的加热处理工艺中尚留下上述之问题。例如，在第4方法中，是在600℃的温度下经加热处理40小时进行膜的结晶化，而在第5方法中，是以650℃以上的温度进行热处理。如此，因实施高温加热，故，这些技术对SOI基板或SOS基板很有效，但，要用于廉价的玻璃基板则有困难。例如，用于有源矩阵型液晶显示装置Corning7059玻璃，因玻璃应变点为593℃，故，使用此基板作成具有大面积的液晶显示装置时，在600℃以上加热时，易产生基板变形的问题。
本发明为克服上述常规方法的缺点，而提供一种在低温下经短时间热处理促进结晶化，并降低晶界影响的结晶硅膜的制造方法。具体地讲，其目的在于提供一种如下的方法：通过在600℃以下的温度且短时间的热处理，以进行结晶化，在基板面上制作均匀性好且具有结晶性的半导体膜。另外，其目的在于提供一种：可得到比用常规热处理所得到的结晶性更高，并降低在具有结晶性的半导体薄膜中所含有的催化元素浓度，且可靠性及电气稳定性优异的高性能的半导体膜的制造方法以及使用这样的半导体膜的半导体器件的制造方法。
本发明的半导体膜的制造方法包含如下工艺步骤：(a)在表面具有绝缘性的基板上形成非晶半导体膜的工艺步骤；(b)将可促进该非晶半导体膜结晶化的物质导入该非晶半导体膜的至少一部分区域内的工艺步骤；(c)通过加热使该非晶半导体膜使之进行结晶化，而从该非晶半导体膜得到结晶性半导体膜的工艺步骤；(d)使该结晶性半导体膜的表面氧化，并在该结晶性半导体膜的表面形成一含有可促进该结晶化的物质的一部分的氧化半导体膜的工艺步骤。由此，可实现上述目的。
在某实施方案中，在前述工艺步骤(d)之后，还包含对前述结晶性半导体膜照射高能量光的工艺步骤(e)。
另外，在某一实施方案中，还包含除去前述氧化半导体膜的工艺步骤。
另外，在某一实施方案中，前述工艺步骤(b)是从其表面全面朝前述非晶半导体膜导入可促进前述非晶半导体膜结晶化的物质。
另外，在某一实施方案中，前述结晶性半导体膜结晶生长方向实质上是平行于前述基板的。
本发明的半导体器件的制造方法，包含如下工艺步骤：(a)在表面具有绝缘性的基板上形成非晶半导体膜的工艺步骤；(b)将可促进该非晶半导体膜结晶化的物质导入该非晶半导体膜的至少一部分区域内的工艺步骤；(c)通过加热使该非晶半导体膜使之进行结晶化，而从该非晶半导体膜得到结晶性半导体膜的工艺步骤；(d)使该结晶性半导体膜的表面氧化，并在该结晶性半导体膜的表面形成一含有可促进该结晶化的物质的一部分的氧化半导体膜的工艺步骤；(e)在该结晶性半导体膜中设有半导体元件区域的工艺步骤。由此，可实现上述目的。
在一实施方案中，在前述工艺步骤(d)之后，还包含对前述结晶性半导体膜照射高能量光的工艺步骤。
在另一实施方案中，还包含除去前述氧化半导体膜的工艺步骤。
在另一实施方案中，前述结晶性半导体膜结晶的生长方向与前述基板实质上是平行的。
在另一实施方案中，前述半导体元件区域内，前述结晶性半导体膜中载流子的移动方向是与前述结晶性半导体膜的结晶生长方向实质上是平行的。
在另一实施方案中，前述半导体元件区域内，前述结晶性半导体膜中的载流子移动方向与前述结晶性半导体膜的结晶生长方向实质上是垂直的。
在另一实施方案中，前述半导体器件是在半导体元件区域还具有沟道，至少该沟道是设在前述一部分区域以外的前述结晶性半导体膜中。
在另一实施方案中，前述工艺(b)是从其全表面朝前述非晶半导体膜导入可促进前述非晶半导体膜结晶化的物质。
在另一实施方案中，前述工艺(d)在至少含有氧气或水蒸气的气氛中加热前述结晶性半导体膜。
在另一实施方案中，前述气氛还含有选自由硝酸气体、卤素、卤化氢所构成的集合中的一种气体。
在另一实施方案中，是在前述气氛中、650℃以下的温度加热前述结晶性半导体膜的。
在另一实施方案中，将前述气氛保持在25大气压左右的压力。
在另一实施方案中，前述气氛为等离子状态。
在另一实施方案中，前述结晶性半导体膜还用紫外线照射。
在另一实施方案中，前述工艺步骤(d)是在含有选自由硫酸离子、硝酸离子、亚硝酸离子、过锰酸离子、铭酸离子、氯离子、次氯酸离子所构成的集合中一种离子的溶液中浸泡前述结晶性半导体膜的表面。
在另一实施方案中，可促进前述结晶化的物质含有选自由Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb所构成的集合中的一种元素。
在本发明中，非晶半导体膜是形成在绝缘性基板或表面具有绝缘膜的基板上，通过在非晶半导体膜中导入可促进非晶半导体结晶化的物质并进行加热，利用可促进结晶化物质的催化作用以使非晶半导体结晶生长，再对已结晶的半导体膜照射高能量进行晶界处理，可使促进结晶化。在这2步工艺之间，对结晶化半导体膜实施表面氧化的工艺，由此，可降低结晶化硅膜中的催化剂的浓度。
在非晶硅膜中导入镍时，首先，在所导入的区域会产生结晶核，而引起非晶硅膜的结晶化，然后，以结晶核为中心朝向周边的非导入区域，并沿着基板面呈放射状进行结晶化。以后，将沿此基板面的结晶生长区域称为横向生长区域。
镍被认为在镍-硅键合部分中可显示形成硅一硅键合的催化作用，同时本身会进行移动，且经常在结晶生长端部存在镍浓度高的区域。另外，在横向生长区域，此部分的结晶构造为针状结晶或柱状结晶，但，因镍会从结晶部分朝非晶部分移动，故镍会存在于各针状结晶或柱状结晶之间的晶界部分。此镍集中的晶界部成为电流的通道，制作TFT时，有可能招致off特性的劣化，产生器件可靠性或电气稳定性等问题。催化元素浓度高的区域分布在催化元素的导入区域、硅结晶的结晶生长端附近的非晶硅部分及各结晶间的晶界附近。
然而，若导入可促进结晶化的催化元素而对进行结晶化的硅膜实施表面氧化，则非晶部分即结晶生长端部或晶界部分之氧化会比结晶部分速度更快。此结晶生长端部或晶界部分因催化元素浓度高，故可形成含有催化元素之氧化膜，通过后序的蚀刻将催化元素及氧化膜一起除去。结果，可大幅地降低结晶化硅膜中的催化元素浓度。进而，若对结晶化硅基板应用此种方法则可同时清除附着于结晶化硅膜表面的表面污染物质如有机物等，该污染物质会损害TFT的特性。
然后，若对结晶性硅膜照射激光或强光，由于结晶性硅膜之熔点与非晶硅膜之熔点不同，可浓缩处理晶界部。此时，以通常之固相生长法形成的结晶性硅膜因为其构造为双晶结构，故，用激光照射后，晶界内会残留双晶缺陷。另外，导入催化元素而结晶化的结晶硅膜为针状结晶或柱状结晶，其内部为单结晶状态，故若用激光或强光照射，可处理晶界部，整个基板的表面可得到近似单晶状态的结晶性硅膜。
因此，依本发明，至少可提供一种以下优点。
(1)导入可促进结晶化的催化元素以使非晶膜结晶化，故可将工艺(process)温度抑制到550℃左右的温度而通过短时间的处理，制作结晶性半导体膜。此时，通过选择性地导入催化元素。可控制结晶生长方向。
(2)另外，通过氧化结晶化的半导体膜表面，可降低催化元素浓度，同时还可除去膜表面的污染物质。
(3)此外，通过照射高能量光以进行晶界处理，可得到近似单晶的良好结晶性半导体膜。
(4)若使用此结晶性半导体膜制作TFT，可增大ON/OFF比，成为漏电流低、电子迁移率高的TFT，且可提供一种可靠性及电学稳定性优异的半导体膜器件。
(5)因可将最高工艺温度抑制在600℃左右，缩短结晶化时间，故可利用一种开始实现近乎批量生产的变形点为650℃左右的玻璃板作为基板。因此，可使直视型之驱动单片型大画面液晶显示装置实现批量生产。
参照附图，理解以下详细说明，本发明的上述优点及其他优点对本领域的技术人员应是显而易见的。
图1至图14是说明本发明第1实施例的薄膜晶体管的制造方法的断面图。
图15是表示以第1实施例所制造的薄膜晶体管的配置的平面图。
图16是表示以第1实施例所制造的薄膜晶体管的其他配置的平面图。
图17A至图17D是说明本发明第2实施例的半导体膜的制造方法的断面图。
图18A至图18D是说明本发明第3实施例的半导体膜的制造方法的断面图。
图19A至图19F是说明本发明第4实施例的半导体膜的制造方法的断面图。
图20A至图20F是说明本发明第5实施例的半导体膜的制造方法的断面图。
图21是表示以第6实施例所制造的薄膜晶体管的配置的平面图。
图22是表示以第6实施例所制造的薄膜晶体管的其他配置的平面图。
以下，在本发明的实施例中，一面参照图面一而加以说明。但，以下的实施例并非用来限定本发明。实施例1
首先，如图1所示，洗净玻璃等之基板101表面后，使用溅镀装置在基板101上形成一由厚200nm左右的二氧化硅所构成的底涂膜102。基板101的表面十分平坦，另外，若基板101中的钠离子等对半导体特性会造成恶劣影响的物质浓度很低，底涂膜102的厚度亦可比200nm还薄，亦可省略。另外，若基板表面粗糙，宜设置具有200nm以上厚度的底涂膜102。另外，在设置底涂膜102时，基板101亦可不具有绝缘性。
在底涂膜102上可用化学气相沉积法(CDV法)或溅射法淀积厚100nm左右的非晶硅膜103。此非晶硅膜103最好具有20-150nm厚。
如图2所示，使用溅镀装置等在非晶硅膜103上形成掩模层104。掩模层104是由二氧化硅等构成，其厚度为100nm以上。通过构图在掩模层104上设开口部105。以具有开口部105的掩模层104作为掩模，将镍106导入非晶硅膜103的区域107，作为可促进非晶硅膜103结晶化的物质。
如图3所示，通过蚀刻除去掩模层104后，将含有非晶硅膜103的基板101整体加热至550℃左右。加热温度最好在500℃至580℃的范围。加热开始后约3至10分钟，在非晶硅膜103的区域107中，借助镍106的催化作用，产生硅晶核而引起非晶硅膜103的结晶化。其结果，区域107中的非晶硅变成结晶性硅。然后，如图3之箭头所示，以此区域107为中心，使周边的镍移向未导入的区域，沿着基板面呈放射状进行结晶化。
如图4及图5所示，非晶硅膜103的结晶化沿与基板101的表面平行的方向前进，形成含有区域107的结晶性硅区域108。结晶性硅区域108由具有其生长方向与基板表面平行的针状或柱状的多个结晶硅所构成。各针状或柱状的结晶硅会成为理想的单结晶。结晶性硅区域108的生长方向的前端经常存在高浓度的镍区域109，在此部分非结晶硅会被结晶化。另外，在针状或柱状的的多个结晶硅的晶界部分则蓄积镍106。镍最初被导入的区域107其镍浓度特别高，此镍会成为电流之通道，故使结晶性硅区域108的电特性劣化。通过此工艺，可从非晶硅膜103形成一具有结晶硅区域108的结晶性硅膜110。
其次，如图6所示，为制作半导体元件可充分地长时间使结晶性硅区域108生长，并使含有结晶性硅区域108的结晶性硅膜110形成岛状图案。此时，在岛中亦可含有：仍残留非晶态的非晶硅膜103、高浓度镍区域109及含有高浓度镍的区域107。为制作半导体元件，可通过加热约4-8小时左右来形成充分大的结晶性硅区域108。
如图7所示，氧化结晶性硅膜110的表面。具体地讲，可将基板101保持在一具有加热设备及石英管的热退火炉内，将氮气、氧气、及氯化氢导入石英管内，在650℃以下的温度，最好在550℃至600℃的温度下热处理1-12小时，在结晶性硅膜110的表面形成氧化硅膜111。氧化硅膜111最好具有10-30nm厚。在结晶性硅膜110中，结晶硅部分的晶界部分含有高浓度镍，而且比结晶硅部分易于氧化。选择性地氧化晶界导致在氧化硅膜111含有高浓度镍。结果，如图8所示，使结晶性硅膜110中的镍浓度降低，而得到镍浓度低的结晶性硅膜112。另外，同时附着在结晶性硅膜110表面之有机物等杂质亦被氧化，被摄入氧化硅膜111内或燃烧消失。
其后，如图9所示，除去氧化硅膜111，在基板101上可得到结晶性硅膜112。
以下，使用此结晶性硅膜112来制作薄膜晶体管。如图10所示，在结晶性硅膜112上淀积栅极绝缘膜113，并在栅极绝缘膜113上形成栅极电极114。如图11所示，以栅极电极114作为掩模，并经由栅极绝缘膜113，对结晶性硅膜112进行离子注入，将成为施主或受主的杂质离子115。进而，使所注入的杂质115激活。以离子注入在结晶性硅膜112中形成源极区域116及漏极区域117，栅极电极114的下方则形成未注入杂质的沟道区域118。如图6所表明的，在结晶性硅膜112上含有：非晶硅膜103、高浓度镍区域109及含高浓度镍的区域107时，必须考虑待形成的薄膜晶体管之配置，使这些区域落入源区116、漏区117，而不落入沟道区域118内。
如图12及13所示，形成层间绝缘膜119覆盖栅极电极114及栅极绝缘膜113，再在层间绝缘膜119及栅极绝缘膜113上设置到达源极区域116及漏极区域117之接触孔120。接着，如图14所示，形成可电气连接源极区域116及漏极区域117的源极电极121及漏极电极122，遂完成薄膜晶体管123。
图15是表示依上述方法所制得的薄膜晶体管123，在结晶性硅膜110中的配置。实际上，结晶性硅膜110是在薄膜晶体管123完成前被分离呈岛状作为薄膜晶体管的元件区域124。元件区域124以外的结晶性硅膜110则被除去。
如图15所示，在结晶性硅膜110中，针状硅结晶或柱状硅结晶是依箭头125所示方向生长，在各针状或柱状硅结晶中，在结晶伸展方向125上无晶界存在。因此，若将薄膜晶体管123之载流子移动方向与结晶生长方向配置成一致，在载流子之移动方向上可得到无晶界存在的通道。由此，薄膜晶体管123可具有高电子移动率。另外，借助于上述氧化硅膜的形成及除去工艺，镍几乎可从针状或柱状硅结晶晶界间的区域除去，流动于针状或柱状硅结晶间的漏电流亦被降低。若以如此的结晶性硅膜作为有源区域来制作TFT，与使用通常以固相生长法所形成的结晶性硅膜的相比，场效迁移率可提高1.2倍左右。
又，如图16所示，若将薄膜晶体管123配置于结晶性硅膜110中，则能使薄膜晶体管123之载流子移动方向与结晶的生长方向相垂直，则晶界不会位于漏极区域117与沟道118之可的电场集中的区域上，故可降低OFF电流，得到ON/OFF比很大的晶体管。
在上述实施例中，形成于结晶性硅膜110表面的氧化硅膜111，可用上述以外的各种方法来形成。以下，说明氧化硅膜111的其他形成方法。方法(1)
将用与上述相同的工艺所形成的结晶性硅膜110(如图6所示)保持在一具有加热设备及石英管的热退火炉内，在石英管内只导入水蒸气或导入水蒸气及不与水蒸气反应的气体，在650℃以下的温度，最好在550℃至600℃的温度下热处理1-12小时，在结晶性硅膜110的表面形成氧化硅膜111。方法(2)
在由石英所构成的水槽中，预备硝酸、亚硝酸、过锰酸、铬酸、过氯酸、次氯酸等含氧酸、或硝酸盐、亚硝酸盐、过锰酸盐、铬酸盐、过氯酸盐、次氯酸盐等含氧酸盐的水溶液，保持在常温下或使用加热器保持于150℃以下。在此溶液中浸入按与上述相同的工艺所形成的结晶性硅膜110(如图6所示)，在结晶性硅膜110表面形成氧化硅膜111。方法(3)
在由石英所构成的水槽中预备浓硫酸，保持在常温，或使用加热器保持于150℃以下，较好为130℃以下，在此溶液中浸入按与上述相同的工艺所形成的结晶性硅膜110(如图6所示)，在结晶性硅膜110表面形成氧化硅膜111。方法(4)
使一按与上述相同的工艺所形成的结晶性硅膜110(如图6所示)保持在一具备真空排气设备、加热设备及石英管的热退火炉内。在石英管内导入氯或溴等卤素气体与含有氧气、一氧化二氮(N2O)等含氧原子的气体，在600℃以下的温度、较好为300-350℃的范围的温度下热处理1-12小时，在结晶性硅膜110表面形成氧化硅膜111。方法(5)
使一按与上述相同的工艺所形成的结晶性硅膜110保持在一具备加热设备及石英管的热退火炉内。在石英管内只导入氧气或导入氧气及不与氧反应的气体，在650℃以下的温度、较好为550℃至600℃之温度下热处理1-12小时，在结晶性硅膜110的表面形成氧化硅膜111。方法(6)
使一按与上述相同的工艺所形成的结晶性硅膜110(如图6所示)保持在平行板型等离子CVD装置或ECRCVD(Electron CyclotronResonance Chemical Vapor Deposition)装置或微波等离子CVD装置的反应室内。在反应室内导入氧气，保持适当压力。在300℃-350℃的温度下，将结晶性硅膜110暴露在氧等离子下5分-1小时，在结晶性硅膜110表面形成氧化硅膜111。方法(7)
将一按与上述相同的工艺所形成的结晶性硅膜110(如图6所示)保持在高压容器的炉内。炉内导入25气压左右的高氧化性气氛或25气压左右的高压加热水蒸气，在650℃以的温度、较好为550℃至600℃的温度下热处理1-12小时，在结晶性硅膜110的表面形成氧化硅膜111。方法(8)
将一按与上述相同的工艺所形成的结晶硅膜110(如图6所示)保持在一具备真空排气设备、加热设备、及石英管的热退火炉内。在石英管内导入一氧化二氮气体，保持在500-600℃的温度下、较好为600℃，在常压下借助于紫外灯对结晶性硅膜110照射紫外线5分-1小时、较好为30分左右，在结晶性硅膜110的表面形成氧化硅膜111。
如上述实施例所说明的，在使结晶性硅膜110表面氧化之时，与针状或柱状的硅结晶相比较，存在于硅结晶的晶界的非晶部分可选择性被氧化或容易被氧化。这可由以下所示理由加以详细说明。
在非晶硅与结晶硅混在一起的硅膜中，以电子显微镜观察结晶硅的晶粒大小时，若使用重铬酸钾、硝酸及氢氟酸的混合溶液进行被称为Secco腐蚀的处理，则非晶部分会被蚀刻掉而结晶硅的晶粒变成易观察。在此混合溶液之内，重铬酸钾与硝酸通过强氧化作用，使硅膜氧化，氢氟酸成分是将被氧化的硅膜蚀刻掉。非结晶部分与结晶部分这两者，是非结晶硅部分较容易被氧化，蚀刻速率快。如此，将非晶硅与结晶硅比较时，一般皆如非晶硅较容易被氧化。
因此，可促进镍(多数存在在晶界的非晶部分)等的结晶化的物质会被摄入氧化硅膜中，降低镍在结晶硅膜中的浓度。实施例2
图17A-图17D是表示依本实施例的半导体基质制造方法的概要工序的断面图。
首先，与实施例1相同，形成具有针状或柱状的硅结晶区域的结晶性硅膜。具体地讲，洗净玻璃等基板201表面后，使用溅镀装置淀积厚200nm左右的二氧化硅形成底涂膜202。在其上，通过化学气相生长法(CVD法)或溅射法淀积厚100nm左右的非晶硅膜(未图示)。此非晶硅膜的厚度以20-150nm的范围为好。
在此非晶硅膜上，导入可促进结晶化的催化元素镍之后(未图示)，在550℃左右的温度，加热处理非晶硅膜。借助于此加热处理3-10分左右产生结晶核，然后，以此晶核为中心，针状或柱状的硅结晶呈放射状生长。图17A是沿横断此针状或柱状硅结晶区域204的方向，切断基板201的断面图，结晶性硅膜203则含有针状或柱状硅结晶区域204及存在于其晶界的非晶硅区域205。
镍向非晶硅膜的导入可按如下方法实施：在非晶硅膜上形成直接、或选择离子注入用的掩模条件下，借助于溅射法等形成Ni或Ni-Si化合物膜后，使Ni离子在硅膜中扩散的方法；在一具有Ni电极的等离子反应室内借助于等离子处理在非晶硅膜的表面淀积镍后，使之在非晶硅膜中扩散的方法；或，借助于离子掺杂注入Ni的方法等。未设有选择注入用的掩模时，可从非晶硅膜的全表面导入镍，设有选择注入用的掩模时，可从非晶硅膜之一部分的区域表面导入镍。借助于上述方法等，若能形成一已导入催化元素(可促进结晶化)的非晶硅膜，则催化元素以任何方法导入皆可。
其次，如图17B所示，使结晶性硅膜203表面氧化。因此氧化硅的体积会膨胀，所形成的氧化硅膜206的表面209距基板201会比氧化前的结晶性硅膜203的表面207还高。氧化硅膜206最好具有10nm-30nm左右的厚度。氧化后，结晶性硅膜203具有表面208。本实施例中是在水蒸气气氛中、600℃下热氧化12小时。通过此热氧化，可使结晶硅膜203的膜厚减少约10nm。
若着眼于结晶性硅膜203与氧化硅膜206之界面(结晶性硅膜203的表面208)，因非晶硅区域205(斜线部分)氧化速度比硅结晶区域204快，故，在非晶硅区域205会氧化至更深。另外，在镍浓度较高的非晶硅区域205的氧化迅速进行，故，可减少结晶硅膜203中所含有的镍浓度。根据SIMS分析的结果，镍的浓度从1×1019原子/cm3左右减少至1×1018原子/cm3左右。
其后，如图17C所示，除去氧化硅膜206。此时，可除去氧化硅膜206中的镍，另外，亦可同时除去结晶性硅膜203表面的污染物。
如图17D所示，若对此状态的结晶性硅膜203照射高能量光即准分子激光210，则晶界部分的非晶区域205会被摄入结晶中，形成更大的结晶性硅区域212。非结晶硅区域205消失，相邻的两个结晶性硅区域212则形成新的晶界面211。
如上所述，可得到均匀性良好，电特性优异的近似单结晶的多晶硅膜。
使用所得到的多晶硅膜制成TFT时，可得到-n型TFT，其电场效应迁移率为100以上，ON/OFF比为8位数的良好特性。
依本实施例，借助于上述表面氧化工艺可减少结晶性硅中所含有的镍浓度，故，看不到经激光照射后镍之析出。因此，可以避免经受加热处理，催化元素会析出至硅膜表面在制作的TFT中，在源极一漏极间通过所析出的金属产生漏电流。
未实施上述氧化工艺时，必须除去所析出的催化元素。催化元素为硅化物，故除去它之时，会对硅膜表面造成损伤。这种对硅膜的表面造成的损伤会导致迁移率的劣化或接触不良，并产生可靠性或电气稳定性的问题。但，依本发明，完全没有此类问题。
在上述实施例，可促进结晶化的催化元素虽可举例出镍，但只要是Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb中之至少一种均可使用。
硅膜的氧化方法可使用：利用HCI或卤素气体或氧气的热氧化等实施例1中所说明的其他方法。
虽可使用准分子激光器作为高能量光的光源，但，亦可使用卤素灯或连续波激光器等其他光源。准分子激光器具有可以很容易得到高能量密度的光之优点，另外，卤素灯因可同时大面积地照射光，故具有可提高工艺产量的优点。实施例3
图18A-图18D分别是表示依本实施例的半导体基质制造方法的概要工序断面图。
首先，按与实施例1相同的做法，形成具有针状或柱状的硅结晶区域的结晶性硅膜。具体地讲，洗净玻璃等基板301表面后，使用溅镀装置淀积厚200nm左右的二氧化硅，形成底涂膜302。在其上，通过化学气相生长法(CVD法)或溅射法，淀积厚100nm左右的非晶硅膜(未图示)。此非晶硅膜的厚度最好在20-150nm的范围。
在此非晶硅膜上，导入可促进结晶化的催化元素镍之后(未图示)，在550℃左右的温度，加热处理非晶硅膜。通过加热处理3-10分左右产生晶核，然后，以此晶核为中心，针状或柱状的硅结晶呈放射状生长。图18A是沿横断此针状或柱状硅结晶区域304的方向切断基板的断面图，结晶性硅膜303则含有针状或柱状硅结晶区域304及存在于此晶界的非晶硅区域305。
镍向非晶硅膜的导入可按如下方法实施：在非晶硅膜上，形成以直接或选择离子注入用的掩模条件下，借助于溅射法等形成Ni-Si化合物膜后，使Ni离子在硅膜中扩散的方法；在具有Ni电极的等离子反应室内，借助于等离子处理在表面淀积Ni后，使之在硅膜中扩散的方法；或通过离子掺杂注入Ni的方法等。未设有选择注入用的掩模时，可从非晶硅膜之全表面导入镍，设有选择注入用的掩模时，可从非晶硅膜之一部分的区域表面导入镍。依上述方法等，若能够形成一已导入催化元素(可促进结晶化)的非晶硅膜，则催化元素通过任何方法导入皆可。
其次，如图18B所示，使结晶性硅膜303表面氧化。硅因氧化而使其体积膨胀，所形成的氧化硅膜306的表面309距基板301会比氧化前的结晶性硅膜303的表面307还高。氧化硅膜306最好具有10nm-30nm左右的厚度。氧化后，结晶性硅膜303具有表面308。本实施例中是在水蒸气气氛中、600℃下进行热氧化12小时。通过此热氧化，结晶硅膜303的膜厚可减少约10nm。
若着眼于结晶性硅膜303与氧化硅膜306之界面(结晶性硅膜303的表面308)，因非晶硅区域305(斜线部分)的氧化速度比硅结晶区域304还快，故在非晶硅区域305氧化会进行至更深。另外，因在镍浓度高的非晶硅区域305的氧化会迅速进行，故，可减少结晶硅膜303中所含有的镍浓度。根据SIMS分析的结果，镍的浓度可从1×1019原子/cm3左右减少至1×1018原子/cm3左右。
如图18C所示，对此状态的结晶性硅膜303照射高能量光即准分子激光310，则晶界部分的非晶硅区域305会被摄入结晶中，形成更大的结晶性硅区域312。使非晶硅区域305消失，相邻的两个结晶性硅区域312会形成新的晶界面311。
然后，如图18D所示，将氧化硅膜306除去。此时可除去氧化硅膜306中的镍。亦可同时除去结晶性硅膜303表面之污染物质。
如上所述，可得到均匀性良好、电特性优异的近似单结晶的多晶硅膜。
使用所得到的多晶硅膜制成TFT时，可得到n型TFT，其电场效应迁移率为100以上，ON/OFF比为8位数的良好特性。
若依本实施例，借助于上述表面氧化工艺可减少结晶性硅中所含有的镍浓度，故看不到经激光照射后镍的析出。因此，可以避免经过加热处理，催化元素会析出至硅膜表面，在制作TFT中，在源极一漏极间通过所析出的金属产生漏电流。
未实施上述氧化工艺时，必须除去所析出的催化元素。因催化元素为硅化合物，故除去它之时，会造成硅膜表面损伤。这种造成硅膜表面的损伤会导致迁移率的劣化或接触不良，并产生可靠性或电气稳定性的问题。但，依本发明，完全不会产生此类问题。实施例4
图19A至19F是表示依本实施例的半导体基质制造方法的概略工序断面图。
首先，如图19A所示，冼净具有玻璃等绝缘性的基板401表面后，使用溅镀装置淀积厚200nm左右之二氧化硅，形成底涂膜402。
在其上，通过化学气相生长法(CVD法)或溅射法淀积厚100nm左右的非晶硅膜403。此非晶硅膜的厚度可设在20-150nm的范围。
其次，在此非晶硅膜403中的区域404可选择性地导入可促进非晶硅膜403结晶化的催化元素镍。图19A表示此工艺步骤阶段的断面。
然后，若在550℃的温度下，加热处理所得基板401，经3-10分钟左右，会产生晶核，进而，以此晶核为中心，针状或柱状的结晶呈放射状生长。此针状或柱状结晶不久即如图19B中箭头405所示，可从区域404朝向外侧(非导入区域)而沿着基板表面生长。向非晶硅膜403导入镍：可按如下方法实施：在硅膜上在形成选择离子注入用的掩模的条件下通过溅射法等形成Ni或Ni-Si化合物膜后，使Ni离子在硅膜中扩散的方法；在具有Ni电极的等离子反应室内，经等离子处理，使Ni离子沉积在非晶硅膜403的表面后，使Ni离子在非晶硅膜403中扩散的方法；或，通过离子掺杂注入Ni离子之方法等。
图19C是表示经加热处理进行结晶化工艺步骤终了阶段的基板401断面图。非晶硅结晶化的推进，可形成一含有结晶性硅区域406的结晶性硅膜409。对于选择性导入镍的区域404，在外侧存在针状或柱状的结晶性区域(横向生长区域)406，此外，在其外便存在结晶生长前端区域407。选择性导入区域404与结晶生长前端区域407镍的浓度比结晶性硅区域406的浓度还高。
图19D是表示在图19C中以点划线19D-19D所示的部分垂直纸面的断面图。在结晶性硅膜409内存在结晶性硅区域406及非晶硅区域408(是存在于相邻两个结晶性硅区域406的晶界)。
其次，如图19E所示，使结晶性硅膜409表面氧化。硅因被氧化而使体积膨胀，故所形成的氧化硅膜410的表面414距基板401则比氧化前结晶性硅膜409的表面412还高。氧化硅膜具有10nm-30nm左右的厚度。氧化后，结晶性硅膜409具有表面413。本实施例中是在水蒸气气氛中、600℃下进行热氧化12小时。经过此步热氧化，结晶硅膜409的膜厚可减少约10nm。
若着眼于结晶性硅膜409与氧化硅膜410之界面(结晶性硅膜409的表面413)，非晶硅区域408的氧化速度会比结晶性硅区域406还快，故在晶界部分的氧化会进行得更深。另外，因在镍浓度高的非晶硅区域408的氧化会迅速进行，故可减少结晶硅膜409中所含有的镍浓度。SIMS分析结果，在选择性导入镍的区域404及结晶生长前端区域407镍浓度会从1×1019原子/cm3左右减少至1×1018原子/cm3左右，镍在结晶性硅区域406的浓度则从1×1018原子/cm3左右减少至4×1017原子/cm3左右。
然后，如图19F所示，将表面的氧化硅膜410除去。此时，可将氧化硅膜410与氧化硅膜410所含有的镍除去。另外，亦可同时除去结晶性硅膜409表面的污染物质。若对此情况下的结晶性硅膜409照射高能量光即准分子激光415，则晶界部分的非晶硅区域408会被摄入结晶中，可形成更大的结晶性硅区域416。使非晶硅区域408消失，相邻的两个结晶性硅区域416则形成新的晶界面417。
如上所述，基板面内可得到均匀性佳、不含非晶硅区域，且近似单结晶的电气特性优异的结晶性硅膜418。另外，此结晶性硅膜418控制针状或柱结晶从镍选择性导入区域404朝向非导入区域(外侧)的生长方向。实施例5
图20A至20F是表示依本实施例的半导体基质制造方法的概要工序断面图。
首先，如图20A所示，洗净具有玻璃等绝缘性的基板501表面后，使用溅镀装置淀积厚200nm左右的二氧化硅，形成底涂膜502。
在其上，通过化学气相生长法(CVD法)或溅射法淀积厚100nm左右的非晶硅膜503。此非晶硅膜的厚度可设在20-150nm的范围。
其次，在此非晶硅膜503中的区域504选择性地导入可促进非晶硅膜503结晶化的催化元素镍。图20A是表示此工艺步骤的断面。
然后，整个基板在550℃的温度加热处理，经3-10分钟左右会产生晶核，进而，以此晶核为中心，针状或柱结晶会呈放射状生长。同时，此针状或柱状结晶如图20B箭头505所示，从区域504朝向外侧(非导入区域)而沿着基板表面进行生长。向非晶硅膜503中导入镍，可按如下方法实施：在硅膜上，在形成选择离子注入用的掩模的条件下，通过溅射法等形成Ni或Ni-Si化合物膜后，使Ni离子在硅扩散膜中的方法；在具有Ni电极的等离子反应室内，经等离子处理使Ni离子沉积在非晶硅膜503的表面后，使Ni离子在非晶硅膜503中扩散的方法；或，离子掺杂注入Ni离子之方法等。
图20C中，是表示经加热处理的结晶化工艺终了阶段的基板501断面图。非晶硅结晶化的推进，形成一含有结晶性硅区域506的结晶性硅膜509。对于选择性导入的镍区域504，在外侧存在针状或柱状的结晶性的区域(横向生长区域)506，进而，在其外侧存在结晶生长前端区域507。此处，选择性导入区域504与结晶生长前端区域507镍的浓度比结晶性硅区域506还高。
图20D是表示图20C中以点划线所示之部分20D-20D垂直于纸面之断面图。在结晶性硅膜509内存在结晶性硅区域506、及相邻两个结晶性硅区域506晶界的非晶硅区域508。
其次，如图20E所示，使结晶性硅膜509的表面氧化。硅因被氧化而使体积膨胀，故，所形成的氧化硅膜510的表面514距基板501比氧化前的结晶性硅膜509的表面512还高。氧化硅膜510最好具有10nm-30nm左右的厚度。氧化后，结晶性硅膜509具有表面513。本实施例中是在水蒸气气氛中600℃下热氧化12小时。经此步热氧化，可减少结晶硅膜509的厚度约10nm。
若着眼于结晶性硅膜509与氧化硅膜510之界面(结晶性硅膜509的表面513)，则非晶硅区域508的氧化速度会比结晶性硅区域506还快，故在晶界部分氧化进行得更深。另外，在镍浓度高的非晶硅区域508的氧化会快速进行，故，可减少结晶硅膜509中所含有的镍浓度。SIMS分析的结果，在选择性导入镍的区域504及结晶生长前端区域507镍浓度从1×1019原子/cm3左右减少至1×1018原子/cm3左右，在结晶性硅区域506的镍浓度从1×1018原子/cm3左右减少至4×1017原子/cm3左右。
图20F所示，若对此状态的结晶硅膜509照射高能量光即准分子激光515，晶界部分的非晶硅区域508会被摄入结晶中，形成更大的结晶性硅区域516。非晶硅区域508会消失，相邻两个结晶性硅区域516形成新的晶界面517。
其后，如图20F所示，将表面的氧化硅膜510除去。此时，可将氧化硅膜510与氧化硅膜510中所含有的镍除去。另外，亦可同时除去结晶性硅膜509的污染物质。
如上所述，在基板面内可得到均匀性佳、不含非晶硅区域、且近似单结晶的电气特性优异的结晶性硅膜518。另外，此结晶性硅膜518可控制针状或柱状结晶从镍选择性导入区域504朝向非导入区域(外侧)的生长方向。
若以上述实施例2-5所得到的结晶性硅膜作为TFT的有源区域而制作半导体器件，因可以具有极近似单晶硅的结晶性良好的结晶性硅膜作为TFT区域，故可得到高电场效应迁移率。此结晶性硅膜的催化元素浓度低，不会产生off特性劣化，且制作半导体器件时也无催化元素的析出，故不会产生漏电流或迁移率的劣化、接触不良等。因此，可得到可靠性高及电气稳定性好的半导体装置。实施侧6
在本实施例中，使用按实施例4成5所制造的结晶性硅膜，按如图21所示的构造来制作TFT。
在此图中，可促进非晶硅的结晶化的物质是从选择性导入区域610导入非晶硅膜602。导入可促进结晶化的物质后，对非晶硅膜602进行加热，经3-10分钟左右在区域601内产生结晶核，进而若继续加热，则以此结晶核为中心，针状或柱状的结晶呈放射状生长。此针状或柱状结晶如箭头604所示，从选择性导入区域601朝向外侧(非导入区域)而沿基板表面生长。热处理终了时，形成含有选择性导入区域601的结晶性硅区域605。在结晶性硅区域605内形成一沿箭头604延伸的针状或柱状的多个硅结晶，此结晶之前端抵达结晶性硅区域605的外周。
TFT609具有在结晶性硅区域605内分别形成的源区606、漏区607及沟道区608，而在沟道区608内载流子移动的方向与以箭头604所示的结晶生长方向相同。
如图所示，TFT609的元件区域即源区606、漏区607及沟道区608是在结晶性硅区域605内，且位于选择性导入区域601之外。因此，TFT609具有结晶性硅产生的高载流子迁移率，同时可促进元件区域内的结晶化的物质浓度也很低，故off电流低，另外，漏电流亦少。此外，可靠性高、电气特性亦高。
倘若沟道区域全都在选择性导入区域601之外，且形成在结晶性硅区域605内，则可制作一具有高载流子迁移性的TFT。例如图22所示，具有源区610、漏区611、及沟道区612之TFT613中，漏区611之一部分亦可形成在结晶性硅区域605的外部；或在一具有源区614、漏区615及沟道区616之TFT617中，漏区615之一部分亦可形成于选择性导入区域601上。
但，使可促进结晶化的物质从选择性导入区域导入非结晶硅膜时，为得到十分长的针状或柱状硅结晶，可促进结晶化的物质导入量与全面导入非晶硅膜表面区域的情形相比较，必须是10-100倍左右。如此，在导入高浓度可促进结晶化的物质的区域，硅膜的耐激光性或耐氟酸性等变差，并引起表面粗糙。若发生表面粗糙，有时会成为TFT的迁移率降低或接触不良的原因。而此，为在选择性导入区域设置源区或漏区域之一部分时，最好采取对策以免发生接触不良。
以上，有关本发明的实施例已具体说明，但，本发明不限于上述实施例，依本发明的技术思想可有各种变化。
依本发明的半导体装置除用于液晶显示的有源矩阵型基板以外，亦可应用在例如接触型图像传感器、驱动内藏型热探头、以有机系场致发光(Electroluminescence)元件为发光元件的驱动内藏型光记录元件或显示元件、3维IC等。通过使本发明适用于此类元件，可实现此类元件的高速化、高分辨率化、高性能化。此外，本发明可以上述的薄膜晶体管为主，广泛应用于各种半导体器件制造工艺。
只要不超出本发明的范围及目，对本领域技术人员来说各种其他变形均是显而易见的。因此，本申请权利要求不受本发明书的记载所限制，应对本权利要求有更广泛地理解。

Claims (27)

1．一种半导体膜的制造方法，该方法包括：
(a)在表面具有绝缘性的基板上形成非晶半导体膜的工艺步骤；
(b)将可促进该非晶半导体结晶化的物质导入该非晶半导体膜的至少一部分区域的工艺步骤；
(c)通过加热该非晶半导体模使之结晶化，由该非晶半导体膜得到结晶性半导体膜的工艺步骤；
(d)使该结晶性半导体膜的表面氧化，在该结晶性半导体膜的表面形成一种半导体氧化膜，该膜含有可促进结晶化的物质的一部分的工艺步骤。
(e)将所述半导体氧化膜除去的工艺步骤。
2．根据权利要求1所述半导体膜的制造方法：其中，在所述工艺步骤(d)之后以及所述除去半导体氧化膜的工艺步骤(e)之前还包含对所述结晶性半导体膜照射高能量光的工艺步骤(e′)。
3．根据权利要求1或2所述半导体膜的制造方法，其中，所述工艺步骤(b)是将所述可促进非晶半导体膜结晶化的物质从其整个表面导入非晶半导体膜。
4．根据权利要求1或2所述半导体膜的制造方法，其中所述结晶性半导体膜的结晶生长方向基本上与所述基板是平行的。
5．根据权利要求1或2所述半导体膜的制造方法，其中，所述工艺(d)是在至少含有氧气或水蒸气的气氛中对所述结晶性半导体膜进行加热。
6．根据权利要求5所述半导体摸的制造方法，其中，所述气氛还含有选自硝酸气体、卤素、卤化氢中的一种气体。
7．根据权利要求6所述半导体膜的制造方法，其中，在所述气氛中，650℃以下的温度对所述结晶性半导体膜进行加热。
8．根据权利要求5所述半导体膜的制造方法，其中，使所述气氛的压力保持在25大气压左右。
9．根据权利要求5所述半导体膜的制造方法，其中，所述气氛为等离子状态。
10．根据权利要求5所述半导体膜的制造方法，其中，对所述结晶性半导体膜还进一步用紫外线进行照射。
11．根据权利要求1或2所述半导体膜的制造方法，其中，所述工艺步骤(d)是将结晶性半导体膜的表面浸泡于含有选自硫酸离子、硝酸离子、亚硝酸离子、过锰酸离子、铬酸离子、氯离子、次氯酸离子中之一种离子的溶液中。
12．根据权利要求1或2所述半导体膜的制造方法，其中，所述可促进结晶化的物质含有选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As和Sb中的一种。
13．一种半导体器件的制造方法，它包含：
(a)在表面具有绝缘性的基板上形成非晶半导体膜的工艺步骤；
(b)将可促进该非晶半导体结晶化的物质导入该非晶半导体膜的至少一部分区域的工艺步骤；
(c)通过加热该非晶半导体模使之结晶化，由该非晶半导体膜得到结晶性半导体膜的工艺步骤；
(d)使该结晶性半导体膜的表面氧化，在该结晶性半导体膜的表面形成一种半导体氧化膜中含有可促进结晶化的物质的一部分的工艺步骤。
(e)使所述半导体氧化膜除去的工艺步骤。
(f)在结晶性半导体膜中设置半导体元件区域的工艺步骤。
14．根据权利要求13所述半导体器件制造方法，其中，在所述工艺步骤(d)之后，在所述除去半导体氧化膜工艺步骤(e)之前还包含对结晶性半导体膜照射高能量光之工艺步骤。
15．根据权利要求13或14所述半导体器件的制造方法，其中，所述结晶性半导体膜的结晶生长方向与所述基板基本上是平行的。
16．根据权利要求13或14所述半导体器件的制造方法，其中，所述半导体元件区域中，结晶性半导体膜中的载流子移动方向基本上与所述结晶性半导体膜的结晶生长方向是平行的。
17．根据权利要求13或14所述的半导体器件的制造方法，其中，在所述半导体元件区域中，结晶半导体膜中的载流子移动方向基本上与所述结晶性半导体膜的结晶生长方向是垂直的。
18．根据权利要求13或14所述半导体器件的制造方法，其中，半导体器件在半导体元件区域还具有沟道，且至少该沟道是设在所述一部分区域以外的结晶性半导体膜中。
19．根据权利要求13或14所述半导体器件的制造方法，其中，所述工艺步骤(b)是将所述可促进非晶半导体膜结晶化的物质从其整个表面导入非晶半导体膜。
20．根据权利要求13或14所述半导体器件的制造方法，其中，所述工艺步骤(d)是在至少含有氧气或水蒸气的气氛中对结晶性半导体膜进行加热。
21．根据权利要求20所述半导体器件的制造方法，其中，所述气氛还含有选自硝酸气体、卤素、卤化氢中的一种气体。
22．根据权利要求21所述半导体器件的制造方法，其中，将所述结晶性半导体膜在所述气氛中，650℃以下的温度进行加热。
23．根据权利要求22所述半导体器件的制造方法，其中，使所述气氛保持在25大气压左右。
24．根据权利要求20所述半导体器件的制造方法，其中，所述气氛为等离子状态。
25．根据权利要求20所述半导体器件的制造方法，其中，对所述结晶性半导体膜进一步进行紫外线照射。
26．根据权利要求13或14所述半导体器件的制造方法，其中，所述工艺步骤(d)是将结晶性半导体膜的表面浸泡于含有选自硫酸离子、硝酸离子、亚硝酸离子、过锰酸离子、铬酸离子、氯离子、次氯酸离子中之一种离子的溶液中。
27．根据权利要求13或14所述半导体器件的制造方法，其中，所述可促进结晶化的物质含有选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As和Sb中的一种元素。
CN94112771A 1993-12-27 1994-12-27 半导体薄膜及使用这种薄膜的半导体器件的制造方法 Expired - Fee Related CN1045688C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5331626A JP3041177B2 (ja) 1993-12-27 1993-12-27 半導体装置の製造方法
JP331626/93 1993-12-27
JP144967/94 1994-06-27
JP06144967A JP3090847B2 (ja) 1994-06-27 1994-06-27 半導体基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1109213A CN1109213A (zh) 1995-09-27
CN1045688C true CN1045688C (zh) 1999-10-13

Family

ID=26476238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94112771A Expired - Fee Related CN1045688C (zh) 1993-12-27 1994-12-27 半导体薄膜及使用这种薄膜的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US5550070A (zh)
KR (1) KR0156020B1 (zh)
CN (1) CN1045688C (zh)
TW (1) TW279275B (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN100472752C (zh) 1993-12-02 2009-03-25 株式会社半导体能源研究所 半导体器件的制造方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6337229B1 (en) * 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6933182B1 (en) 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
EP0844670B1 (en) * 1996-06-06 2004-01-02 Seiko Epson Corporation Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3983334B2 (ja) * 1997-02-20 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6069053A (en) 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
US5937272A (en) * 1997-06-06 1999-08-10 Eastman Kodak Company Patterned organic layers in a full-color organic electroluminescent display array on a thin film transistor array substrate
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
JP4068219B2 (ja) * 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6025240A (en) * 1997-12-18 2000-02-15 Advanced Micro Devices, Inc. Method and system for using a spacer to offset implant damage and reduce lateral diffusion in flash memory devices
US6015736A (en) * 1997-12-19 2000-01-18 Advanced Micro Devices, Inc. Method and system for gate stack reoxidation control
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6444390B1 (en) * 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3331999B2 (ja) * 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
KR100426380B1 (ko) * 2001-03-30 2004-04-08 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100930362B1 (ko) 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
TW578310B (en) * 2003-04-02 2004-03-01 Au Optronics Corp Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
JP4350465B2 (ja) * 2003-09-05 2009-10-21 三菱電機株式会社 半導体装置の製造方法
US7045771B2 (en) * 2004-03-16 2006-05-16 Kabushiki Kaisha Toshiba Light beam scanning apparatus and image forming apparatus
KR100685391B1 (ko) * 2004-05-18 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
TWI260702B (en) * 2004-12-10 2006-08-21 Au Optronics Corp Method of selective laser crystallization and display panel fabricated by using the same
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
US20070026588A1 (en) * 2005-07-28 2007-02-01 Te-Hua Teng Method of fabricating a thin film transistor
FR2895419B1 (fr) * 2005-12-27 2008-02-22 Commissariat Energie Atomique Procede de realisation simplifiee d'une structure epitaxiee
KR101274697B1 (ko) * 2006-12-08 2013-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
JP2010073551A (ja) * 2008-09-19 2010-04-02 Nippon Electric Glass Co Ltd 色素増感型太陽電池用基板および色素増感型太陽電池用酸化物半導体電極
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
JP2019207973A (ja) 2018-05-30 2019-12-05 東芝メモリ株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122172A (ja) * 1985-11-21 1987-06-03 Sony Corp 半導体装置の製造方法
JPH03290924A (ja) * 1990-03-22 1991-12-20 Ricoh Co Ltd 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JP3153911B2 (ja) * 1990-10-30 2001-04-09 ソニー株式会社 半導体装置の製法
JPH0555142A (ja) * 1991-08-22 1993-03-05 Sony Corp 非晶質半導体層の結晶化方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Also Published As

Publication number Publication date
KR0156020B1 (ko) 1998-12-01
TW279275B (zh) 1996-06-21
US5550070A (en) 1996-08-27
KR950021005A (ko) 1995-07-26
CN1109213A (zh) 1995-09-27

Similar Documents

Publication Publication Date Title
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1085887C (zh) 制造半导体器件的方法
CN1052565C (zh) 一种制造半导体器件的方法
CN1052566C (zh) 制造半导体器件的方法
CN1054943C (zh) 制造半导体器件的方法
CN1149682C (zh) 半导体器件的制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1052572C (zh) 制造半导体器件的方法
CN1194378C (zh) 有源矩阵型显示设备
CN1361551A (zh) 一种半导体器件的制造方法
CN1120240A (zh) 半导体器件及其制造方法
CN1111816A (zh) 半导体装置的制造方法及所用设备
CN1051640C (zh) 半导体器件及其制造方法
CN100347822C (zh) 制造显示器件的方法
CN1825600A (zh) 半导体器件
CN1881550A (zh) 一种制造薄膜晶体管和电子器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19991013

Termination date: 20121227