CN102762490B - 具有间隙挡块的微机电系统(mems)及其制造方法 - Google Patents
具有间隙挡块的微机电系统(mems)及其制造方法 Download PDFInfo
- Publication number
- CN102762490B CN102762490B CN201080055688.3A CN201080055688A CN102762490B CN 102762490 B CN102762490 B CN 102762490B CN 201080055688 A CN201080055688 A CN 201080055688A CN 102762490 B CN102762490 B CN 102762490B
- Authority
- CN
- China
- Prior art keywords
- conductive material
- mems
- semiconductor layer
- contact
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0118—Cantilevers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/035—Soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种形成微机电系统(MEMS)(10)的方法,包括:提供封盖衬底(52),提供支撑衬底(12),在支撑衬底上沉积导电材料(22),图案化导电材料以形成间隙挡块(40,44)和触点,其中间隙挡块通过开口(36,38)与触点分隔,在触点上以及开口中形成键合材料(58),其中间隙挡块和触点防止键合材料延伸到开口外,以及通过形成键合材料的步骤将封盖衬底附接至支撑衬底。此外,描述了该结构。
Description
技术领域
本公开总体上涉及微机电系统(MEMS),且更具体涉及用于紧密连接至封盖设备的MEMS。
背景技术
MEMS已经在提供某些功能方面变得不可或缺,诸如处于非常小空间中的加速计以及陀螺仪。存在很多汽车应用,MEMS在许多汽车应用中非常有用,从诸如气囊的相对简单的应用到非常复杂的导航辅助功能。在执行这些功能时,精度可能很重要。通常,MEMS设备自身具有可运动的元件,且通过电容性耦合来检测该运动。在提供对于正执行的功能的精度时,该电容性耦合的可预测性是有用的。电容性耦合可能不会仅在同一MEMS层中,而是可包括耦合至可在MEMS层之上或之下的另一层。在任一情况下,该另一层可并入封盖晶片中。MEMS晶片和封盖晶片协同工作以实现全部期望的功能。这种协同工作可能需要通过触点进行的电连接以及电容性耦合。上述两方面都很重要,且在制造产品时很重要的是期望了解上述两方面的所有特性。这包括可靠性、可制造性、低成本以及精度。
因此,需要对凸现出来的与MEMS有关的任何问题进行改善。
附图说明
通过举例对本发明进行说明,且其不受附图的限制,其中,相同的附图标记指示相似的元件。附图中的元件出于简化和清楚而被图示,并且不一定按比例绘制。
图1是根据一个实施例的MEMS设备的一部分在处理的一个阶段的截面图;
图2是图1的MEMS设备的该部分在处理的后续阶段的截面图;
图3是图2的MEMS设备的该部分在处理的后续阶段的截面图;
图4是图3的MEMS设备的该部分在处理的后续阶段的截面图;
图5是图4的MEMS设备的该部分在处理的后续阶段的截面图;
图6是图5的MEMS设备的该部分在处理的后续阶段的截面图;
图7是图6的MEMS设备的该部分在处理的后续阶段的截面图;
图8是图7的MEMS设备的该部分在处理的后续阶段的截面图;
图9是图8的MEMS设备的该部分以及MEMS设备的另一部分在处理的后续阶段的截面图;
图10是图9的MEMS设备的该部分以及MEMS设备的另一部分在处理的后续阶段的截面图;以及
图11是图10的MEMS设备的该部分以及MEMS设备的另一部分在处理的后续阶段的截面图。
具体实施方式
在一方面中,微机电系统(MEMS)包括用于接触封盖设备的触点。该触点具有中心部,该中心部包括在MEMS设备的顶面之上的支撑部,且键合部在该支撑部上。支撑部由同样在MEMS设备的顶面之上的间隔挡块围绕。支撑部和间隔挡块优选地在顶面之上具有相同高度。
作为一种替代,间隔挡块可高于支撑部。这对于通过沉积而不是蚀刻来建立在顶面之上的间隔挡块的高度是有益的,因为蚀刻更难以控制。间隔挡块在顶面和后续附接的封盖设备之间建立一间距。通过这样处理,所建立的间距在控制MEMS上的电容器板和封盖设备上的电容器板之间的电容量。
本文所述的半导体衬底可以是任何半导体材料或材料的组合,诸如砷化镓、硅锗、绝缘体上硅(SOI)、多晶硅、单晶硅等及以上的组合。
图1中示出的是MEMS设备的接触区10,包括衬底12、衬底12之上的绝缘层13、绝缘层13之上的互连区14、以及互连区14之上的绝缘层16。互连区14的顶表面可视为MEMS设备的顶面15。绝缘层16可以是氧化物并相对较薄,例如1000埃。在本实例中,互连区14可约为25微米厚。绝缘层13可以约为一微米厚的氧化物。衬底12优选为硅,以用于机械支撑,且可被称为处理晶片或更具体地来自处理晶片。
图2中示出的是在选择性蚀刻绝缘层16以留下蚀刻停止区18、19、20以及21之后的接触区10。蚀刻停止区18和20看起来是间隔开的分离区域,但实际上是包围如图所示的蚀刻停止区18和20之间的区域的一个连续区域。蚀刻区域18和20之外是另外的蚀刻停止区19和21,其是通过对绝缘层16进行蚀刻而留下来,且其类似地是与蚀刻停止区18和20间隔开的连续层的实际上不同的截面。
图3中示出的是在互连区14和蚀刻停止区18、19、20、和21上沉积被掺杂以使其导电的导电层22之后的接触区10。多晶硅层22可约为5微米厚。导电层22可以是掺杂的多晶硅。该掺杂可以是原位掺杂或通过注入进行或同时采取上述两种方式进行。
图4中示出的是在多晶硅层22上形成多晶硅层24、在多晶硅层24上形成锗硅(SiGe)层26、以及在SiGe层26上形成锗层28之后的接触区10。SiGe层24中的锗浓度可呈梯度,即开始具有非常低浓度的锗,且最后具有显著高(甚至100%)的锗浓度。锗层28可约为0.5微米厚。为了简化,SiGe层中的锗可简单地为单一浓度,例如按原子量50%。有用的是对多晶硅层24进行掺杂以用于优化后续层(SiGe层24)的沉积。SiGe层26和锗层28用于通过共晶键合而进行接触。锗在非常低的温度下与铝形成共晶键合,从而使其有效地用于以该方式形成接触的目的。SiGe层26提供从多晶硅层22处接触硅到锗层28处的锗的过渡。
图5中示出的是在移除部分SiGe层26和锗层28之后的接触区10。剩余部分的边界对准蚀刻停止区18和20。该蚀刻的主要目的在于从紧接在蚀刻停止区18和20之外的区域移除SiGe层26和锗层28。
图6中示出的是形成并图案化光致抗蚀剂层以留下光致抗蚀剂部分30、32和34之后的接触区10。如图中所示,开口36形成在光致抗蚀剂部分30和32之间,且开口38形成在光致抗蚀剂部分32和34之间。在截面图中,开口36和38看起来是不同的开口,但开口36和38是围绕光致抗蚀剂部分32的一个连续开口的一部分。光致抗蚀剂32大致对准蚀刻停止区18和20的内缘,但延伸以至少少量在蚀刻停止区18和20之上。类似地,光致抗蚀剂30和34具有外缘,该外缘延伸以分别至少少量在蚀刻停止区19和21之上,且光致抗蚀剂30和34具有内缘,该内缘延伸以分别至少少量在蚀刻停止区18和20之上。
图7中示出的是在执行蚀刻以将开口36和38延伸到导电区22中以留下导电部分40、42和44之后的接触区10。蚀刻停止区18、19、20、和21防止蚀刻延伸至互连区14中。蚀刻成分不蚀刻锗和SiGe,使得暴露于光致抗蚀剂部分32外的少量SiGe和锗被蚀刻。导电部分40和42看起来在截面图中是不同的区域,但实际上围绕导电部分42延伸。因此,存在一围绕导电部分42的连续环,其可以是多晶硅。导电部分40和42在顶面15上具有相同高度。该顶面15上的高度通过层22的沉积来建立。该高度不会受到后续蚀刻的显著影响。移除SiGe层26和锗层28的蚀刻对多晶硅具有选择性。在过蚀刻期间,某些最小限度的蚀刻很可能足以移除层24的100埃,但100埃相对于5微米的厚度仅约为其0.2%。
图8中示出的是在蚀刻去除蚀刻停止区18、19、20和21之后的接触区10。这可以是湿法蚀刻或气相蚀刻。在具有导电部分40、42和44的MEMS的处理期间,可能还存在其他氧化物腐蚀,使得蚀刻停止区18、19、20和21的移除可附带实现其他目的。
图9中示出的是接触区10以及电容器区46,该电容器区46邻近互连区14。电容器区46包括在衬底12上的腔体48以及可动构件50,其可以是多晶硅并连接至互连区14。在本实例中,可动构件50通过互连区14而保持在适当位置且可在图9中所示的垂直方向上向上和向下移动。接触区10和电容器区46一起可以被视为MEMS 49。在典型的MEMS设备中,可能存在许多接触区和电容器区。而且触点和互连区的接近度不太可能如图9中所示的那样紧密。相对于其他元件布置可动构件的特定方式有很多种,但可动构件通常将处于腔体中,使得其能移动且还以某种形式被支撑。
图10中示出的是紧接在彼此附接之前的MEMS 49以及封盖晶片51。封盖晶片51包括具有底表面53的功能区52、底表面53上的接触区54、以及底表面53上的电容器板56。接触区54和电容器板56优选为约2微米厚的铝。接触区54正对导电部分42并在导电部分40和44之上延伸,且电容器板56对准可动构件50。
图11中示出的是使用键合材料58利用热和压力在接触区54和导电部分42之间形成共晶键合60将MEMS 49连接到封盖晶片51而形成的设备57,该键合材料58来源于SiGe层26、锗层28以及一部分接触区54。共晶处理导致键合材料58部分地填充开口36和38。该处理使接触区54变形。该处理对接触区54压在多晶硅的导电部分40和44上的外部作用很小。在导电部分40和44以及接触区54之间的接触的最小作用的情况下,可基于导电部分40和44的高度来建立面15和底表面53之间可预知的距离,导电部分40和44的高度进而基于层22的沉积高度。该处理对同样为多晶硅的导电部分42的作用也很小,但共晶处理会改变接触区54。这种变形将难以精确预知,且在缺少导电部分40和44时,这种变形将影响底表面53和顶面15之间的距离。在接触区54和电容器板56具有相同厚度且可动构件的顶表面对准顶面15的情况下,导电部分44的高度62与可动构件50和电容器板56之间的距离64相同。这在电容器板56和可动构件50之间建立了静止电容。可动构件50当移动时将改变其与电容器板56的距离,且因此改变电容器板56的电容,且这样的改变将来自距离64,距离64如通过多晶硅的沉积而高度可控的。在本实例中,静止距离(距离64)与高度64相同,但它们也可在益处相同的情况下不同。例如,可动构件的顶表面可距离顶面15已知变量。类似地,电容器板56的厚度与接触区54的厚度相比可改变一已知量,结果具有同样的可预知距离64。
另一益处是导电部分40和44提供围绕共晶键合60的密封。键合材料58被包含在接触区60的变形部分、导电部分40、42和44以及互连区14的顶表面内。
现在,应当理解的是,已经提供了一种形成微机电系统(MEMS)的方法。该方法包括提供封盖衬底。该方法进一步包括提供支撑衬底。该方法进一步包括在支撑衬底上沉积导电材料。该方法进一步包括图案化导电材料以留下形成间隙挡块和触点的导电部分,其中间隙挡块通过开口而与触点分隔。该方法进一步包括在触点上和开口中形成键合材料,其中间隙挡块和触点防止键合材料延伸到开口外。该方法进一步包括通过形成键合材料的步骤将封盖衬底附接至支撑衬底。该方法可以具有进一步的特征,通过该进一步的特征形成键合材料包括在导电材料上形成半导体层并加热封盖衬底和半导体层,以形成键合材料并将封盖衬底键合至支撑衬底。该方法可在导电部分上形成堆叠,其中形成半导体层的步骤是形成堆叠的步骤的一部分。该方法可以具有进一步的特征,通过该进一步的特征在导电部分上形成堆叠的步骤进一步包括在导电部分上形成包括硅的籽晶层,且在籽晶层上形成包括硅和锗的第一层,且形成半导体层的步骤进一步包括在第一层上形成包括锗的第二层。该方法可以进一步包括在图案化导电材料之前对堆叠进行图案化。该方法可以进一步包括在导电材料上形成氧化物,在导电材料上形成堆叠的步骤之前图案化氧化物,以及在图案化导电材料的步骤之后移除氧化物。该方法可以具有进一步的特征,通过该进一步的特征提供封盖衬底进一步包括提供具有形成具有与封盖衬底的一个表面接触的铝层的封盖衬底,且其中在形成键合材料的步骤之后,铝层与键合材料接触。该方法可以具有进一步的特征,通过该进一步的特征键合材料包括包含铝和锗的共晶材料。该方法可以具有进一步的特征,通过该进一步的特征沉积导电材料的步骤进一步包括沉积掺杂多晶硅。该方法可以具有进一步的特征,通过该进一步的特征将封盖衬底附接至支撑衬底的步骤进一步包括在封盖衬底和支撑衬底的区域中形成电容器。
还描述了一种形成微机电系统(MEMS)的方法。该方法包括提供第一结构,其中第一结构包括封盖晶片以及形成在封盖晶片的边缘上的第一导电材料。该方法进一步包括提供第二结构,其中提供第二结构的步骤包括提供支撑晶片,在支撑晶片上沉积第二导电材料,图案化第二导电材料以形成在第二导电材料中的开口、间隙挡块以及触点,其中开口在间隙挡块和触点之间,并在触点上形成半导体堆叠。该方法进一步包括通过加热半导体层以使其流入开口而将第一结构键合至第二结构,且间隙挡块和触点防止半导体层流到开口外。该方法可以具有进一步的特征,通过该进一步的特征加热半导体层的步骤包括加热半导体堆叠以形成共晶键合材料。该方法可以具有进一步的特征,通过该进一步的特征形成半导体堆叠的步骤包括在第二导电材料上形成包括硅的籽晶层,在籽晶层上形成第一半导体层,其中第一半导体层包括硅和锗,以及在第一半导体层上形成第二半导体层,其中第二半导体层包括锗,且加热半导体堆叠以形成共晶键合材料的步骤包括形成包含共晶键合材料的铝和锗。该方法可以进一步包括在图案化第二导电材料的步骤之前图案化所述堆叠。该方法可以进一步包括在第二导电材料上形成氧化物,在形成半导体堆叠的步骤之前图案化氧化物,以及在图案化第二导电材料的步骤之后移除氧化物。该方法可以具有进一步的特征,通过该进一步的特征沉积第二导电材料的步骤进一步包括沉积掺杂多晶硅。该方法可以具有进一步的特征,通过该进一步的特征在将第一结构键合至第二结构的步骤之后,第一结构和第二导电材料彼此分隔约等于间隙挡块的高度的尺寸。
还公开了一种微机电系统(MEMS)。MEMS包括支撑衬底。MEMS进一步包括以预定水平形成于支撑衬底上的触点。MEMS进一步包括邻近并以预定水平形成的间隙挡块。MEMS进一步包括形成在触点上以及在触点和间隙挡块之间的键合材料,其中触点和间隙挡块防止键合材料延伸超过处于预定水平的间隙挡块和触点。MEMS进一步包括与键合材料接触的金属层。MEMS进一步包括金属层上的封盖衬底。MEMS可以具有进一步的特征,通过该进一步的特征键合材料包括包含铝和锗的共晶材料。MEMS可以具有进一步的特征,通过该进一步的特征触点和间隙挡块包括多晶硅。
此外,说明书和权利要求书中的术语“前”,“后”,“顶”,“底”,“之上”,“之下”等(如果存在的话)用于说明性目的且不一定用于描述永久的相对位置。可以理解的是如此使用的术语可在适当情况下互换,使得本文所述的本发明的实施例例如能够在不同于上述或本文中所述的取向的其他取向上进行操作。
此外,本文使用的术语“一个”定义为一个或一个以上。而且,权利要求中使用的诸如“至少一个”以及“一个或一个以上”之类的引导性短语不应当被解释成暗示通过不定冠词“一个”引入另一要求保护的元素将包含这样引入的要求保护的元素的任何特定权利要求限制为仅包含一个这样的元素的发明,即使当相同的权利要求包括引导性短语“一个或一个以上”或“至少一个”以及诸如“一个”的不定冠词时。这也适用于定冠词的使用。
除非另外说明,否则诸如“第一”和“第二”之类的术语用于任意区分这样的术语描述的元件。因此,这些术语不一定意在指示这样的元件的时间上或其他优先化。
虽然本文已经参考特定实施例对本发明进行了说明,但在不脱离如以下权利要求阐述的本发明的范围的情况下,可对本发明进行各种修改和改变。例如,可使用其他键合材料以及可使用其他尺寸。而且,共晶键合存在特定益处,在除了共晶键合之外的背景下使用所描述的方法可能是有益的。因此,说明书和附图应当被视为说明性而非限制性的,且所有这样的修改都意在包括在本发明的范围之内。本文中参考特定实施例说明的任何益处,优点或问题的解决方案不意在被解释为任何或全部权利要求的关键,要求的或必要特征或元素。
Claims (12)
1.一种形成微机电系统(MEMS)的方法,包括:
提供封盖衬底;
提供支撑衬底;
在所述支撑衬底上沉积导电材料;
图案化所述导电材料以留下形成间隙挡块和触点的导电部分,其中所述间隙挡块通过开口与所述触点分隔;
在所述触点上以及所述开口中形成键合材料,其中所述间隙挡块和所述触点防止所述键合材料延伸到所述开口外;以及
通过形成所述键合材料的步骤将所述封盖衬底附接至所述支撑衬底;
其中形成所述键合材料包括:
在所述导电材料上形成半导体层;以及
加热所述封盖衬底以及所述半导体层以形成所述键合材料并将所述封盖衬底键合至所述支撑衬底;以及
进一步包括在所述导电材料上形成堆叠,其中形成所述半导体层的步骤是形成所述堆叠的步骤的一部分;
在所述导电部分上形成所述堆叠的步骤进一步包括:
在所述导电部分上形成包括硅的籽晶层;以及
在所述籽晶层上形成包括硅和锗的第一层;以及
其中形成所述半导体层的步骤进一步包括在所述第一层上形成包括锗的第二层。
2.根据权利要求1所述的方法,进一步包括:
在图案化所述导电材料的步骤之前图案化所述堆叠。
3.根据权利要求2所述的方法,进一步包括:
在形成所述导电材料之前形成氧化物;
在所述导电材料上形成所述堆叠的步骤之前图案化所述氧化物;以及
在图案化所述导电材料的步骤之后移除所述氧化物。
4.根据权利要求2所述的方法,其中提供所述封盖衬底进一步包括提供具有与封盖衬底的一个表面形成接触的铝层的封盖衬底,且其中在形成所述键合材料的步骤之后,所述铝层与所述键合材料接触。
5.根据权利要求4所述的方法,其中所述键合材料包括包含铝和锗的共晶材料。
6.根据权利要求1所述的方法,其中沉积所述导电材料的步骤进一步包括沉积掺杂多晶硅。
7.根据权利要求1所述的方法,其中将所述封盖衬底附接至所述支撑衬底的步骤进一步包括在所述封盖衬底和所述支撑衬底的区域中形成电容器。
8.一种形成微机电系统(MEMS)的方法,包括:
提供第一结构,其中所述第一结构包括封盖晶片和形成在所述封盖晶片的边缘上的第一导电材料;
提供第二结构,其中提供所述第二结构的步骤包括:
提供支撑晶片;
在所述支撑晶片上沉积第二导电材料;
图案化所述第二导电材料以形成所述第二导电材料中的开口、间隙挡块以及触点,其中所述开口在所述间隙挡块和所述触点之间;以及
在所述触点上形成半导体堆叠;以及
通过加热所述半导体层以使其流入所述开口中并且所述间隙挡块和所述触点防止所述半导体层流到所述开口外而将所述第一结构键合至所述第二结构;
其中加热所述半导体层的步骤包括加热所述半导体堆叠以形成共晶键合材料;以及
形成所述半导体堆叠的步骤包括:
在所述第二导电材料上形成包括硅的籽晶层;
在所述籽晶层上形成第一半导体层,其中所述第一半导体层包括硅和锗;以及
在所述第一半导体层上形成第二半导体层,
其中所述第二半导体层包括锗;以及
其中加热所述半导体堆叠以形成所述共晶键合材料的步骤包括形成包括共晶键合材料的铝和锗。
9.根据权利要求8所述的方法,进一步包括在图案化所述第二导电材料的步骤之前图案化所述堆叠。
10.根据权利要求9所述的方法,进一步包括:
在形成所述第二导电材料之前形成氧化物;
在形成所述半导体堆叠的步骤之前图案化所述氧化物;以及
在图案化所述第二导电材料的步骤之后移除所述氧化物。
11.根据权利要求8所述的方法,其中沉积所述第二导电材料的步骤进一步包括沉积掺杂多晶硅。
12.根据权利要求8所述的方法,其中在将所述第一结构键合至所述第二结构的步骤之后,所述第一结构和所述第二导电材料彼此分隔约等于所述间隙挡块的高度的尺寸。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/632,940 | 2009-12-08 | ||
US12/632,940 US8119431B2 (en) | 2009-12-08 | 2009-12-08 | Method of forming a micro-electromechanical system (MEMS) having a gap stop |
PCT/US2010/057618 WO2011071685A2 (en) | 2009-12-08 | 2010-11-22 | Micro electromechanical systems (mems) having a gap stop and method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102762490A CN102762490A (zh) | 2012-10-31 |
CN102762490B true CN102762490B (zh) | 2015-09-23 |
Family
ID=44081202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080055688.3A Expired - Fee Related CN102762490B (zh) | 2009-12-08 | 2010-11-22 | 具有间隙挡块的微机电系统(mems)及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8119431B2 (zh) |
JP (1) | JP5794742B2 (zh) |
CN (1) | CN102762490B (zh) |
WO (1) | WO2011071685A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058143B2 (en) * | 2009-01-21 | 2011-11-15 | Freescale Semiconductor, Inc. | Substrate bonding with metal germanium silicon material |
US8461656B2 (en) * | 2010-06-30 | 2013-06-11 | Freescale Semiconductor, Inc. | Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS) |
US8652865B2 (en) * | 2011-08-16 | 2014-02-18 | Freescale Semiconductor, Inc. | Attaching a MEMS to a bonding wafer |
US8633088B2 (en) | 2012-04-30 | 2014-01-21 | Freescale Semiconductor, Inc. | Glass frit wafer bond protective structure |
CN104241147A (zh) * | 2013-06-14 | 2014-12-24 | 无锡华润上华半导体有限公司 | 一种基于铝锗共晶的低温键合方法 |
CN106373900A (zh) * | 2015-07-20 | 2017-02-01 | 中芯国际集成电路制造(北京)有限公司 | 晶圆级键合封装方法以及共晶键合的晶圆结构 |
CN109422234B (zh) * | 2017-09-01 | 2021-04-09 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其制造方法 |
CN107902626A (zh) * | 2017-11-15 | 2018-04-13 | 上海华虹宏力半导体制造有限公司 | 共晶键合的方法及半导体器件的制造方法 |
US20190202684A1 (en) * | 2017-12-29 | 2019-07-04 | Texas Instruments Incorporated | Protective bondline control structure |
WO2021134688A1 (zh) * | 2019-12-31 | 2021-07-08 | 瑞声声学科技(深圳)有限公司 | 一种制作mems驱动器的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346742B1 (en) * | 1998-11-12 | 2002-02-12 | Maxim Integrated Products, Inc. | Chip-scale packaged pressure sensor |
EP1720204A1 (en) * | 2005-05-03 | 2006-11-08 | Rosemount Aerospace Inc. | Transient liquid phase eutectic bonding |
CN101331080A (zh) * | 2005-10-14 | 2008-12-24 | 意法半导体股份有限公司 | 用于集成器件的衬底级组件、其制造工艺及相关集成器件 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3613838B2 (ja) | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
EP1219565A1 (en) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Process for manufacturing integrated devices having connections on separate wafers and stacking the same |
US6617524B2 (en) | 2001-12-11 | 2003-09-09 | Motorola, Inc. | Packaged integrated circuit and method therefor |
US7138293B2 (en) | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
US7037805B2 (en) * | 2003-05-07 | 2006-05-02 | Honeywell International Inc. | Methods and apparatus for attaching a die to a substrate |
US7098070B2 (en) * | 2004-11-16 | 2006-08-29 | International Business Machines Corporation | Device and method for fabricating double-sided SOI wafer scale package with through via connections |
US7442570B2 (en) | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
US7538401B2 (en) * | 2005-05-03 | 2009-05-26 | Rosemount Aerospace Inc. | Transducer for use in harsh environments |
US7303976B2 (en) * | 2005-05-10 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Wafer bonding method |
US7569926B2 (en) * | 2005-08-26 | 2009-08-04 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy with raised feature |
DE102006011545B4 (de) | 2006-03-14 | 2016-03-17 | Robert Bosch Gmbh | Mikromechanisches Kombi-Bauelement und entsprechendes Herstellungsverfahren |
JP2010036280A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Holdings Co Ltd | Mems構造体の製造方法 |
JP5237733B2 (ja) * | 2008-09-22 | 2013-07-17 | アルプス電気株式会社 | Memsセンサ |
US7846815B2 (en) * | 2009-03-30 | 2010-12-07 | Freescale Semiconductor, Inc. | Eutectic flow containment in a semiconductor fabrication process |
-
2009
- 2009-12-08 US US12/632,940 patent/US8119431B2/en not_active Expired - Fee Related
-
2010
- 2010-11-22 WO PCT/US2010/057618 patent/WO2011071685A2/en active Application Filing
- 2010-11-22 JP JP2012543137A patent/JP5794742B2/ja not_active Expired - Fee Related
- 2010-11-22 CN CN201080055688.3A patent/CN102762490B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346742B1 (en) * | 1998-11-12 | 2002-02-12 | Maxim Integrated Products, Inc. | Chip-scale packaged pressure sensor |
EP1720204A1 (en) * | 2005-05-03 | 2006-11-08 | Rosemount Aerospace Inc. | Transient liquid phase eutectic bonding |
CN101331080A (zh) * | 2005-10-14 | 2008-12-24 | 意法半导体股份有限公司 | 用于集成器件的衬底级组件、其制造工艺及相关集成器件 |
Also Published As
Publication number | Publication date |
---|---|
CN102762490A (zh) | 2012-10-31 |
WO2011071685A3 (en) | 2011-09-09 |
WO2011071685A2 (en) | 2011-06-16 |
JP2013512792A (ja) | 2013-04-18 |
JP5794742B2 (ja) | 2015-10-14 |
US20110133294A1 (en) | 2011-06-09 |
US8119431B2 (en) | 2012-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102762490B (zh) | 具有间隙挡块的微机电系统(mems)及其制造方法 | |
US7898046B2 (en) | Microelectromechanical systems encapsulation process | |
US8058143B2 (en) | Substrate bonding with metal germanium silicon material | |
JP4438786B2 (ja) | Mems振動子及びその製造方法 | |
EP2297025B1 (en) | Mems devices | |
US8940616B2 (en) | Bonding method using porosified surfaces for making stacked structures | |
JP2011505264A (ja) | 集積回路及びカプセル化されたn/memsを備えた装置及びその製造方法 | |
CN103917482B (zh) | 具有掩埋的导电区域的微机电器件及其制造工艺 | |
CN105480936A (zh) | 一种半导体器件及其制作方法和电子装置 | |
US8828772B2 (en) | High aspect ratio MEMS devices and methods for forming the same | |
DE102015206996A1 (de) | Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur | |
TW202239697A (zh) | 電可致動的微機電系統開關 | |
TW201728525A (zh) | 藉由將表面粗糙化而改良靜摩擦之方法 | |
CN105197871A (zh) | Mems器件及其制造方法 | |
US8648432B2 (en) | Fully embedded micromechanical device, system on chip and method for manufacturing the same | |
TWI708735B (zh) | 封裝的形成方法 | |
US8932893B2 (en) | Method of fabricating MEMS device having release etch stop layer | |
Lee et al. | Titanium nitride sidewall stringer process for lateral nanoelectromechanical relays | |
CN205115037U (zh) | Mems器件 | |
US20150151961A1 (en) | Lateral etch stop for nems release etch for high density nems/cmos monolithic integration | |
CN102583217B (zh) | 微机电系统元件及用于其中的防止变形结构及其制作方法 | |
US20050042791A1 (en) | Micromachined device having electrically isolated components and a method for making the same | |
US20220328258A1 (en) | Mems switch including an embedded metal contact | |
EP3469625A1 (en) | Thermocompression bonding with raised feature | |
WO2009061168A1 (en) | Fabrication method of a micromechanical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150923 Termination date: 20191122 |