CN102027585B - 电路模块及其制造方法 - Google Patents

电路模块及其制造方法 Download PDF

Info

Publication number
CN102027585B
CN102027585B CN2009801172483A CN200980117248A CN102027585B CN 102027585 B CN102027585 B CN 102027585B CN 2009801172483 A CN2009801172483 A CN 2009801172483A CN 200980117248 A CN200980117248 A CN 200980117248A CN 102027585 B CN102027585 B CN 102027585B
Authority
CN
China
Prior art keywords
contact
layer
conductor
intermediate layer
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801172483A
Other languages
English (en)
Other versions
CN102027585A (zh
Inventor
P·帕姆
R·图奥米宁
A·伊赫拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatec Co., Ltd
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39523098&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102027585(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of CN102027585A publication Critical patent/CN102027585A/zh
Application granted granted Critical
Publication of CN102027585B publication Critical patent/CN102027585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种电路模块及其制造方法，包括：绝缘层(1)；位于绝缘层(1)内部的至少一个元件(6)，其包括接触区域(7)，接触区域的材料包括第一金属。导体(22)位于绝缘层(1)的表面上，其包括至少第一层(12)和第二层(32)，方式是至少第二层(32)包括第二金属。电路模块包括在接触区域(7)和导体(22)之间形成电接触的接触部件，该接触部件本身包括位于接触区域(7)的材料的表面上的中间层(2)，中间层包括第三金属，其中第一、第二和第三金属是不同的金属，并且中间层(2)和接触区域(7)之间的接触表面面积(ACONT1)小于接触区域(7)的表面面积(APAD)。

Description

电路模块及其制造方法
技术领域
本发明涉及电路模块，该电路模块包括绝缘层和绝缘层内部的至少一个元件，该至少一个元件包括接触区域。此外，该电路模块包括位于绝缘层表面上的导体，通过该导体可以连接到一个元件，以形成位于该元件外部的电路的一部分。为了建立电接触，电路模块包括位于该元件的接触区域和该导体之间的接触部件。
本发明还涉及用于制造前述电路模块的方法。
背景技术
在背景技术中，描述了多种不同的方法，通过这些方法可以制造包括位于绝缘材料内部的元件的电路模块。背景技术还披露了通过接触部件制造到一个元件的接触端子的电接触的多个解决方案，以及用于制造连接到接触部件的导体图案层的方法。
当评估电路模块和制造方法时，应该注意通过该方法获取的电路模块的特性，例如所获取的价格、机械耐久性和厚度(薄度)。依赖于该应用，显著的因素还可以是电接触的质量和耐久性以及整个模块的电特性的可靠性和质量。关于制造所检测的显著的特性还可以是例如所使用的制造方法的可靠性、产量、效率、价格和环境友好程度。制造方法的实现能力还受到原材料的可用性以及该方法在电路模块中布置不同类型元件的能力的影响。
总之，对于制造方法和电路模块的需求设置从而非常不同并且根据应用变化。在此情况中，仍然需要在该部分中开发新的电路模块结构和制造方法来提供新的或者改进的性质或者性质的组合。
改进的一个方面是将元件以无凸块(bumpless)的形式布置在电子模块中，即不会增加元件的接触区域顶部的凸块。由于在制造期间不需要将元件运输到单独的制造工厂来形成凸块，所以可以获取成本效益。
申请人自己的专利和专利申请的公开文件也披露了一些制造技术，这些制造技术也可以用于和无凸块的元件相关的应用。所描述的技术特别适合用于其中接触区域的材料是铜的元件。申请人自己的公开文本中可以被认为最接近本发明的是国际专利申请公开文件WO 2004/089048，WO2005/027602，WO 2005/125298，WO 2006/013230，WO 2006/056643，WO2006/134216，WO 2006/134217，和WO 2007/107630。
然而，目前在半导体工艺很少将铜用作导体材料。最通用的导体材料是铝。另一方面，在电路板制造中，铜是主要的导体材料。电路模块的铜导体可以直接在铝接触区域的顶部上生长，但是铜和铝之间的接触是脆弱的，使得该类型的模块不适合用在机械压力作用于电路模块的应用中。
使用铝的接触区域或者包含铝的接触区域的改进的可能性意味着在电路模块和制造方法中，在半导体制造工序和表面的钝化之后，可以立即使用以无凸块方式的常用半导体电路。由于铝是广泛用在半导体工业中的导体材料，则电路模块的接触部件和铝之间的良好的兼容性还可以确保适合的半导体电路可以被大量并且经济地得到。在元件封装工艺的技术领域中尝试开发这样的制造方法已经进行了很多年。在这种元件封装方案中，目的是形成一种技术，通过该技术，围绕元件可以制造相对小的元件封装，电路板随后可以接附到元件上。与封装技术不同，本发明涉及的电路模块的制造技术的目标是可以使用相同工艺制造整个电路板，使得彻底消除单个元件的封装阶段。当然，这并不排除使用电路模块的制造方法仅仅制造一个元件封装的可能性。
Noyori等人的美国专利4246595披露了一种方法，其中，元件的接触区域和绝缘板相接触，在该绝缘板中已经形成V形开口。首先，钛(Ti)或者铬(Cr)层在开口和铝接触区域的表面上生长。该中间金属层旨在阻止铜扩散到铝和半导体元件中，并且来改进铜和铝之间的接合。此外，中间层在稍后的电化学生长(电镀)过程中用作电导体，所以中间金属层还将可靠地覆盖开口的侧壁。钛或者铬层的生长需要使用溅射技术，基于该原因，开口还必须是清晰的V形。当在(电路模块)大的表面上使用溅射技术时，成本是昂贵的，而V形开口还降低了可用的传导密度。在Eichelberger等人的美国专利4783695和48941115以及Fillion等人的美国专利5353195中披露了对应类型的压缩结构。
在Eichelberger等人的美国专利6396148中，还进行尝试来通过在铝接触区域的表面上生长镍层，来形成中间金属层，以解决关于溅射的问题。根据该专利，通过化学生长方法(非电镀)来执行镍的生长。也覆盖绝缘材料中形成的开口的侧壁的用于接触的另一层通过化学生长方法在镍层顶部生长。在该方法中，元件首先通过其侧面和背面来接附到绝缘层，并且之后在元件的前表面和接触区域的顶部上涂覆可光致图案化的聚合体。通过将聚合体暴露于光线下并且对其显影，来对聚合体形成图案，以形成用于接触的开口。
一种方法是在电路模块的电路板部分的导体的表面上生长凸块并且将元件通过芯片倒装技术接附到导体，例如，通过超声键合。这样的方法在申请人的国际专利申请WO 2006/134220中披露。关于接触的产量和质量的问题和使用倒装技术的方法相关。
发明内容
本发明的目的是提供新的接触部件结构，针对使用无凸块的元件以及电路模块和使用这样的结构的制造方法。
根据本发明的一个方面，在电路模块中使用无凸块的元件，其接触区域的材料是与电路模块的导体层的导体不同的金属或者金属合金。电路模块的导体和元件的接触区域通过接触部件互相连接，该接触部件包括中间层，该中间层包含位于接触区域的材料的表面上的第三金属或者金属合金，该第三金属或者金属合金不同于接触区域和导体的材料。此外，每个接触部件的中间层和元件的接触区域之间的接触表面面积小于接触区域的表面面积。
根据本发明的另一方面，提供一种制造方法来制造上述的电路模块，其中通过聚合体层将该元件接附到导体薄片层或者导体图案层并且通过聚合体层制成接触部件。当制造接触部件时，在接触区域的位置处在接触区域的顶部上的聚合体层中形成接触孔。接触孔的尺寸设计为使得每个接触孔和对应接触区域之间的接触表面面积小于接触区域的总的表面面积。之后，在接触孔中以这样的方式填充导体材料：通过以中间层涂覆接触区域的表面来开始填充，例如通过使用一个或者多个化学金属生长方法。
从而，获取新的一类电路模块和制造方法，其可以提供关于一些电路模块的应用的一些优点。
此外，本发明的一些特定实施例还提供一些附加的优点。
在一个实施例中，元件用在电路模块中，该元件的接触区域的材料包括铝并且接触部件包括位于包括铝的这些接触区域的表面上的含锌层。此外，接触部件以这样的方式来制造：含锌层和接触区域之间的接触表面面积小于实际接触区域的总的表面面积。
由于在铝接触区域的表面上涂覆含锌层阻止了铝表面的再次氧化并且允许在铝和下一层之间产生良好的接附，因此含锌层可以认为在电接触方面很有效。此外，含锌层改进了对穿过铝和其他金属中间层之间的界面所形成的接触的横向应力的机械耐久性。
已经注意到，通过使用双重锌酸盐处理可获得极好的机械耐久性，其中双重锌酸盐处理是指包含元件的半成品遭受至少两次锌酸盐处理。因此，可在铝接触表面的顶部上生长更平滑和致密的锌层。在单个锌酸盐处理之后，仅在接触表面的一些区域上存在锌，或者该层是多孔的，从而在优选实施例中使用双重锌酸盐处理。
使用比接触区域更窄的接触部件的一个可能性其自身通过允许和接触部件相连接的导体也被制成窄的，可以在一定程度上提供优点，在特定实施例中，接触部件垂直方向的宽度基本一致，或者朝向元件方向适度变窄。
在制造工艺的实施例中，其中接触开口在接附到元件之前在导体图案层的导体薄片中制成，元件可以相对于接触开口对准接附，另外制造接触部件所需的接触孔还可以通过这些接触开口而被制造，该制造利用导体薄片或者导体图案层的材料作为掩膜。在这样的实施例中，当在接触部件和接触区域之间对准时可以获得优势。此外，因为例如可以使用二氧化碳激光来开孔，所以就接触孔的制造而言可以获得优势。
在使用激光打开接触孔的实施例中，可以同时对一个元件或者一组元件打开接触孔，因此可首先在第一元件的接触区域的顶部上穿过接触孔制造第一中间层，并且随后在第二元件的接触区域的顶部上通过开口的接触孔来制造第二中间层。因此，其接触区域的材料互相不同并且与相同的中间层的生长工艺不兼容的元件可以在同一工序中被安装。
在一个实施例中，可以通过互相不同的聚合体层来将元件接附到导体。从而，元件和导体之间的绝缘特性可以布置为还适用于不同的机械和电需求。
附图说明
图1-8示出在使用根据一个实施例的制造方法时的电路模块的中间阶段。
图9示出根据一个实施例的电路模块的一个例子。
图10-17示出当使用根据第二实施例的制造方法的电路模块的中间阶段。
图18-23示出当使用根据第三实施例的制造方法的电路模块的中间阶段。
图24示出当使用根据第四实施例的制造方法的电路模块的中间阶段。
图25示出为电路模块的接触部件制造的接触孔和其尺寸的例子。
图26示出可能的接触孔的例子。
图27示出在图26的接触孔中制造的中间层的一些实施例。
图28示出一个接触部件结构。
图29示出第二接触部件结构。
图30示出第三接触部件结构。
图31示出第四接触部件结构。
图32示出第五接触部件结构。
图33示出第六接触部件结构。
具体实施方式
图1-9示出根据一个实施例的制造方法的一个示例性应用。在此实施例中，从例如是金属材质的导体薄片12开始制造。适合的导体薄片12例如是铜膜，其厚度在1-70μm的范围中，典型地在3-12μm的范围中。除了裸的导体薄片12外，还可以使用分层的片作为基材，分层片包括导体薄片12和在其表面上的绝缘层13，绝缘层13在图1中以虚线示出。在以下描述的实施例中，可以使用这样的分层片12、13代替导体薄片12。
与图1所示不同，还可以使用包括位于导体薄片12的第二表面上的支撑膜的分层片。支撑膜位于导体薄片的相对于接附到导体薄片的元件相反的表面上。如果分层片还包括绝缘层13，支撑膜将位于导体薄片与绝缘膜13相反的一侧。支撑膜可以用来例如改进在导体薄片12或者分层片12、13的制造工艺开始时的机械刚性和处理方便度。然而，支撑膜旨在处理的后一阶段被移除。还可以通过从制造支撑膜来开始制造过程，而有图案或者无图案的导体薄片12在该支撑膜表面上制成。在应用实例中描述的处理例子和阶段还可以相应地在使用支撑膜时执行，尽管这没有单独描述。然而，在之后的描述中，仅在使用支撑膜的实施例的情况中关注特别值得注意的某事时才会引用支撑膜。实际的支撑膜可以例如是电传导材料，诸如铝(Al)、钢或者铜，或者是绝缘材料，诸如聚合体。支撑膜的厚度可以是例如25-400μm。支撑膜的厚度典型的范围在35-105μm。
接着，在导体薄片12中制造接触开口8，其位于导体薄片12上，其方式是这些接触开口被布置在元件的接触端子在正制造的模块中的放置位置处。因此，对于元件的每个接触端子，在导体薄片12中制造单个的接触开口8。在此实施例中，接触开口8可以使用UV激光辅助制造。接触开口8还可以使用例如钻孔、研磨或者蚀刻来制造。在使用支撑膜的实施例中，接触开口8优选地从相反表面的方向制造，以此方式其可以完全穿入导体薄片12中。然而，接触开口不需要穿透该片，而是，该方法也可以设计成使接触开口8仅延伸到支撑膜的材料的表面或者在支撑膜的材料中形成凹槽，而不需要完全穿通，其可以达到同样好的效果。如果使用在之后阶段通过蚀刻变薄的厚的导体薄片，则接触开口也不需要完全穿过导体薄片。
在图1的实施例中，以这样的方式制造接触开口8：接触开口8的尺寸小于布置在开口8处的接触材料的接触表面区域。接触开口典型地是圆形的，但是也可以使用其它形状。以使得接触端子的接触表面可以完全覆盖接触开口8的方式来选择接触开口8的形状和尺寸。
根据图2，通过在导体薄片12的表面上和元件的相连区域中涂覆粘合层5。粘合层也将覆盖接触开口8。粘合剂5还可以在元件的表面涂覆。粘合剂还可以涂覆在元件和导体薄片12的表面上。典型地，粘合剂局部涂覆，使得粘合层5仅位于元件的连接区域中。
术语粘合剂是指一种材料，通过这种材料可以将元件接附到作为基座的导体薄片12或者绝缘层13。粘合剂的一个特性是粘合剂能够以相对液体的形式涂覆在将被粘合的表面上，或者以其他形式来适应表面形状，例如以膜的形式。粘合剂的第二特性是粘合剂在涂覆之后会硬化或者至少部分可以硬化，这样粘合剂可以将元件固定就位(相对于导体薄片12)，至少直到部件以其他方式固定到结构中。粘合剂性能的第三特性是粘合能力，即粘合到被粘合表面上的能力。
术语粘合是指利用粘合剂使将要互相粘合的片的连接在一起。在此实施例中，在元件和用作基座的导体薄膜12或者绝缘层13之间引入粘合剂，并且元件相对于该基座位于合适的位置，其中粘合剂与元件和基座相接触，并且粘合剂至少部分填充元件和基座之间的空间。之后，粘合剂(至少部分)硬化，或者粘合剂(至少部分)主动硬化，使得元件借助于粘合剂接附到其基座。在一些实施例中，元件的突出接触件可以在粘合期间从粘合层伸出以接触基座。
该实施例中所使用的粘合剂典型地是基于环氧的粘合剂，例如热固化环氧粘合剂。以使得所使用的粘合剂对基座与元件具有足够的粘着力的方式来选择粘合剂。粘合剂的优选特性是合适的热膨胀系数，使得粘合剂的热膨胀不会和处理期间周围材料的热膨胀区别太大。对于所选粘合剂优选的是具有短的硬化时间，优选最多几秒。在此时间内，对于粘合剂良好的是至少部分硬化，使得粘合剂可以将元件固定就位。最终的硬化会占据较长的时间并且甚至计划和之后的处理阶段一起发生。此外，在选择粘合剂时需要考虑之后处理阶段所导致的应力，诸如热、化学或者机械应力。粘合剂的电传导性优选与绝缘材料的电传导性具有相同数量级。
接着，考虑包括接触端子7和17的元件6和16。元件6和16是半导体元件，例如处理器、存储器芯片或者其他微电路。元件6的接触端子是接触区域7，其大体位于元件的表面的水平面上。元件6的这样的接触区域7在半导体元件的制造过程期间在半导体工厂中制成。接触区域7典型地在制造过程中所使用的金属上形成导体图案的表面。半导体元件的制造过程中所使用的金属典型地是铝，但是也可以使用其他金属、金属合金或者其他导体材料。例如，在半导体元件的制造过程中铜的使用变得普遍。
部件16的接触端子是接触凸块17，其从元件的表面的水平面突出。在制造半导体元件16之后，在凸块制造的工序中，典型地在单独的工厂中产生这样的接触凸块17。接触凸块17可以包括一种或者多种金属、金属合金或者其它导电材料。典型地，接触凸块17的外表面即接触表面使用铜或者金制成。
将元件6和16相对于接触开口8对准，从而使每个接触端子7、17紧挨着对应的接触开口8并且压在粘合层5上。之后，粘合剂至少部分硬化，从而阻止或者最小化元件6、16和导体薄片12对准之后的相对移动。在对准和粘合中，目标是将接触开口8定位在对应接触端子7、17的中央。
之后，绝缘片11以及连成一体的绝缘片10在导体薄片12的顶部上层压，其中，绝缘片11中制成用于元件6和16的开口，连成一体的绝缘片10是未硬化或者预硬化的聚合体。在层压期间，绝缘片10、11熔化在一起并且形成围绕元件6、16的连成一体的绝缘层1。在图2的实施例中，绝缘片11是充满聚合体的纤维膜，或者包含预硬化聚合体并且使用纤维材料强化的片。聚合体可以例如是环氧的并且纤维强化可以例如是玻璃纤维膜。适合的绝缘片11的材料的典型例子是FR4类型的玻璃纤维强化的环氧片。当然也可以使用其它强化和聚合体材料组合。当使用多种绝缘片11时，这些片可相互不同。
在图2和3中，以波浪阴影示出纤维材料。在以下图中，没有示出纤维材料19，但这些结构也包括纤维材料19。绝缘片11或多层绝缘片11中包括的纤维材料19用于强化，提供具有机械强度的电子模块。根据图2的例子，在元件6和16的位置处的绝缘片11中制造孔4。绝缘片11被打孔，以在绝缘片11中包括的纤维材料19中制造用于元件的开口。在不打孔时，该元件可以在层压期间压在纤维材料层19上。另一方面，未打孔的绝缘层10可以根据具体实施例是纤维强化的或者未强化的。
典型地以如下方式选择绝缘片10、11，即：绝缘片10、11包含足够的液体聚合体以便在层压阶段中聚合体在原件周围流动，从而充分填充绝缘片11中为元件6、16制成的孔4。随后获得图3中所示的结构，其中绝缘片1包含致密的聚合体层，其包含一个或者多个纤维材料19的加强件。聚合体层紧密连接到纤维层19，而致密聚合体层还将元件6、16接附到该表面，使得形成致密、一体和机械加强的绝缘层，其包含元件6和16并且此外还是用纤维材料19强化的。
在图2的例子中，使用一体的绝缘片10，尽管绝缘片10还可在结构中略去。在该情况中，绝缘片11或者多层绝缘片11以如下方式选择，即：其自身已经具有足够的液体聚合体来填充围绕元件6、16的绝缘片11中的孔4。然而，通过使用单独的绝缘片10可以容易地确保该孔4的填充。
导体薄片14优选是类似于导体薄片12的材料并且和导体薄片12的厚度相同，还和绝缘片10、11一起被层压成单个结构。因此，绝缘层1和元件6、16维持在对应的导体薄片12和14之间。图3示出该模块结构的中间阶段。在图3的中间阶段中，粘合剂位于接触端子7、17的接触表面上，还典型地位于接触开口18中。在图4所示的阶段中，移除该粘合剂并且在接触开口8的位置形成延伸到接触端子7、17的接触表面的接触孔18。
参考图3，还可进一步表明该结构可以以一体的纤维材料层19蔓延在元件6、16和导体薄片14之间的方式制成。当元件6、16的厚度显著低于绝缘层1的厚度时，可以使用这样的结构。该结构可以例如以在该结构上层压包含纤维材料层19的一体绝缘片10的方式制造。
如果在该实施例中使用在导体薄片12表面上的支撑膜，则如结合图1所描述的，最适合在层压之后移除支撑膜，即在图3和图4中所示的中间阶段。
在可能的支撑层层压和移除之后，移除在接触开口8中以及接触开口8与接触端子7、17之间建立的粘合层。在图示实施例中，通过使用二氧化碳激光的激光消融方法来执行粘合剂的移除。二氧化碳激光蒸发诸如以环氧为基料的粘合剂的有机绝缘物质的能力是良好的，而其蒸发铜或其他金属的能力是不足的，使得导体薄片12可以用作制作接触孔18的掩膜。因此，可以制造直径低于二氧化碳激光光束直径的接触孔18。该特性产生显著的优点，因为二氧化碳激光的光束的最小直径典型在75μm的级别，考虑到精准的电子模块结构的制造，该直径过大。另一方面，明显地，UV激光可以典型地用来制造更加精准的结构。UV激光的光束的最小直径可以例如是25μm，而另一方面UV激光不适合用来从接触开口8以及从接触开口8与接触端子7、17之间移除粘合剂。
因此，导体掩膜的使用允许在绝缘材料中制造十分精准限定和精准定位的接触孔18，绝缘材料例如是在本实施例中使用的粘合剂5。此外，使用二氧化碳激光允许在相同的处理阶段清洁接触端子7、17的接触表面，而不会显著的损伤或者破坏接触端子7、17的危险。该实施例中，导体薄片12是铜的而接触端子7、17也是金属的，使得其对二氧化碳激光的光束不敏感，使得该工序可以按照如下方式设计，即：确保接触端子7、17的接触表面足够清洁。所描述方法的优点在于使用UV激光可以很精准地在导体薄片12中制造接触开口8，并且之后接触开口可以用作掩膜，用来通过不精准但对于结构安全的二氧化碳激光来制造接触孔18。
如果导体薄片12的接触孔8仅在该处理阶段制造，由于穿透导体薄片12所需的能量显著大于穿透接触端子7、17和导体薄片12之间的粘合剂或者其他绝缘体所需的能量，所以对于加工导体薄片12的金属所使用的方法(例如UV激光)将更容易损伤接触端子7、17。在这样的制造方法中，对于精准地停止在正确深度处的钻孔是具有挑战性的。此外，由于在层压期间引发的变形和由于元件的接触端子7、17不能透过固体金属膜被看到，所以将钻孔对准是很困难的。使用导体薄片12中预制的接触孔8在元件7、17的对准和接触孔18的制造中均提供了显著的优点。
在图5中，中间层2在接触孔18中制成，中间层2由适合的导体材料制成。中间层2使用适合的化学导体材料生长方法(无电镀)来制造。中间层2还可以包括两个或者多个不同材料层，其相应使用两个或者多个方法来制造。中间层2的一个目的是形成用于接触孔18的侧壁的导体膜，其将接触端子7、17和导体薄片12互相连接。中间层2的第二个目的是在接触端子7、17的材料和待连接到其的导体图案材料之间提供材料适配物(adapter)。这样的材料适配物是需要的，例如为了确保机械或者电接触的质量和耐久性，例如在电路模块的导体图案层的材料是铜并且接触端子7、17的材料是不同于铜(Cu)的材料，例如铝(Al)的情况下。
当制造中间层2时，使用适合的化学生长方法，因为通过这样的方法也可以在接触孔18的垂直表面上生长导体材料，这例如与使用溅射的情况不同。因为接触孔18的侧壁不导电，所以在此阶段不能使用电化学方法(电镀)。可替换的，可以使用V形开口的接触孔并且通过溅射制造中间层2。适合于该目的的可溅射材料例如是钛-钨(TiW)和铬(Cr)。镍(Ni)和金(Au)层还可以在钛-钨(TiW)和铬(Cr)层的顶部上生长。在图5的例子中，通过化学方法凝集(frown)的镍用作图5的例子中的中间层2，从而中间层2将同时在导体薄片12和14的表面上生长。中间层2的另一个例子是在接触端子7、17的表面上制造的含锌层，其顶部上还可以制造镍层。以下结合图26-33描述可以的更多替代实施例。
在此实施例中，在制造中间层2之后，通过在模块的两个表面上涂覆抗蚀层3来继续制造，典型地是光阻材料层。利用导体图案掩膜，通过曝光和显影来图案化抗蚀层3，其方式是将抗蚀层3从导体图案层的导体图案中的期望部分移除。该中间阶段在图6中示出。之后，该模块置入电化学浴并且将电压引入模块的中间层2。随后在抗蚀层3的开口中生长导体图案层的期望导体。导体材料还在接触孔18中生长，形成到接触部件的导体核，如图7中示出。在图7的例子中，导体22和24是电化学生长铜。最后，在导体22、24的表面上生长薄的蚀刻掩膜层。例如锡(Sn)层可以用作蚀刻掩膜。
接下来，移除抗蚀层3，在图示实施例中，这时中间层2从所移除的抗蚀层下暴露出来。例如通过蚀刻来移除中间层2的暴露部分，同样的程序用于导体22和24外部暴露的部分导体薄片12和14。蚀刻掩膜层随后保护导体22和24的最外部表面不受蚀刻的影响。随后获取包含电连接到导体22的两个元件6和16的电子模块，其包括两个导体图案层(导体22和24)，并且在图8中示出。
在图6和7的例子中，导体22和24在抗蚀层3中制成的开口中直接生长成合适形状。然而，在本例和以下的例子中，导体22和24也可以以另一种方式制造。一种替代制造方法是在整个模块半成品的表面上生长导体材料的一体层，并且使用光刻法来图案化导体层，以形成导体22和24。进一步详细描述的，例如可以以这样的方式进行：从图5的中间阶段继续进行处理，通过电化学方法在两中间层2的表面上生长铜。在该情况中，接触孔18也填充铜。之后，抗蚀层在铜层的顶部上涂覆，图案化抗蚀层，蚀刻掉多余的铜或者中间层2和导体薄片12和14。之后，移除抗蚀掩膜。使用任一制造方法，结果都是形成图8所示的结构。
图8可以示出已经完成的简单电路模块，但还可以通过在电路模块的表面上制造附加的绝缘层和导体层来继续进行制造，导体层可通过过孔电连接到图8所示结构。此外，应该注意到过孔还可以在图8所示的模块中制造，其将导体22连接到导体24。这样的过孔可以以对应的方式来制造，如上述制造接触部件的相同处理阶段。
图8的模块还可以以图9中所示的方式来更精确的描述，在图9的方式中，模块的表面通过保护层20来保护。此外，在图9所示例子中，包括在导体图案22和24的顶部上制成的基座21和其表面上制成的接触球23的外部接触部件在模块中制造。
图10-16示出根据第二实施例的制作方法，直到图5中所示的中间阶段的对应阶段。制造可以从图16的中间阶段继续，例如如图6-9所示，或者还可以适合于替代方式，其中，导体22和24首先在整个表面上生长并且之后图案化来形成导体22和24。结合图1-5描述的技术特征和参数也可以应用在图10-16中所示的处理阶段，从而不需要在之后的实施例中重复制造过程与其益处的全部细节。另一方面，图1-9和图10-16的实施例之间的本质差别在以下描述。
在图10-16的实施例中，如图1那样从导体薄片12开始制造，接触开口8在导体薄片中制成。之后，将隔离片15接附到导体薄片12的表面上的元件6的未来接附点。隔离片15是适合的绝缘材料，例如预硬化的粘合剂或者一些其他聚合物，其具有和导体薄片12的表面的足够的粘性。隔离片15还可以是硬化的聚合物，在这种情况下其可以例如使用单独的粘合剂接附到导体薄片12的表面。
隔离片15可以用于许多不同的目的。隔离片的一个用处是增加元件6和导体薄片12之间的绝缘厚度。例如由电路模块或者元件6的电操作所决定的需求会要求绝缘厚度的增加。在该情况中，借助隔离片15，可以将元件6和导体薄片12之间的绝缘的性质按需求加以设置。所选择的性质例如可以是期望的特定电阻和绝缘击穿电阻，其可以受到隔离片15和粘合剂5的材料选择的影响。隔离片还可以用来防止元件和导体薄片12之间的短路。在元件6的表面压至接近导体薄片的实施例中，当元件表面的导体结构和导体薄片之间存在形成不期望的电接触的危险时，这样的应用将要被讨论。隔离片也可以用来削弱元件6的内部电路部件和紧挨元件6的位置的导体22之间的电容性连接。
除了隔离片15之外或者用来替代隔离片15，还可以出于相同目的使用完全覆盖导体薄片12的表面的绝缘层13，如结合图1所示。
在图10-16的例子中，隔离片15可以和无凸块的元件6结合使用，但具有凸块的元件16的接触端子必须制造得延伸靠近导体薄片12的表面，使得在元件16和导体薄片14的正对表面之间确保足够的绝缘间隙。在该实施例中，在电路模块中放置针对元件选择的隔离片15，用来优化电路板模块的电和/或机械特性。同样的模块因此还可以包含不同类型的隔离片15，并且因此隔离片15还可以用在系列产品中，用于使从不同的源制造并且相互间具有不同特性的元件6和16与所使用的电路板制造工艺兼容。需要优化的机械特性的一个例子是绝缘层1(同时也是整个模块)的厚度，其可以借助适合的所选隔离片15来降低该厚度，例如在图12中可见。
根据图11，继续该制造过程，将粘合层5涂覆在导体薄片12和在元件连接区域中的隔离片15的表面上。元件6和16相对于接触开口8对准并且粘合固定就位。之后，在图11的例子中，在导体薄片12的顶部上层压绝缘片10、11和导体薄片14。接着，在导体薄片12和14的表面上涂覆光阻层30，该光阻层以这样方式制作图案，即在接触开口8的位置建立大于接触开口8的开口，或者在整个导体层的顶部上通过电泳涂覆。该光阻层30用来将使用非选择方法生长的中间层材料的生长限制到接触孔和紧挨接触开口8周围的部分。这样的过程还可以用来和上述例子结合，另一方面，这在图10-16中并不重要。图12示出这些阶段之后的模块。隔离片15和粘合剂5覆盖元件6的接触端子7。粘合剂存在于元件16的接触凸块17的表面和对应的接触开口8中。
在图13中所示的阶段中，在元件6的接触开口8的位置处制造接触孔18。所开口的接触孔穿过隔离片15和粘合层5，直到接触端子7的接触表面。在图示实施例中，通过激光消融方法使用二氧化碳激光来实现接触孔8的开口，如结合图4所述。在图10-16的实施例中，重要的事实是在该阶段接触孔在第二元件16的接触端子17的位置处不打开。
在图14中所示的阶段中，在元件6的接触孔18中制成包括适合的材料的中间层2。基于元件6的接触端子7的材料选择中间层2的导体材料并且使用适合的化学导体材料生长方法来制造。在图示例子中，元件的接触端子7的材料是铝，并且中间层2的材料主要是含锌金属合金。上面结合图5描述的原理应用到中间层的生长上。然而，与图5的例子不同，在图14的情况中，还可以以这样方式进行：仅在接触端子7的表面上借助选择性方法来在此阶段生长中间层2，即在接触孔18的底部而不在接触孔18的边缘。在此实施例中，接触孔18的边缘上的中间层2之后结合与元件16的接触凸块17相关的中间层2的生长来产生。使用选择性生长方法的实施例的优点在于，中间层2不能在覆盖元件16的接触凸块17的粘合层的顶部上生长。
在图15所示的阶段中继续制造，该阶段中在第二元件16的接触开口8的位置处制造接触孔28。之后，根据图16的模块经受适合的化学导体材料生长方法。在图15的例子中，生长方法是非选择性的，导体材料在模块的所有空余空间上生长，因此也生长在元件6的接触孔18和元件16的接触孔28中。然而，光阻层30保护模块的表面，使得中间层2仅在接触孔18和28以及它们周围生长。之后，移除已经在其表面生长的光阻和导体材料。例如使用非选择方法在光阻层的开口中生长镍或者一些不同于铜的其它金属时，使用光阻层30的实施例是有用的。导体22和24随后可以制成包括单独铜层。
在其他实施例中，也可以使用适当选择的选择性生长方法，并且导体材料仅凝集在元件16的接触凸块17的表面上，对应结合图14的上述描述。在任一情况中，在该阶段，中间层2至少在元件16的接触凸块17的表面上和接触孔28的侧壁的表面上生长，此外，如果期望，还可以在和元件6的接触端子17相连的中间层2的表面上和/或元件6的接触孔18的侧壁表面上生长。
如果图10-16的例子不使用光阻层30来实现，则图16的例子中，元件16的接触凸块17的表面的材料还适合是铜，并且在接触凸块17的表面上生长的中间层2的材料则是适合使用化学生长方法制造的铜。
在制造中间层2之后，在该实施例中继续该制造，例如结合图6-9描述的方式，在模块的表面上制造导体图案，为位于接触孔18和28中的接触部件制造导体核。
另一个替代例子是在移除光阻层30之后，将铜涂覆到模块的两个传导表面。之后，铜层可以被图案化，来形成导体22和24，得到图17所示的结构，其中导体22和24由围绕接触元件的第一和第二铜层以及在导体22和24之间的例如由镍构成的中间层2形成。另外，导体22和24由第一和第二铜层形成，其间是待分析的界面。一旦已经制成图17的结构，如果希望，则可以以结合任一前述例子描述的方式来继续进行制造。
图18-23示出根据第三实施例的制造方法，该实施例是图10-16所示实施例的一个变形。从图23的中间阶段，以图6-9所示的方式继续该制造。结合图1-5和图6-10描述的技术特征和参数还可以应用到图18-23所示的处理阶段，为此在以下实施例中将没必要重复制作过程的细节和优点。然而，以下列出了在图10-16和图18-23中示出的实施例之间的本质差别。
在图18-23的实施例中，如图10中的情况那样，从导体薄片12开始该制造，其中在导体薄片12中制造接触开口8。之后，将隔离片15接附到导体薄片12的表面，且接附到元件6和26的未来接附点。元件6和26的隔离片15可以是相同的或者特意选择的元件，例如以这样的方式选择：元件6的隔离片15和元件26的隔离片15的材料和/或厚度不同。
根据图18，继续该制造，将粘合层5涂覆到元件的连接区域并且将绝缘片10、11和导体薄片14层压在空白处，完全如图11所描述的。图19示出这些阶段之后的模块。
在图19所示的阶段中，在元件6的接触开口8的位置处制造接触孔18，如图13中所示。在此阶段，在元件26的接触端子27的位置处还没有打开接触孔。
图21所示的阶段完全对应于结合图14描述的方法阶段。在此实施例中，由两层构成的中间层2在元件6的接触孔18中被制造。在图示例子中，元件的接触端子7的材料是铝。两层的中间层2的例子包括首先生长的含锌层和之后生长的镍铝层。镍铝层通过化学方法制造并且用来密封含锌层。
在图22中示出的阶段中继续制造，其中在第二元件26的接触开口8的位置处制造接触孔28。之后，根据图23，该模块经受适合的化学导体材料生长方法。该阶段对应于结合图16描述的方法的阶段。在图23的例子中，元件26的接触端子27的表面的材料是铜并且接触端子的表面上生长的中间层2的材料也是铜。
图24部分示出图18-23的实施例的修改，其中，在图22所示的阶段之后，通过选择性生长方法在元件26的接触端子27的顶部上生长第一中间层，并且之后使用非选择方法来继续中间层2的生长。在图24的例子中，元件26的接触端子27的表面上的材料是金，并且在接触端子27的表面上生长的中间层2的材料是镍。
在图18-24的实施例中，在制造中间层2之后，可以继续该制造，其中在模块的表面上制作导体图案，制造用于位于接触孔18和28中的接触部件的导体核，例如通过结合图6-9描述的方式进行制造。
图25详细示出接触孔的形状以及还有开口中制造的接触部件的形状。图25的例子示出一种可能的形状，其可以在使用上述实施例时实现。借助于将在导体薄片12中制成的接触开口8的形状、导体薄片12和元件之间的绝缘性质以及二氧化碳激光的操作参数，来实现该形状。图25的接触孔旋转对称并且图中所示横截面通过接触孔的中轴，即其示出最宽的横截面。在图25中，借助于以下参数来确定接触孔的尺寸和形状：
-最大宽度WMAX，根据最大宽度可以计算最大横截面面积AMAX，
-接触部件和元件6的接触表面7之间的接触宽度WCONT，根据该接触宽度可以计算接触部件和元件的接触表面之间的接触表面面积ACONT1，以及
-接触开口的宽度WHOLE，根据该宽度可以计算接触部件和包括导体图案层的导体之间的接触表面面积ACONT2。
该图还示出元件的接触表面的宽度WPAD，如果知道接触表面的形状，则根据该宽度可以计算接触表面的表面面积APAD。接触表面7的形状例如是方形的，并且当WPAD表示侧边的宽度时，接触表面的表面区域如下获取：APAD＝WPAD×WPAD。当然，还可以借助于表面面积测量确定表面面积，如果待确定表面面积的表面是不规则形状，则这种方法更实用。
在图中，通过在元件6的表面上制成的钝化层9包围接触表面7。在该情况中，表面面积APAD准确地是指可自由形成接触的表面面积，即在钝化层9中制成的开口中暴露出的表面的表面面积。此外，图中示出导体薄片12和接触表面7之间的距离H，其对应于接触孔的深度并且因此是在接触孔中制造的接触部件的高度。因为接触孔完全填充导体材料，则接触孔的其它维度对应于接触部件的尺寸并且参数WMAX和WHOLE还可以用来指接触部件的对应尺寸。
以下提供结合上述实施例的一些典型参数：
H＝1-50μm，通常5-30μm；
WPAD＝20-1000μm，通常50-200μm，并且最通常大约100μm；并且
WHOLE＝5-500μm，通常20-75μm，并且最通常大于30-50μm。
此外，通常WHOLE≥H，表示接触孔的可靠填充。接触孔18意图这样制造：孔的侧壁是垂直的。换句话说，目标是接触孔的宽度和形状在导体薄片12和接触表面7之间的整个距离H上维持不变，即接触孔在整个上述距离中均具有接触开口8的形状。朝向接触表面7变窄的形状也是可以的。实际上，当使用上述激光工艺时，接触孔可以在朝向接触表面7的方向变宽，或者先变宽再变窄，使得接触孔在导体薄片12和导体表面7之间最宽。图25示出该类型的接触孔。倘若加宽不多且孔的填充良好，这样的非最佳形状不是问题。
关于上述宽度的尺寸值，通过选择元件来确定元件的接触表面7的宽度WPAD。如果需要，根据通过接触表面7的中心点的每条直线来单独测量WPAD。如果接触表面7或者接触开口8的形状是不规则的，则当检查上述的尺寸值和其比率时需要该定义。然而在大多数情况下，接触表面是方形的，其中方形的边的宽度通常可以用作接触表面7的宽度WPAD。
接触开口8的宽度WHOLE是在设计制造工艺时选择出的参数。在选择接触开口8的宽度时所考虑的一个参数是所使用的元件的接触表面7的宽度。接触开口8的宽度以这样方式选择：穿过接触开口制成的接触孔将在其整个横截面面积于元件端部上接触元件的接触区域7，并且将不会与例如钝化层的表面上的接触区域错开。如果接触开口是圆形的，则接触开口的宽度WHOLE是通过圆的圆心测量的直径。另一方面，如果接触开口是不规则的I形，则在需要时沿着通过接触开口8的中心点的每条直线单独测量WHOLE。在不规则形状的情况中，当比较接触开口的宽度WHOLE和接触表面的宽度WPAD时，通常针对通过并行直线测量的每对宽度单独进行比较。如果需要，宽度WHOLE和WPAD还可以以相应手段与其他所述参数相比较。
上述参数的比率还可以结合接触凸块17来应用，其中接触区域的表面面积和宽度被接触凸块的表面面积和宽度替代，且测量到接触凸块的表面的距离H。
接触孔的形状会受到激光参数的传播(air)的影响，其根据孔参数和所移除绝缘层的性质来选择。当然，制造的结果也受到所使用激光装置的影响。对于该过程所选择参数的适用性实际上借助试制批次来检查，并且在需要时可以改变参数，从而获取期望的结果。
通常，在制造方法中尝试获取以下形状的接触孔是明智的：
WCONT是WHOLE的0.5-1.5倍，优选是WHOLE的0.7-1.2倍，并且最优选是WHOLE的0.8-1.0倍，以此方式WCONT＜WPAD；并且
WMAX最多等于100μm，优选最多30μm，并且最优选至多10μm，大于参数WHOLE和WCONT中的较大者。相对而言，目标是WMAX大于参数WHOLE和WCONT中的较大者至多40％，优选至多20％，更优选最多10％。
在接触部件的最优选形状中，WMAX和WHOLE基本一样大，此外，WCONT比WMAX小0-20％。
在最典型的实施例中，接触表面7具有方形形状，并且接触开口8是圆形的。在该情况中，ACONT1典型地为表面面积APAD的10-75％。ACONT1和ACONT2典型地接近相同的尺寸，例如具有±20％的精确度。
图26示出接触孔18的其他可能形状的例子。图27部分示出在这样的接触孔中制造的中间层2的例子。在图26和27的例子中，所接附的元件是无凸块的。如图27所示，中间层2未在元件的钝化层9的顶部上延伸，而是仅和元件的接触表面7相接触。借助该特征，甚至可以从完成的电子模块看到电子模块中嵌入的元件是有凸块还是无凸块的。元件的接触表面7上以凸块产生工艺生长的凸块总是填充整个接触表面7，并且还总是轻微涂覆在钝化层9的顶部上。另一方面，如果在上述实施例中使用无凸块元件，中间层2和接触部件仅在接触孔18中生长，从而在完成的电子模块中，中间层2不会在钝化层9的顶部上延伸，并且当已经实现了接触孔8的对准和制造时，元件的接触表面7的一部分总是保持无中间层2(接触表面7的边缘)。在可能的接触孔18对准存在误差的情况中，其中接触开口8没有完全和接触表面7对准，则接触表面7的至少部分边缘区域和围绕该边缘区域的钝化层的边缘区域的至少一部分没有中间层2。
如果无凸块元件是通过使用铜导体的半导体工艺来制造，则接触区域7是铜。在该情况中，中间层可以直接从化学生长铜来制造，其形成同样位于接触孔18的侧壁上的导体表面。之后，接触孔18还可以被填充并且使用电化学铜生长方法可以增加导体层的厚度。
然而，在撰写本申请的时候，半导体工艺中最常用的导体材料是铝。因此，无凸块元件的接触区域7的最常用材料也是铝并且其优选使用中间层，在电子模块的铝接触区域和铜导体之间具有使用不同材料制造的一个或者多个层。以下描述一些可能的中间层结构：
中间层结构1
首先，在铝接触区域7的表面上生长含锌层。通过锌酸盐工艺制造的含锌层不在接触孔18的侧壁的聚合体表面上生长。不在聚合体表面生长或者仅在聚合体表面微量生长的镍层通过化学方法在含锌层上生长。通过化学方法在镍层上生长铜层。通过化学生长方法生长的铜还在聚合体的顶部上可靠地生长，因此使得接触孔18的侧壁对于之后的电化学生长是导电的。
中间层结构2
首先，在铝接触区域7的表面上生长含锌层。通过锌酸盐工艺制造的含锌层不在接触孔18的聚合体表面上生长。通过化学方法在含锌层上生长铜层。通过化学生长方法生长的铜还在聚合体的顶部上可靠地生长，因此使得接触孔18的侧壁对于之后的电化学生长是导电的。
中间层结构3
首先，在铝接触区域7的表面上生长含锌层。通过锌酸盐工艺制造的含锌层不在接触孔18的聚合体表面上生长。不在聚合体表面生长的镍铝层通过化学方法在含锌层上生长。通过化学方法在镍铝层上生长铜层。通过化学生长方法生长的铜还在聚合体的顶部上可靠地生长，因此使得接触孔18的侧壁对于之后的电化学生长是导电的。
中间层结构4
首先，在铝接触区域7的表面上生长含锌层。镍铝层通过化学方法在含锌层上生长。通过化学方法在镍铝层上生长镍层并且通过化学方法在镍层的表面上生长铜层。
中间层结构5
首先，在铝接触区域7的表面上生长含锌层。通过化学方法在含锌层上生长镍层。
中间层结构6
通过化学方法在铝接触区域7的表面上生长镍层，所生长的镍层单独形成中间层2。
中间层结构7
在铝接触区域7的表面上通过化学方法生长镍层，并且通过化学方法在镍层上生长铜层。
在上述中间层结构的例子中，含锌层例如包含大约80％的锌、大约16％的铜、大约2-3％的镍和大约2-3％的铁。这是适合用于该应用的可能合金比例的一个例子，并且合金比率可以根据应用改变。在中间结构的上述例子中，含锌层的厚度低于1μm，通常单个层大约0.1μm并且多个层例如是0.3-0.4μm。最薄时，制成的含锌层可以大约是5-10nm。当在含锌层的顶部上生长包含镍或者镍铝的层时，至少一些锌原子溶解并且被镍原子替代。在完成的电路模块中，对于含锌层可以观察到在铝和下一层的材料之间的界面上锌的浓度分布。含锌层不需要精确限制在最后的产品中，因为锌可以扩散到相邻的材料层，特别是在使用高温的制造过程中。
在一个优选实施例中，含锌层使用双重锌酸盐工艺生长。使用单个锌酸盐工艺，锌在铝的顶部上形成不均匀并且不平坦的表面，这样的表面的顶部上生长的镍层的粘合性较差并且不适合用于小的微过孔开口。生长的锌表面的质量通过使用双重锌酸盐工艺可以得到显著改进。典型地，在这样的工艺中，在第一锌酸盐处理之后，含锌层使用硝酸(HNO3)剥离，之后涂覆含锌第二层。通过双重锌酸盐工艺，在元件的铝联接界面的表面上得到致密的、均匀的含锌层。
镍铝层的厚度本身可以例如是0.2-2μm。另一方面，镍层的厚度可以例如是0.5-20μm，典型地是2-10μm。层的厚度仅是可能的层厚的示例，并且也可以使用其它层厚。
在该实施例中，电化学生长的铜层的厚度例如5-30μm，典型地是10-20μm。通过化学生长方法生长的铜层本身通常制成非常薄，并且该实施例中厚度例如是0.1-2μm，典型地是200-800nm。
在上述制造方法中，当然也可以使用和上述不同的中间层结构和材料，例如锡。也可以在铝的表面上直接生长镍层，例如通过碱性蚀刻和在此之后使用异丙醇冲刷该表面，并且之后立即在热化学镍浴中在沸点下使用异丙醇涂覆。此外，含锌层的表面还可以在镍的表面上涂覆铬和金。
图28示出又一个可能的接触结构，其中可以使用接触区域预装基于冶金层的元件，但没有制造凸块。图29示出使用无凸块元件实现的一种可能的对应接触结构。
图28示出元件表面上的钝化层9，其中在元件的接触区域7的位置处存在开口。存在位于钝化层9的表面的聚合体层25。聚合体层25可以包括一个或者两个聚合体层。聚合体层25的材料可以包括例如图1所描述的绝缘层13，结合图2所描述的粘合剂5，和/或结合图11描述的隔离片。在元件的接触区域7的表面上制造该情况中包括两层的基座冶金。第一基座冶金层26是通过溅射制造的铬(Cr)或者钛钨(TiW)层。第二基座冶金层27是通过溅射制造的镍(Ni)、铜(Cu)或者金(Au)层。实际的凸块还包括在第二基座冶金层27的表面上例如化学或者电化学生长的金或者铜层。
在图28的例子中，通过聚合体层25将元件接附到导体薄片12，薄片中的接触开口已经被如上方法制造。穿过接触开口8制造接触孔18或者28，在接触孔中制造的接触部件与第二基座冶金层27相接触。接触部件以这样的方式制造：首先以上述方法中描述的对应方式使用一个或者多个化学生长方法制造中间层2。在图28的例子中，中间层2是使用化学生长方法生长的铜。在该中间层的顶部上使用电化学生长方法来生长铜层32。电化学生长的铜还形成接触部件的导体核29。通过图28可以看到，导体薄片12、中间层2和铜层32一起形成导体22的材料。在此例中，导体薄片12、中间层2和铜层32全是铜，但其间的层和界面可以通过对完成的结构进行分析而被检测出。
类似于图28，图29示出钝化层9，其中在元件的表面上在元件的接触区域7的位置处存在开口。聚合体层25位于钝化层9的表面，其对应于图28所示的内容。在图29所示的例子中，部件的接触区域7的表面在其进入电路模块制造过程时已经是未涂覆的元件。在这样的元件中，接触区域7的外表面即接触表面因此典型地已经在半导体工厂形成。在图29的例子中，接触区域7的材料是铝。
在图29的例子中，该元件通过聚合体层25接附到导体薄片12，在薄片中以上述方法中描述的方式来制造接触开口8。穿过接触开口8制造接触孔18或者28，在接触孔中制造的接触部件与接触区域7相接触。接触部件以这样方式制造：首先以上述方法中描述的对应方式使用一个或者多个化学生长方法制造中间层2。在图29的例子中，中间层制成多个部分并且包括多个层。此外在图28中，为了便于描述，中间层2分为三部分，基座部分36、壁部37和导体部分38。基座部分36是在接触端子7、17的表面上生长到接触孔18、28底部的部分，壁部37是在接触孔18、28的侧壁的表面上生长的部分，并且导体部分38是生长成所制造的导体22的一部分的那部分。
图29的中间层2包括第一中间层33、第二中间层34和第三中间层35。第一中间层33可以使用化学生长方法来制造，以生长含锌层。在图29的例子中，导体薄片12是铜，使得当使用锌酸盐工艺时第一中间层33仅在中间层2的基座部分36上生长。由此，继续该制造，例如使用化学镍生长方法来制造第二中间层34。在中间层的基座部分36和导体部分38上生长镍，并且当使用某些生长方法时，还在聚合体25的表面上和壁部37上生长。第三中间层35在第二中间层34的顶部使用化学生长方法由铜制造，使得铜在基座部分36、壁部37和导体部分38上生长。铜层32在第三中间层顶部使用电化学生长方法生长，其还形成接触部件的导体核29。
在图29的情况中，应该注意到，在完成的电路模块中，层33和34并不具有图示的精确边界，而是层由于扩散效应可以显示为交迭或者混合。例如，在含锌第一中间层33的情况中，锌可以于铝和镍34之间的界面处并且部分在铝7和镍层24内部定位形成浓度分布。
在图29的接触结构中，也可以使用其它材料组合。例如来自上述中间层结构1-7的适合的所选中间层结构可以用来形成通过图29描述的接触结构，也可以形成图30-33描述的接触结构。此外，图29的接触结构还可以借助于图28所示的材料以通过溅射形成第一中间层33和第二中间层34的方式来制造。在该情况中，所溅射的中间层33和34生长到基座部分36和导体部分38，而基本不延伸到壁部37，假设接触孔18、28不会在朝向接触开口8处加宽。一种方法是使用含锌第一中间层33并且在其表面上要么直接是通过化学生长方法由镍制成的第三中间层35，要么是在其中由镍铝制造的第二中间层34用在层33和35之间的结构。在这样的实施例中，由于镍形成沿着接触孔的侧壁的垂直接触，则不需要化学铜生长。
图30示出又一个接触部件的结构。在图30的结构中，中间层2包括第一中间层33、第二中间层34和第三中间层35。第一中间层33可以使用化学生长方法来制造，以生长含锌层。第二中间层34是镍铝并且第三中间层35是通过化学生长方法生长的镍。在图30的结构中，接触孔填充镍，即接触部件的导体核29是镍。另外，图28和29所描述的技术特征应用到图30的结构中。
图31示出又一个接触部件的结构。在图31的结构中，中间层2包括第一中间层33和第二中间层34。第一中间层33可以使用化学生长方法来制造，以生长含锌层。第二中间层34是通过化学生长方法生长的铜，替代地是通过选择性化学生长方法生长的镍。此外，图31的结构还可以这样制造：第一和第二中间层33和34被单层化学生长的镍来替代。导体核29典型地是铜并且导体22包括第一和第二铜层12和32。另外，图28和29中描述的技术特征应用到图31的结构中。
图32示出又一个接触部件的结构。在图32的结构中，中间层2包括第一中间层33、第二中间层34和第三中间层35。第一中间层33可以使用化学生长方法来制造，以生长含锌层。第二中间层34是通过化学生长方法生成的镍。在该方法中，生长方法是选择性的，方式是镍在导体材料的顶部上生长。第三中间层35是通过化学生长方法生长的铜。此外，图32的结构还以省略第一中间层33的方式制造。导体核29典型的是铜。另外，图28和29所描述的技术特征应用在图32的结构中。
图33示出又一个接触部件的结构。图10-17中描述的方法可以用来制造图32的结构，其中使用光阻层30。在图33的结构中，中间层2包括第一中间层33、第二中间层34和第三中间层35。第一中间层33可以使用化学生长方法来制造，以生长含锌层。第二中间层34是通过化学生长方法生成的镍。在该方法中，生长方法是选择性的，方式是镍仅在导体材料的顶部上生长。第三中间层35是通过化学生长方法生长的铜。此外，图33的结构还以省略第一中间层33的方式制造。导体核29典型的是铜。另外，图28和29所描述的技术特征应用在图33的结构中。
因此，在该实施例中提供一种方法用来制造电路模块，其中
-采用导体薄片12，
-采用元件6，其包括接触区域7，接触区域的材料包括第一金属，
-通过聚合体层25将元件6接附到导体薄片12，
-围绕接附到导体薄片12的元件6制造绝缘层1，
-在接触区域7的位置处的聚合体层25中制造接触孔18和28，其方式是每个接触孔18、28和对应接触区域7之间的接触表面面积ACONT1小于接触区域7的表面面积APAD，并且
-包括至少第三金属的中间层2，至少在接触孔18、28中的接触区域7的表面上生长，和
-生长第二金属的层32，该层和中间层2的表面相接触，并且沿着制成的导体22延伸，并且
-通过图案化导体薄片12形成导体22，并且如果需要，还图案化位于导体薄片12上的中间层2和/或第二金属的层32。
在典型实施例中，在接附元件之前在导体薄片12中制造接触孔8，使得元件接附到安装有接触开口的导体薄片12。在最常见的该类实施例中，接触开口没有延伸到接触区域7的表面，使得在元件6接附之后穿过接触开口8进一步打开接触孔18、28。
在一个实施例中，第一金属是铝，第二金属是铜，并且第三金属是锌。在这样的实施例中，中间层2除了锌之外还包括如上所述的其他金属或金属合金。
在第二实施例中，第一金属是铝，第二金属是铜，并且第三金属是镍。在这样的实施例中，中间层2除了镍之外还包括如上所述的其他金属或金属合金。
在第三实施例中，第一金属是金，第二金属是铜，并且第三金属是镍。在这样的实施例中，中间层2除了锌之外还包括如上所述的其他金属或金属合金。
在最常见的实施例中，接触区域7的材料主要是铝，并且导体材料是铜，并且其间是如上所述中间层结构1-7的其中一个。
当制造中间层结构时，典型地使用至少一个化学生长方法。
该实施例描述电路模块，其包括：
-绝缘层1，
-位于绝缘层1内部的至少一个元件6，其包括接触区域7，接触区域的材料包括第一金属，
-位于绝缘层1表面上的导体22，其包括至少第一层12和第二层32，方式是第二层32包括第二金属，并且
-用于在接触区域7和导体22之间形成电接触的接触部件，该接触部件包括位于接触区域7的材料的表面上的中间层2，中间层2包括第三金属，
-其中第一、第二和第三金属是不同的金属，并且
-中间层2和接触区域7之间的接触表面面积ACONT1小于接触区域7的表面面积APAD，并且
在一个实施例中，第一金属是铝，第二金属是铜，并且第三金属是锌。在这样的实施例中，中间层2除了锌之外还包括如上所述的其他金属或金属合金。
在第二实施例中，第一金属是铝，第二金属是铜，并且第三金属是镍。在这样的实施例中，中间层2除了镍之外还包括如上所述的其他金属或金属合金。
在第三实施例中，第一金属是金，第二金属是铜，并且第三金属是镍。在这样的实施例中，中间层2除了镍之外还包括如上所述的其他金属或金属合金。
在最常见的实施例中，接触区域7的材料主要是铝，并且导体材料是铜，并且其间是如上所述中间层结构1-7的其中一个。
在典型实施例中，接触部件包括使用电化学生长方法制造的铜核29，其在侧壁的方向和元件6的方向由中间层2定界，并且在导体22的方向上与导体22的第二层32的材料连续连接，即没有分界面。换句话说，以同样的过程制造接触部件的铜核29的材料和导体22的第二层32的材料，使得将该部分永久互相接附并且在其间不存在界面。另一方面，在导体的第一层12和第二层22之间存在界面或者对应的转换区，其可以通过分析晶体结构或者金属杂质浓度检测到。
在一个实施例中，接触部件和元件的接触区域7之间的接触表面的宽度WCONT比相同方向上接触部件的最大宽度WMAX低0-20％。
接触部件通常完全填充接触孔18、28，即接触部件不是中空的，而是实心的导体材料。
通常，本实施例的目标是接触部件的高度H低于或者等于接触部件的最大宽度WMAX。
还存在电路模块的实施例，其中绝缘层1包括至少一个纤维材料19的层，其中纤维材料19中存在用于元件6的开口，还包括均匀的聚合体层，聚合体层接附到纤维材料19和元件6、16。
上述制造过程以及其子步骤可以以多种方式修改。例如，将部件接附到导体薄片12中描述的实际粘合剂的使用可以被其它粘合机制替代。可以给出的一个例子是在导体薄片12的表面上使用具有粘合性质的绝缘层13(参见图1和对应描述)。元件6随后直接压在绝缘层13上，使得元件以对应于使用粘合剂的实施例描述的方式在该位置充分接附就位。
这样的绝缘层13包括类似于条带的表面，或者包括聚合体或者类似材料，其至少表面部分是可成型的。
该方法还可以在不使用粘合剂5或者粘合性质的情况下使用。在该情况中，元件6可以例如利用机械或者借助真空来接附就位。真空或者类似临时接附件可以保持，直到元件6借助于绝缘材料1被充分固定就位。
所接附的元件6可以是集成电路，例如存储器芯片、处理器或者ASIC。所接附的元件也可以是例如MEMS、LED或无源元件。所接附的元件可以是封装或者不封装的，并且该接触端子可以包括接触区域7、接触凸块17或者类似物。还存在比元件的接触区域的表面上的实际接触凸块更薄的导体涂覆。
上述例子中的绝缘层1还可以选择不同的材料。绝缘层1可以由适合的聚合体或者根据包含聚合体的材料制造。制造绝缘层1的材料可以是液体或者预硬化形式(诸如预浸料)。在绝缘层1的制造中，可以使用玻璃纤维强化的板，诸如FR4或者FR5类型的板。可以用在绝缘层1的制造中的其它材料是PI(聚酰亚胺)、芳香族聚酰胺(aramide)、聚四氟乙烯或者特氟纶
Figure BPA00001254921400301
替代热硬化塑料和热塑性塑料或者与之一起，例如一些适合的LCP(液晶聚合体)材料也可以用在绝缘层1的制造中。
此外，本领域内普通技术人员可以理解本发明的一些前述特征可以用作一些大的整体方面，例如其方式是电子模块部分上使用根据现有技术制造，并且一部分使用此处描述的实施例制造。还可以在上述电模块结构的表面上制造附加的电路板层，或者还可以通过表面安装技术来安装元件。
本领域内普通技术人员还可以理解，当涉及本发明的具体材料时，例如铝、镍或铜，仅是指就该应用而言其是主要由该材料构成。从本申请的观点看，所指的材料除了所述主要成分之外还包括非主要数量的杂质和其它元素。例如，铝接触区域通常是包括最少95％铝的材料。
另一方面，涉及包含一些特定成分的材料时，意味着可以包含大量的该成分。此外，该材料可以包括大量的或非大量的其他成分。例如，含锌层将因此包含就铝和另一金属的接触特性而言占重要地位的锌量。
上面给出的例子描述一些可能的方法和结构，本发明可借助其实现。然而，本发明不限于上述的例子和实施例，而是本发明覆盖考虑了权利要求全部范围和等同解释的许多其它方法和结构。

Claims (10)

1.一种电路模块，包括：绝缘层（1），
位于绝缘层（1）内部的至少一个元件（6），包括接触区域（7），接触区域的材料包括第一金属，
位于绝缘层（1）表面上的导体（22），包括至少第一层（12）和第二层（32），方式是至少第二层（32）包括第二金属，并且用于在接触区域（7）和导体（22）之间形成电接触的接触部件，该接触部件包括位于接触区域（7）的材料的表面上的中间层（2），该中间层包括第三金属，
其中第一、第二和第三金属是不同的金属，并且
中间层（2）和接触区域（7）之间的接触表面面积（ACONT1）小于接触区域（7）的表面面积（APAD）,
其中，导体（22）包括：
绝缘层（1）的表面上的第一铜层（12），和
第一铜层的表面上的第二铜层（32）。
2.一种电路模块，包括：绝缘层（1），
位于绝缘层（1）内部的至少一个元件（6），包括接触区域（7），接触区域的材料包括第一金属，
位于绝缘层（1）表面上的导体（22），包括至少第一层（12）和第二层（32），方式是至少第二层（32）包括第二金属，并且用于在接触区域（7）和导体（22）之间形成电接触的接触部件，该接触部件包括位于接触区域（7）的材料的表面上的中间层（2），该中间层包括第三金属，
其中第一、第二和第三金属是不同的金属，并且
中间层（2）和接触区域（7）之间的接触表面面积（ACONT1）小于接触区域（7）的表面面积（APAD）,
其中，导体（22）包括：绝缘层（1）的表面上的第一铜层（12），
第一铜层的表面上的中间层（2），和
中间层的表面上的第二铜层（32）。
3.根据权利要求2的电路模块，其中，位于第一和第二铜层之间的中间层（2）的部分包括通过化学生长方法生长的铜或者通过化学生长方法生长的镍。
4.根据权利要求1-3的任一个的电路模块，其中，接触部件和元件的接触区域（7）之间的接触表面的宽度（WCONT）比相同方向上接触部件的最大宽度（WMAX）低0-20%。
5.根据权利要求1-3的任一个的电路模块，其中，接触部件的高度H低于或者等于接触部件的最大宽度（WMAX）。
6.根据权利要求1-3的任一个的电路模块，其中，绝缘层（1）包括至少一个纤维材料层（19）以及均匀的聚合体层，其中纤维材料层（19）中存在用于元件（6）的开口，聚合体层接附到纤维材料（19）和元件（6）。
7.根据权利要求1-3的任一个的电路模块，其中，在导体（22）和元件（6）之间包括聚合体层（25），其中该层中存在用于接触部件的接触孔（18，28），并且其中接触部件完全填充接触孔（18，28）。
8.根据权利要求7的电路模块，其中，导体（22）和元件（6）之间的聚合体层（25）包括第一聚合体层（15）和第二聚合体层（5），其中第一聚合体层（15）包括第一聚合体，并且第二聚合体层（5）包括硬化的粘合剂。
9.根据权利要求8的电路模块，其中，以第一聚合体层（15）和第二聚合体层（5）大体仅位于元件（6）的位置的方式使这二者局部化。
10.根据权利要求1-3的任一个的电路模块，其中，元件包括位于元件表面的钝化层（9）并且接触区域（7）位于钝化层中的开口的内部，其中中间层（2）延伸通过钝化层中的开口。
CN2009801172483A 2008-05-12 2009-05-11 电路模块及其制造方法 Active CN102027585B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20085443A FI123205B (fi) 2008-05-12 2008-05-12 Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
FI20085443 2008-05-12
PCT/FI2009/050383 WO2009138560A1 (en) 2008-05-12 2009-05-11 Circuit module and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN102027585A CN102027585A (zh) 2011-04-20
CN102027585B true CN102027585B (zh) 2013-07-10

Family

ID=39523098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801172483A Active CN102027585B (zh) 2008-05-12 2009-05-11 电路模块及其制造方法

Country Status (7)

Country Link
US (4) US8699233B2 (zh)
JP (1) JP2011523773A (zh)
KR (1) KR20110011614A (zh)
CN (1) CN102027585B (zh)
FI (1) FI123205B (zh)
GB (1) GB2472953A (zh)
WO (1) WO2009138560A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
JP2012124397A (ja) * 2010-12-10 2012-06-28 Cmk Corp 部品内蔵型多層プリント配線板
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
DE102011107958B4 (de) * 2011-07-20 2020-09-24 Wilo Se Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat
US9526182B2 (en) 2011-10-31 2016-12-20 Meiko Electronics Co., Ltd. Component-embedded substrate manufacturing method
CN103918356A (zh) * 2011-11-08 2014-07-09 名幸电子有限公司 元器件内置基板的制造方法以及使用该方法制成的元器件内置基板
JP6073339B2 (ja) * 2012-09-11 2017-02-01 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
US9851745B2 (en) * 2012-09-12 2017-12-26 Hewlett-Packard Development Company, L.P. Latch for a computer case
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
WO2014097643A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097642A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624698B1 (ja) * 2012-12-21 2015-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JPWO2014118916A1 (ja) * 2013-01-30 2017-01-26 株式会社メイコー 部品内蔵基板の製造方法
JP2017510946A (ja) * 2014-03-13 2017-04-13 フィリップス ライティング ホールディング ビー ヴィ 照明装置、及び照明装置を製造するための方法
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
KR101640751B1 (ko) 2014-09-05 2016-07-20 대덕전자 주식회사 인쇄회로기판 및 제조방법
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
CN109425814B (zh) * 2017-09-01 2021-09-10 中华精测科技股份有限公司 探针组件及其探针结构
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11150701B1 (en) 2021-04-05 2021-10-19 Ibenzer Inc. Case for a computing device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
EP0380289B1 (en) * 1989-01-24 1997-09-10 Fujitsu Limited A process of manufacturing a multi-layer ceramic substrate assembly
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
CN101065843A (zh) * 2004-11-26 2007-10-31 伊姆贝拉电子有限公司 制造电子模块的方法
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4894115A (en) 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
DE60128656T2 (de) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
CN2736848Y (zh) * 2004-09-15 2005-10-26 鸿富锦精密工业（深圳）有限公司 风扇固定装置
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
EP0380289B1 (en) * 1989-01-24 1997-09-10 Fujitsu Limited A process of manufacturing a multi-layer ceramic substrate assembly
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板
CN101065843A (zh) * 2004-11-26 2007-10-31 伊姆贝拉电子有限公司 制造电子模块的方法

Also Published As

Publication number Publication date
US20110061909A1 (en) 2011-03-17
US9107324B2 (en) 2015-08-11
FI123205B (fi) 2012-12-31
FI20085443A0 (fi) 2008-05-12
GB2472953A (en) 2011-02-23
US9324647B2 (en) 2016-04-26
JP2011523773A (ja) 2011-08-18
US20160212855A1 (en) 2016-07-21
US9883587B2 (en) 2018-01-30
WO2009138560A1 (en) 2009-11-19
KR20110011614A (ko) 2011-02-08
GB201021002D0 (en) 2011-01-26
US20150348878A1 (en) 2015-12-03
US8699233B2 (en) 2014-04-15
US20140210090A1 (en) 2014-07-31
FI20085443A (fi) 2009-11-13
CN102027585A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102027585B (zh) 电路模块及其制造方法
CN101199242B (zh) 电路板结构的制造方法和电路板结构
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
CN101325121B (zh) 电子元件及其制备方法
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
TWI281234B (en) Multilayer wiring board and its manufacturing method
CN104143543A (zh) 金属凸块结构
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
EP2213148A2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
KR20100081282A (ko) 리지드-플렉스 모듈 및 제조 방법
CN102194760A (zh) 半导体结构及形成半导体装置的方法
CN103871998A (zh) 单层无芯基板
CN101548378A (zh) 半导体器件及其制造方法
KR100735074B1 (ko) 반도체 장치 및 그 제조 방법
CN101567355B (zh) 半导体封装基板及其制法
CN103123917B (zh) 导电结构及其形成方法
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
US20130020699A1 (en) Package structure and method for fabricating the same
JP4794527B2 (ja) 半導体装置及びその製造方法
CN206460490U (zh) 全铝智能卡模块
US8590144B2 (en) Method of manufacturing printed circuit board
TW201132246A (en) Side packaged type printed circuit board
KR20030041097A (ko) 반도체 장치 및 그 제조 방법
US20040023481A1 (en) Electrolytic contact pads
CN101295698A (zh) 倒装基板的结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Helsinki

Patentee after: GE Embedded Electronics OY

Address before: Espoo, Finland

Patentee before: IMBERA ELECTRONICS OY

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20200908

Address after: Virginia

Patentee after: Imberatec Co., Ltd

Address before: Helsinki

Patentee before: GE Embedded Electronics OY

TR01 Transfer of patent right