CN101884112B - 薄膜晶体管的制造方法和显示器件的制造方法 - Google Patents

薄膜晶体管的制造方法和显示器件的制造方法 Download PDF

Info

Publication number
CN101884112B
CN101884112B CN2008801189992A CN200880118999A CN101884112B CN 101884112 B CN101884112 B CN 101884112B CN 2008801189992 A CN2008801189992 A CN 2008801189992A CN 200880118999 A CN200880118999 A CN 200880118999A CN 101884112 B CN101884112 B CN 101884112B
Authority
CN
China
Prior art keywords
film
etching
electrode layer
conducting film
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801189992A
Other languages
English (en)
Other versions
CN101884112A (zh
Inventor
宫入秀和
小森茂树
伊佐敏行
小松立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101884112A publication Critical patent/CN101884112A/zh
Application granted granted Critical
Publication of CN101884112B publication Critical patent/CN101884112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Abstract

本发明提供了一种使用少数量掩模的薄膜晶体管和显示器件的制造方法。将第一导电膜、绝缘膜、半导体膜、杂质半导体膜、和第二导电膜堆叠。然后，使用多色调掩模在其上面形成具有凹陷部分的抗蚀剂掩模。执行第一蚀刻以形成薄膜堆叠体，并执行其中对薄膜堆叠体进行侧蚀刻的第二蚀刻以形成栅极电极层。使抗蚀剂凹入，然后形成源极电极、漏极电极等；由此，制造薄膜晶体管。

Description

薄膜晶体管的制造方法和显示器件的制造方法
技术领域
本发明涉及薄膜晶体管和包括该薄膜晶体管的显示器件的制造方法。
背景技术
近年来，使用具有几纳米至几百纳米厚度的半导体薄膜在诸如玻璃衬底的具有绝缘表面的衬底上形成的薄膜晶体管已引起注意。薄膜晶体管被广泛地用于诸如IC(集成电路)的电子器件和电子光学器件。特别地，薄膜晶体管被迫切地开发成以液晶显示器、EL(电致发光)显示器件等为代表的图像显示器件的开关元件。特别是在有源矩阵液晶显示器件中，电压被施加于连接到所选开关元件的像素电极和对应于该像素电极的相对电极，由此光学地调制设置在像素电极与相对电极之间的液晶层。光学调制可能被观察者视为显示图案。这里的有源矩阵液晶显示器件意指采用其中通过使用开关元件驱动布置成矩阵的像素电极在屏幕上形成显示图案的方法的液晶显示器件。
有源矩阵液晶显示器件的应用范围正在扩大，且对更大屏幕尺寸、更高清晰度、和更高孔径比的需求日益增加。另外，需要有源矩阵液晶显示器件具有高可靠性且有源矩阵液晶显示器件的生产方法提供高产率并降低生产成本。作为用于提高生产率和降低生产成本的方法，可以给出工艺的简化。
在有源矩阵液晶显示器件中，主要使用薄膜晶体管作为开关元件。在制造薄膜晶体管时，减少在光刻中使用的光掩模的数目对于工艺的简化而言是重要的。如果增加一个光掩模，则还需要以下步骤：抗蚀剂涂敷、预烘焙、曝光、显影、后烘焙等，此外还有上述步骤前后的其它步骤，诸如薄膜形成和蚀刻及进一步的抗蚀剂去除、清洁、干燥等。在制造工艺中仅仅由于添加一个光掩模而显著增加了步骤的数目。因此，已经开发了在制造工艺中减少光掩模数目的许多技术。
用于减少光掩模数目的许多传统技术使用复杂的技术，诸如背侧曝光、抗蚀剂回流、或弹射法(lift-off method)，这要求有特殊的装置。已存在由于此类复杂技术的使用导致的各种问题而使产率降低的问题。此外，除了牺牲薄膜晶体管的电学特性之外，常常没有选择权。
作为用于在薄膜晶体管的制造工艺中减少光掩模数目的典型手段，使用多色调掩模(称为半色调掩模或灰色调掩模)的技术众所周知。作为用于通过使用多色调掩模来减少制造步骤数目的技术，公开了例如专利文献1(日本公开专利申请No.2003-179069)。
发明内容
本发明的一个目的是在薄膜晶体管的制造方法中在不采用复杂技术的情况下与传统上使用的光掩模数目相比减少在光刻中使用的光掩模的数目。
此外，本发明可以特别地应用于在显示器件的像素中使用的薄膜晶体管(也称为像素TFT)。因此，本发明的另一目的是在制造显示器件时与传统上使用的光掩模数目相比减少在光刻中使用的光掩模的数目。
在本发明中，形成第一导电膜和其中在第一导电膜上依次堆叠绝缘膜、半导体膜、杂质半导体膜、和第二导电膜的薄膜堆叠体；执行第一蚀刻以使第一导电膜暴露并形成薄膜堆叠体的图案；以及执行第二蚀刻以形成第一导电膜的图案。这里，在对第一导电膜进行侧蚀刻的条件下执行第二蚀刻。
这里，作为第一蚀刻，可以使用干法蚀刻或湿法蚀刻。请注意，当采用干法蚀刻作为第一蚀刻时可以由一个步骤执行第一蚀刻，而当采用湿法蚀刻作为第一蚀刻时可以由多个步骤执行第一蚀刻。此外，作为第二蚀刻，可以使用干法蚀刻或湿法蚀刻。然而，如上所述，需要用第二蚀刻对第一导电膜进行侧蚀刻。因此，优选的是采用湿法蚀刻作为第二蚀刻。
这里，由于在对第一导电膜进行侧蚀刻的条件下执行第二蚀刻，所以第一导电膜与具有形成的图案的薄膜堆叠体相比凹入到内侧。因此，第二蚀刻之后的第一导电膜的侧表面与具有形成的图案的薄膜堆叠体的侧表面相比更多地存在于内部。此外，具有形成的图案的第一导电膜的侧表面与具有形成的图案的薄膜堆叠体的侧表面之间的距离几乎是均匀的。
请注意，“第一导电膜的图案”意指例如形成栅极电极、栅极布线、电容器电极、和电容器布线的金属布线的顶视图布局。
根据本发明的一方面，一种薄膜晶体管的制造方法包括步骤：形成第一导电膜；在第一导电膜之上形成绝缘膜；在绝缘膜之上形成半导体膜；在绝缘膜之上形成杂质半导体膜；在杂质半导体膜之上形成第二导电膜；在第二导电膜之上形成第一抗蚀剂掩模；使用第一抗蚀剂掩模对绝缘膜、半导体膜、杂质半导体膜、和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；对第一导电膜的一部分进行第二蚀刻以便以栅极电极的宽度比绝缘膜的宽度窄的方式形成栅极电极层；在第二导电膜之上形成第二抗蚀剂掩模；以及使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行第三蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
根据本发明的一方面，一种薄膜晶体管的制造方法包括步骤：形成第一导电膜；在第一导电膜之上形成绝缘膜；在绝缘膜之上形成半导体膜；在绝缘膜之上形成杂质半导体膜；在杂质半导体膜之上形成第二导电膜；在第二导电膜之上形成第一抗蚀剂掩模；使用第一抗蚀剂掩模对绝缘膜、半导体薄膜、杂质半导体膜和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；在第二导电膜之上形成第二抗蚀剂掩模，在形成第二抗蚀剂掩模之后，对第一导电膜的一部分进行第二蚀刻以便以栅极电极的宽度比绝缘膜的宽度窄的方式形成栅极电极层；并使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
根据本发明的一方面，一种薄膜晶体管的制造方法包括步骤：形成第一导电膜；在第一导电膜之上形成绝缘膜；在绝缘膜之上形成半导体膜；在绝缘膜之上形成杂质半导体膜；在杂质半导体膜之上形成第二倒带那么；在第二导电膜之上形成包括凹陷部分的第一抗蚀剂掩模；使用第一抗蚀剂掩模对绝缘膜、半导体膜、杂质半导体膜、和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；对第一导电膜的一部分进行第二蚀刻以便以栅极电极的宽度比绝缘膜的宽度窄的方式形成栅极电极层；通过使第一抗蚀剂掩模凹入以使与第一抗蚀剂掩模的凹陷部分重叠的第二导电膜的一部分暴露来形成第二抗蚀剂掩模；以及使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行第三蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
根据本发明的一方面，一种薄膜晶体管的制造方法包括步骤：形成第一导电膜；在第一导电膜之上形成绝缘膜；在绝缘膜之上形成半导体膜；在绝缘膜之上形成杂质半导体膜；在杂质半导体膜之上形成第二导电膜；在第二导电膜之上形成包括凹陷部分的第一抗蚀剂掩模；使用第一抗蚀剂掩模对绝缘膜、半导体膜、杂质半导体膜、和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；通过使第一抗蚀剂掩模凹入以使与第一抗蚀剂掩模的凹陷部分重叠的第二导电膜的一部分暴露来形成第二抗蚀剂掩模；在形成第二抗蚀剂掩模之后，对第一导电膜的一部分进行第二蚀刻以便以栅极电极的宽度比绝缘膜的宽度窄的方式形成栅极电极层；以及使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行第三蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
在具有根据本发明的上述结构的制造方法中，在第一抗蚀剂掩模具有凹陷部分的情况下，优选地使用多色调掩模来形成第一抗蚀剂掩模。通过使用多色调掩模，可以用简单的工艺形成具有凹陷部分的抗蚀剂掩模。
通过采用具有根据本发明的任何上述结构的薄膜晶体管制造方法，由第一蚀刻形成元素区，并且第二蚀刻可以使栅极电极层的侧表面与元素区的侧表面相比以几乎均匀的距离更多地在内部。
在根据本发明的使用第一蚀刻和第二蚀刻的任何结构中，优选的是用干法蚀刻来执行第一蚀刻并用湿法蚀刻来执行第二蚀刻。优选地用高精度执行第一蚀刻的处理，并且需要在第二蚀刻的处理中执行侧蚀刻。对于高精度处理，优选的是干法蚀刻。由于在湿法蚀刻中利用化学反应，所以在湿法蚀刻中比在干法蚀刻中更可能发生侧蚀刻。
可以通过选择性地将像素电极形成为连接到由具有任何上述结构的本发明制造的薄膜晶体管的源极和漏极电极层来制造显示器件。
根据本发明的一方面，一种显示器件的制造方法包括步骤：用具有上述结构的任何方法形成薄膜晶体管、形成保护性绝缘膜以覆盖薄膜晶体管、在保护性绝缘膜中形成开口部分以便使源极和漏极电极层的一部分暴露、以及在开口部分和保护性绝缘膜之上选择性地形成像素电极。
在具有根据本发明的上述结构的显示器件的制造方法中，优选地通过堆叠用CVD法或溅射法形成的绝缘膜和用旋涂法形成的绝缘膜来形成保护性绝缘膜。更优选地，通过堆叠用CVD法或溅射法形成的氮化硅膜和用旋涂法形成的有机树脂膜来形成保护性绝缘膜。通过以这种方式形成保护性绝缘膜，可以保护薄膜晶体管不受可能不利地影响薄膜晶体管的电学特性的杂质元素的影响，并且可以改善在其上面形成像素电极的表面的平面性；因此，可以防止产率降低。
通过使用具有根据本发明的上述结构的任何制造方法制造的薄膜晶体管包括覆盖栅极电极层的栅极绝缘膜、在栅极绝缘膜之上的半导体层、在半导体层之上的源极区和漏极区、在源极区和漏极区之上的源极电极和漏极电极、和与栅极电极层的侧表面接触的腔体。栅极电极的边缘附近可以通过提供腔体具有较低的介电常数(低k)。
请注意，在本说明书中，“膜”是在未被形成为图案的情况下在整个表面之上形成的膜，并且“层”是已使用抗蚀剂掩模等形成为具有期望形状的图案的层。然而，关于堆叠的膜的每层，在某些情况下以不加区别的方式使用“膜”和“层”。
请注意，在尽可能少地导致非预期蚀刻的条件下执行蚀刻。
请注意，在本说明书中，“栅极布线”意指连接到薄膜晶体管的栅极电极的布线。使用栅极电极层形成栅极布线。此外，有时将栅极布线称为扫描线。
请注意，在本说明书中，“源极布线”是连接到薄膜晶体管的源极电极和漏极电极的布线。使用源极和漏极电极层形成源极布线。此外，有时将源极布线称为信号线。
使用本发明，可以显著地减小用于制造薄膜晶体管的步骤的数目。此外，由于使用本发明制造的薄膜晶体管可以应用于显示器件，所以也可以显著地减少显示器件的制造步骤。更具体而言，使用本发明，可以减少光掩模的数目。还可以使用一个光掩模(多色调掩模)制造薄膜晶体管。因此，可以显著地减少用于制造薄膜晶体管或显示器件的步骤的数目。
另外，与目的在于减少光掩模数目的传统技术不同，不需要使用背侧曝光、抗蚀剂回流、弹射法等的复杂步骤。因此，可以在不降低薄膜晶体管的产率的情况下显著减少制造步骤的数目。
在目的在于减少光掩模数目的传统技术中，常常牺牲薄膜晶体管的电学特性。在本发明中，可以在保持薄膜晶体管的电学特性的同时显著地减少制造薄膜晶体管的步骤的数目。
此外，通过本发明的上述效果，可以显著地降低制造成本。
由于用本发明的制造方法制造的薄膜晶体管具有与栅极电极层的端部接触的腔体，所以可以使栅极电极与漏极电极之间的漏电流变低。
附图说明
在附图中：
图1A至1C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图2A至2C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图3A至3C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图4A至4C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图5A至5C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图6A至6C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图7A至7C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图8A至8C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图9A至9C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图10A至10C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图11A至11C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图12A至12C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图13A至13C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图14A至14C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图15A至15C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图16示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图17示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图18示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图19示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图20示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图21示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图22示出应用本发明的制造方法的有源矩阵衬底的连接部分；
图23示出应用本发明的制造方法的有源矩阵衬底的连接部分；
图24A至24C示出每个应用本发明的制造方法的有源矩阵衬底的连接部分；
图25A-1和25A-2及图25B-1和25B-2的每一个示出用于本发明的制造方法的多色调掩模；
图26A至26C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图27A至27C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图28示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图29示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图30示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图31A至31C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图32A至32C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图33A至33C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图34A至34C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图35A至35C示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图36示出根据本发明的薄膜晶体管和显示器件的制造方法的示例；
图37A和37B是使用根据本发明的显示器件的电子设备的透视图；
图38示出使用根据本发明的显示器件的电子设备；
图39A至39C示出使用根据本发明的显示器件的电子设备；
图40A和40B是在本发明的实施例1中解释的光学缩微照片；
图41A至41C是在本发明的实施例1中解释的STEM图像；
图42示出本发明的实施例1的电流测试；
图43A和43B示出本发明的实施例1的电流测试的结果；以及
图44A和44B示出本发明的实施例1的电流测试的结果。
具体实施方式
下面将参照附图来描述本发明的实施例模式和实施例。然而，本发明不限于以下描述。本领域的技术人员很容易理解的是在不脱离本发明的范围和精神的情况下可以以各种方式修改模式和细节。因此，不应将本发明解释为局限于以下给出的实施例模式和实施例的描述。请注意，在下文解释的本发明的结构中的不同附图之间，一般使用相同的附图标记来表示相同的组件。对类似的部分应用相同的阴影图案，并且在某些情况下不用附图标记来特别表示类似的部分。
(实施例模式1)
在实施例模式1中，将参照图1A和图25B-2来描述薄膜晶体管的制造方法和其中将薄膜晶体管布置成矩阵的显示器件的制造方法的示例。
图16至图20是根据本实施例模式的薄膜晶体管的顶视图。图20是像素电极的形成已完成的情况下的完成图。图1A至图3C是沿图16至图20中的线A-A′截取的横截面图。图4A至图6C是沿图16至图20中的线B-B′截取的横截面图。图7A至9C是沿图16至图20中的线C-C′截取的横截面图。图10A至图12C是沿图16至图20中的线D-D′截取的横截面图。图13A至图15C是沿图16至图20中的线E-E′截取的横截面图。
首先，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110。这些膜每个具有单层或包括多个膜的堆叠层。
衬底100是绝缘衬底。在将本发明应用于显示器件的情况下，可以使用玻璃衬底或石英衬底作为衬底100。在本实施例模式中，使用玻璃衬底。
第一导电膜102由导电材料形成。使用诸如例如钛、钼、铬、钽、钨、铝、铜、钕、铌、或钪的金属材料、或包括这些金属材料中的任何一个作为主要组分的合金材料的导电材料形成第一导电膜102。请注意，第一导电膜102的材料需要是具有能够经受住稍后的步骤(诸如第一绝缘膜104的形成)的耐热性且在稍后的步骤(诸如第二导电膜110的蚀刻)中不被无意地蚀刻或腐蚀的材料。只有在这些条件下，第一导电膜102的材料不限于特定材料。
另外，可以通过例如溅射法、CVD法(包括热CVD法、等离子体CVD法等)等形成第一导电膜102。然而，第一导电膜102的形成方法不限于特定方法。
此外，第一绝缘膜104充当栅极绝缘膜。
第一绝缘膜104由绝缘材料形成。可以使用例如氧化硅膜、氮化硅膜、氧氮化硅(silicon oxynitride)膜、氮氧化硅(silicon nitride oxide)膜等来形成第一绝缘膜104。请注意，与第一导电膜102类似，第一绝缘膜104的材料需要是具有耐热性且在稍后的步骤中不被无意地蚀刻或腐蚀的材料。只有在这些条件下，第一绝缘膜104的材料不限于特定材料。
另外，可以通过例如CVD法(包括热CVD法、等离子体CVD法等)、溅射法等来形成第一绝缘膜104；然而，第一绝缘膜104的形成方法不限于特定方法。
半导体膜106由半导体材料形成。可以使用例如使用硅烷气体等形成的无定形硅来形成半导体膜106。请注意，与第一导电膜102等类似，半导体薄膜106的材料需要是具有耐热性且在稍后的步骤中不被无意地蚀刻或腐蚀的材料。只有在这些条件下，半导体薄膜106的材料不限于特定材料。因此，可以使用锗。请注意，半导体膜106的结晶度也不受特别限制。
另外，可以通过例如CVD法(包括热CVD法、等离子体CVD法等)、溅射法等来形成半导体膜106。然而，半导体膜106的形成方法不限于特定方法。
杂质半导体膜108是包含赋予一种导电性类型的杂质元素的半导体膜，并且是使用添加了赋予一种导电性类型的杂质元素等的半导体材料气体形成的。例如，杂质半导体膜108是包含磷或硼的硅膜，其是使用包含磷化氢(化学式：PH3)或乙硼烷(化学式：B2H6)的硅烷气体形成的。请注意，与第一导电膜102等类似，杂质半导体膜108的材料需要是具有耐热性且在稍后的步骤中不被无意地蚀刻或腐蚀的材料。只有在这些条件下，杂质半导体膜108的材料不限于特定材料。请注意，杂质半导体膜108的结晶度也不受特别限制。
在制造n沟道薄膜晶体管的情况下，可以使用磷、砷等作为要添加的赋予一种导电性类型的杂质元素。也就是说，用于形成杂质半导体膜108的硅烷气体可以以预定的浓度包含磷化氢、砷化三氢(化学式：AsH3)等。相反，在制造p沟道薄膜晶体管的情况下，可以使用硼等作为用于添加的赋予一种导电性类型的杂质元素。也就是说，用于形成杂质半导体膜108的硅烷气体可以以预定的浓度包含乙硼烷等。
另外，可以通过例如CVD法(包括热CVD法、等离子体CVD法等)、溅射法等来形成杂质半导体膜108。然而，杂质半导体膜108的形成方法不限于特定方法。
第二导电膜110由作为导电材料(作为第一导电膜102的材料被提及的材料)但不同于用于第一导电膜102的材料的材料形成。这里，“不同材料”意指具有不同主要组分的材料。具体而言，优选地选择不容易被稍后描述的第二蚀刻所蚀刻的材料。此外，与第一导电膜102等类似，第二导电膜110的材料需要是具有耐热性且在稍后的步骤中不被无意地蚀刻或腐蚀的材料。因此，只有在这些条件下，第二导电膜110的材料不限于特定材料。
另外，可以通过例如溅射法、CVD法(包括热CVD法、等离子体CVD法等)等形成第二导电膜110。然而，第二导电膜110的形成方法不限于特定方法。
接下来，在第二导电膜110上形成第一抗蚀剂掩模112(参见图1A、图4A、图7A、图10A、和图13A)。第一抗蚀剂掩模112是具有凹陷部分或突出部分的抗蚀剂掩模。换言之，第一抗蚀剂掩模112也可以是指包括具有不同厚度的多个区(在这里为两个区)的抗蚀剂掩模。在第一抗蚀剂掩模112中，将厚区称为第一抗蚀剂掩模112的突出部分并将薄区称为第一抗蚀剂掩模112的凹陷部分。
在第一抗蚀剂掩模112中，在形成了源极和漏极电极层120的区域中形成突出部分，并且在不存在源极和漏极电极层120的在使半导体层暴露的区域中形成凹陷部分。
可以使用公共多色调掩模来形成第一抗蚀剂掩模112。这里，将参照图25A-1至25B-2来描述多色调掩模。
多色调掩模是能够以多级光强进行曝光的掩模，并且通常，以三级光强执行曝光以提供曝光区、半曝光区、和未曝光区。当使用多色调掩模时，一次曝光和显影工艺允许形成具有多个厚度(通常为两级厚度)的抗蚀剂掩模。因此，通过使用多色调掩模，可以减少光掩模的数目。
图25A-1和图25B-1是典型多色调掩模的横截面图。灰色调掩模140在图25A-1中示出且半色调掩模145在图25B-1中示出。
图25A-1所示的灰色调掩模140包括使用阻光膜在具有透过性质的衬底141上形成的阻光部分142和提供有阻光膜图案的衍射光栅部分143。
用以等于或小于用于曝光的光的分辨率极限的间隔提供狭缝、点、网格等的方式在衍射光栅部分143处控制透光率。请注意，可以周期性地或非周期性地提供衍射光栅部分143处的狭缝、点、或网格。
作为具有透光性质的衬底141，可以使用石英等。可以使用金属膜形成并优选地使用铬、氧化铬等提供用于形成阻光部分142和衍射光栅部分143的阻光膜。
在用光照射灰色调掩模140以进行曝光的情况下，如图25A-2所示，与阻光部分142重叠的区域中的透光率为0％，且未提供阻光部分142和衍射光栅部分143两者的区域中的透光率为100％。此外，衍射光栅部分143的透光率基本上在10％至70％范围内，其可以通过衍射光栅的狭缝、点、或网格等的间隔来调整。
图25B-1所示的半色调掩模145包括使用半透光膜在具有透光性质的衬底146上形成的半透光部分147，和使用阻光膜形成的阻光部分148。
可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜来形成半透光部分147。可以以与灰色调掩模的阻光膜类似的方式使用金属膜形成并优选地使用铬、氧化铬等提供阻光部分148。
在用光照射半色调掩模145以进行曝光的情况下，如图25B-2所示，与阻光部分148重叠的区域中的透光率是0％，并且未提供阻光部分148和半透光部分147两者的区域中的透光率是100％。此外，半透光部分147中的透光率基本上在10％至70％范围内，其可以通过要形成的材料的种类、厚度等来调整。
通过使用多色调淹没的曝光和显影，可以形成包括具有不同厚度的区域的第一抗蚀剂掩模112。
接下来，使用第一抗蚀剂掩模112来执行第一蚀刻。也就是说，蚀刻第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110以形成薄膜堆叠体114(参见图1B、图4B、图7B、图10B、图13B、和图16)。这时，优选地至少使得第一导电膜102的表面暴露。在本说明书中，将此蚀刻步骤称为“第一蚀刻”。作为第一蚀刻，可以采用干法蚀刻或湿法蚀刻。请注意，当采用干法蚀刻作为第一蚀刻时可以由一个步骤执行第一蚀刻，而当采用湿法蚀刻作为第一蚀刻时优选地由多个步骤执行第一蚀刻。这是因为蚀刻速度根据被蚀刻膜的种类而变且难以用一个步骤执行该蚀刻。
接下来，使用第一抗蚀剂掩模112来执行第二蚀刻。也就是说，蚀刻第一导电膜102以形成栅极电极层116(参见图1C、图4C、图7C、图10C、图13C、和图17)。在本说明书中，将此蚀刻步骤称为“第二蚀刻”。
请注意，栅极电极层116形成栅极布线、电容器布线、和支撑部分。当栅极电极层是指栅极电极层116A时，该栅极电极层形成栅极布线；当栅极电极层是指栅极电极层116B或栅极电极层116D时，该栅极电极层形成支撑部分；并且当栅极电极层是指栅极电极层116C时，该栅极电极层形成电容器布线。于是，将这些栅极电极层统称为栅极电极层116。
在由第一导电膜102形成的栅极电极层116的侧表面被设置为与薄膜堆叠体114的侧表面相比更多地在内部的蚀刻条件下执行第二蚀刻。换言之，执行第二蚀刻，以便栅极电极层116的侧表面与薄膜堆叠体114的底面接触(在线A-A′中栅极电极层116的宽度比薄膜堆叠体114的宽度窄)。此外，在相对于第二导电膜110的蚀刻速度低且相对于第一导电膜102的蚀刻速度高的条件下执行第二蚀刻。换言之，在第一导电膜102的蚀刻选择性相对于第二导电膜110高的条件下执行第二蚀刻。通过在此类条件下执行第二蚀刻，可以形成栅极电极层116。
请注意，栅极电极层116的侧表面的形状不受特别限制。例如，该形状可以是锥形形状。根据诸如在第二蚀刻中使用的化学制品等条件来确定栅极电极层116的侧表面的形状。
这里，短语“相对于第二导电膜110的蚀刻速度低且相对于第一导电膜102的蚀刻速度高的条件”或“第一导电膜102的蚀刻选择性相对于第二导电膜110高的条件”意指满足以下第一要求和第二要求的条件。
第一要求是栅极电极层116被必要地留在适当位置。必要地提供有栅极电极层116的位置是图17至图20中的虚线指示的区域。也就是说，需要留下栅极电极层116以便在第二蚀刻之后形成栅极布线、电容器布线、和支撑部分。为了栅极电极层形成栅极布线和电容器布线，第二蚀刻需要被执行为以便不使这些布线断开连接。如图1A至1C和图20所示，栅极电极层116的侧表面优选地以距离d1比薄膜堆叠体114的侧表面更多地在内部，并且可以由专业人员根据布局适当地设置该距离d1。
第二要求是由栅极电极层116形成的栅极布线或电容器布线的宽度d3及由源极和漏极电极层120A形成的源极布线的最小宽度d2具有适当值(参见图20)。这是因为由于源极和漏极电极层120A更多地被第二蚀刻所蚀刻，减小了源极布线的最小宽度d2；因此，源极布线的电流密度变得过大且电学特性降低。因此，在第一导电膜102的蚀刻速度不过高且第二导电膜110的蚀刻速度尽可能低的条件下执行第二蚀刻。另外，在稍后描述的第三蚀刻中的第一导电膜102的蚀刻速度尽可能低的条件下执行第二蚀刻。
难以使得源极布线的最小宽度d2变大。这是因为由于源极布线的最小宽度d2由与源极布线重叠的半导体层的最小宽度d4决定，所以必须增大半导体层的最小宽度d4以便使得源极布线的最小宽度d2更大；因此，变得难以使相互邻近的栅极布线与电容器布线相互绝缘。在本发明中，将半导体层的最小宽度d4设置为小于距离d1的约两倍。换言之，将距离d1设置为大于半导体层的最小宽度d4的约一半。
只要存在与源极布线重叠的半导体层的宽度是栅极布线与邻近于栅极布线的电容器布线之间的最小宽度d4的至少一个部分，就是可接受的。优选的是如图20所示邻近于栅极布线的区域和邻近于电容器布线的区域中的半导体层的宽度是最小宽度d4。
另外，被连接到由源极和漏极电极层形成的像素电极层的部分中的电极的宽度等于源极布线的最小宽度d2。
如上所述，可以执行侧蚀刻的条件下的第二蚀刻在本发明中是非常重要的。这是因为通过其中对第一导电膜102进行侧蚀刻的第二蚀刻，可以将相互邻近且由栅极电极层116形成的栅极布线和电容器布线形成为相互绝缘(参见图17)。
这里，“侧蚀刻”意指其中不仅沿着表面的厚度方向(垂直于衬底表面的方向或垂直膜的基膜表面的方向)而且沿着垂直厚度方向的方向(平行于衬底表面的方向或平行于膜的基膜表面的方向)蚀刻膜的蚀刻。经受侧蚀刻的膜的端部可以根据用于蚀刻的蚀刻气体或化学制品相对于膜的蚀刻速度而具有各种形状。在许多情况下，以曲面形成膜的端部。
如图17所示，由第一蚀刻形成的薄膜堆叠体114被设计为在邻近于由栅极电极层116B或栅极电极层116D形成的支撑部分中薄(参见图17中的箭头所指示的部分)。用这种结构，可以通过第二蚀刻使栅极电极层116A和栅极电极层116B或栅极电极层116D断开连接以便相互绝缘。
图17所示的栅极电极层116B和栅极电极层116D每个充当支撑薄膜堆叠体114的支撑部分。通过支撑部分的存在，可以防止在栅极电极层上形成的诸如栅极绝缘膜的膜的剥落。此外，通过支撑部分的存在，可以防止由第二蚀刻邻近于栅极电极层116形成的腔体区域比需要的大。此外，优选的是提供支撑部分，因为可以防止薄膜堆叠体114由于其自重而折断或损坏，并因此提高产率。然而，本发明不限于具有支撑部分的模式，且不一定提供支撑部分。没有支撑部分的模式的顶视图的示例(对应于图20)在图21中示出。
如上所述，优选地用湿法蚀刻来执行第二蚀刻。
在用湿法蚀刻来执行第二蚀刻的情况下，可以沉积铝或钼作为第一导电膜102，可以沉积钛或钨作为第二导电膜110，并且可以将包含硝酸、乙酸、和磷酸的化学制品用于蚀刻。或者，可以沉积钼作为第一导电膜102，可以沉积钛、铝、或钨作为第二导电膜110，并且可以将包含过氧化氢的化学制品用于蚀刻。
在用湿法蚀刻来执行第二蚀刻的情况下，最优选的是形成其中在添加了钕的铝上沉积钼的堆叠膜作为第一导电膜102，沉积钨作为第二导电膜110，并将包含2％的硝酸、10％的乙酸、和72％的磷酸的化学制品用于蚀刻。通过使用具有此类组成比的化学制品，可以在不蚀刻第二导电膜110的情况下蚀刻第一导电膜102。请注意，为了降低铝的电阻和防止突起的目的，向第一导电膜102添加钕。
如图17所示，栅极电极层116具有从上方可看的角(horn)部分(例如，角151)。这是因为由于用于形成栅极电极层116的第二蚀刻是几乎各向同性的，所以蚀刻被执行使得栅极电极层116的侧表面与薄膜堆叠体114的侧表面之间的距离d1是几乎均匀的。
接下来，使第一抗蚀剂掩模112凹入；因此，使第二导电膜110暴露并形成第二抗蚀剂掩模118。作为用于通过第一抗蚀剂掩模112的凹入形成第二抗蚀剂掩模118的手段，例如，可以给出使用氧等离子体的灰化。然而，通过第一抗蚀剂掩模112的凹入形成抗蚀剂掩模118的手段不限于此。请注意本文已描述了在第二蚀刻之后形成第二抗蚀剂掩模118的情况；然而，本发明不限于此且可以在形成第二抗蚀剂掩模118之后执行第二蚀刻。
接下来，使用第二抗蚀剂掩模118蚀刻薄膜堆叠体114中的第二导电膜110，以便形成源极和漏极电极层120(参见图2A、图5A、图8A、图11A、图14A、和图18)。这里，作为蚀刻条件，选择除第二导电膜110之外的膜不被无意地蚀刻或腐蚀或者不容易被无意地蚀刻或腐蚀的条件。特别地，重要的是在栅极电极层116不被无意地蚀刻或腐蚀或不容易被无意地蚀刻或腐蚀的条件下执行蚀刻。
请注意，源极和漏极电极层120形成源极布线、将薄膜晶体管和像素电极相互连接的电极、和充当存储电容器的电容器的一个电极。当源极和漏极电极层是指源极和漏极电极层120A或源极和漏极电极层120C时，源极和漏极电极层形成形成源极布线的电极层；当源极和漏极电极层是指源极和漏极电极层120B时，源极和漏极电极层形成将薄膜晶体管的漏极电极与像素电极相互连接的电极层；并且当源极和漏极电极层是指源极和漏极电极层120D时，源极和漏极电极层形成一个形成具有电容器布线的电容器的电极层。于是，将这些源极和漏极电极层统称为源极和漏极电极层120。
请注意，为了蚀刻薄膜堆叠体114中的第二导电膜110，可以执行湿法蚀刻或干法蚀刻。
然后，蚀刻薄膜堆叠体114中的杂质半导体膜108和半导体膜106的上部(背沟道部分)以形成源极和漏极区122(参见图2B、图5B、图8B、图11B、图14B、和图19)。这里，作为蚀刻条件，选择除杂质半导体膜108和半导体膜106之外的膜不被无意地蚀刻或腐蚀或者不容易被无意地蚀刻或腐蚀的条件。特别地，重要的是在栅极电极层116不被无意地蚀刻或腐蚀或不容易被无意地蚀刻或腐蚀的条件下执行蚀刻。
请注意，可以通过干法蚀刻或湿法蚀刻来执行薄膜堆叠体114中的杂质半导体膜108和半导体膜106的上部(背沟道部分)的蚀刻。
然后，去除第二抗蚀剂掩模118(参见图2C、图5C、图8C、图11C、和图14C)；由此，完成薄膜晶体管(参见图2C)。如上所述，可以使用一个光掩模(多色调掩模)来制造薄膜晶体管。
在本说明书中，将参照图2A和2B描述的步骤统称为“第三蚀刻”。可以在如上所述的各个分开的步骤中执行第三蚀刻，或者可以在单个步骤中执行。
形成第二绝缘膜以覆盖以上述方式形成的薄膜晶体管。虽然第二绝缘膜可以只由第一保护膜126形成，但第二绝缘膜在这里是由第一保护膜126和第二保护膜128形成的(参见图3A、图6A、图9A、图12A、和图15A)。可以以与第一绝缘膜104类似的方式形成第一保护膜126。
通过用以使第二保护膜128的表面变得几乎为平面的方法来形成第二保护膜128。这是因为当第二保护膜128的表面几乎为平面时，可以防止在第二保护膜128上形成的像素电极层132断开连接等。因此，短语“几乎为平面”意指可以实现上述目的的程度的平面度，且不意味着要求高平面性。
可以例如使用感光性聚酰亚胺、丙烯、环氧树脂等通过旋涂法等形成第二保护膜128。请注意，本发明不限于这些材料和形成方法。
接下来，在第二绝缘膜中形成第一开口部分130和第二开口部分131(参见图3B、图6B、图9B、图12B、和图15B)。第一开口部分130和第二开口部分131被形成为至少到达源极和漏极电极层的表面。第一开口部分130和第二开口部分131的形成方法不限于特定方法且可以由专业人员依照第一开口部分130的直径等适当地确定。例如，可以使用光刻法通过干法蚀刻来形成第一开口部分130和第二开口部分131。
请注意，在用光刻法形成开口部分的情况下，使用一个光掩模。
接下来，在第二绝缘膜上形成像素电极层132(参见图3C、图6C、图9C、图12C、图15C、和图20)。像素电极层132被形成为通过开口部分连接到源极和漏极电极层120。具体而言，像素电极层132被形成为通过第一开口部分130连接到源极和漏极电极层120B并通过第二开口部分131连接到源极和漏极电极层120D。像素电极层132优选地由具有透光性质的导电材料形成。在这里，作为具有透光性质的导电材料，可以给出氧化铟锡(在下文中称为ITO)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌、添加了氧化硅的氧化铟锡等。可以通过溅射法、CVD法等来形成具有透光性质的导电材料膜；然而，本发明不限于特定方法。另外，像素电极层132可以具有单个层或包括多个膜的堆叠层。
在本实施例模式中，只有像素电极层132使用具有透光性质的导电材料来形成；然而，本发明不限于此。作为第一导电膜102和第二导电膜110的材料，还可以使用具有透光性质的导电材料。
请注意，在用光刻法形成像素电极层132的情况下，使用一个光掩模。
以上述方式，完成根据本发明的有源矩阵衬底的制造(所谓的阵列工艺)。如在本实施例模式中所述，可以以利用侧蚀刻来形成栅极电极层并且还使用多色调掩模来形成源极和漏极电极层的方式使用一个光掩模来制造薄膜晶体管。
使用本发明的制造方法制造的薄膜晶体管具有的结构包括栅极电极层上的栅极绝缘膜、栅极绝缘膜上的半导体层、半导体层上的源极区和漏极区、源极区和漏极区上的源极电极和漏极电极、以及邻近于栅极电极层的侧表面的腔体(参见图3C)。通过邻近于栅极电极层的侧表面形成的腔体，可以制造在栅极电极层的端部除具有低漏电流的薄膜晶体管。
在这里，将参照图22、图23、和图24A至24C来描述在上述步骤中制造的有源矩阵衬底的端子连接部分。
图22是顶视图且图23和图24A至24C是以上述步骤制造的有源矩阵衬底的栅极布线侧的端子连接部分和源极布线侧的端子连接部分的横截面图。
图22是栅极布线侧的端子连接部分和源极布线侧的端子连接部分中的从像素部分伸出的栅极布线和源极布线的顶视图。
图23是沿图22中的线X-X′截取的横截面图。也就是说，图23是栅极布线侧的端子连接部分的横截面图。在图23中，只有栅极电极层116被暴露。端子部分被连接到其中栅极电极层116被暴露的区域。
图24A至图24C是沿着图22中的线Y-Y′截取的横截面图。也就是说，图24A至24C是源极布线侧的端子连接部分的横截面图。在沿图24A至24C所述的线Y-Y′的横截面中，栅极电极层116及源极和漏极电极层120通过像素电极层132相互连接。图24A至24C示出栅极电极层116与源极和漏极电极层120之间的各种连接模式。除图24A至24C所示那些之外的这些模式中的任何一个可以用于根据本发明的显示器件中的端子连接部分。通过其中源极和漏极电极层120被连接到栅极电极层116的结构，可以使端子连接部分的高度几乎均匀。
请注意，开口部分的数目不限于图24A至24C所示的那些。可以为一个端子不仅提供一个开口部分，而且提供多个开口部分。在为一个端子提供多个开口部分的情况下，即使当由于用于形成开口部分的蚀刻不足而使任何开口部分未有利地形成的情况下，也可以在其它开口部分处实现电连接。此外，即使在没有任何问题的情况下形成所有开口部分的情况下，也可以使接触面积变大且可以减小接触电阻，这是优选的。
在图24A中，以通过蚀刻等去除第一保护膜126和第二保护膜128的端部以使栅极电极层116及源极和漏极电极层120暴露并在暴露区域上形成像素电极层132的方式实现电连接。图22所示的顶视图对应于图24A的顶视图。
请注意，可以在形成第一开口部分130和第二开口部分131的同时执行其中使栅极电极层116及源极和漏极电极层120暴露的区域的形成。
在图24B中，以在第一保护膜126和第二保护膜128中提供第三开口部分160A、通过蚀刻等去除第一保护膜126和第二保护膜128的端部以使栅极电极层116及源极和漏极电极层120暴露并在暴露区域上形成像素电极层132的方式来实现电连接。
请注意，可以在形成第一开口部分130和第二开口部分131的同时执行第三开口部分160A的形成和其中使栅极电极层116暴露的区域的形成。
在图24C中，以在第一保护膜126和第二保护膜128中提供第三开口部分160B和第四开口部分161以使栅极电极层116及源极和漏极电极层120暴露并在暴露区域上形成像素电极层132的方式来实现电连接。在这里，与图24A和24B类似，通过蚀刻等来去除第一保护膜126和第二保护膜128的端部，并使用此被蚀刻区域作为端子连接部分。
请注意，可以在形成第一开口部分130和第二开口部分131的同时执行开口部分160B和第四开口部分161的形成及其中使栅极电极层116暴露的区域的形成。
接下来，将描述将有源矩阵衬底用于在上述步骤中制造的显示器件的液晶显示器件制造方法。也就是说，将描述单元(cell)制程和模块制程。请注意，在本实施例模式中的显示器件的制造方法中，单元制程和模块制程不受特别限制。
在单元制程中，将在上述步骤中制造的有源矩阵衬底和与该有源矩阵衬底相对的衬底(在下文中称为相对衬底)相互附着并注入液晶。首先，下面将简要地描述相对衬底的制造方法。请注意，即使未提及，在相对衬底上形成的膜也可以具有单个层或堆叠层。
首先，在衬底上形成阻光层；在阻光层上形成红色、绿色、和蓝色中的任何一种的滤色器层；在滤色器上选择性地形成像素电极层；然后，在像素电极层上形成肋(rib)。
作为阻光层，具有阻光性质的材料膜被选择性地形成。作为具有阻光性质的材料，例如，可以使用包含黑色树脂(炭黑)的有机树脂。或者，可以使用包括包含铬作为其主要组分的材料膜的堆叠膜。包含铬作为其主要组分的材料膜意指包含铬、氧化铬、或氮化铬的膜。用于阻光层的材料不受特别限制，只要其具有阻光性质即可。为了选择性地形成具有阻光性质的材料膜，采用光刻法等。
可以使用有机树脂膜来选择性地形成滤色器层，在用来自背光的白光照射时，该有机树脂膜仅发出具有红色、绿色、和蓝色中的任何一种的光。可以通过颜色材料的选择性形成来选择性地形成滤色器。滤色器的布置可以是条纹布置、三角形(delta)布置、或方块形布置。
可以以类似于包括在有源矩阵衬底中的像素电极层132的方式形成像素电极层。请注意，由于不需要选择性形成，所以像素电极层可以在整个表面上形成。
在像素电极上形成的肋是出于加宽视角的目的而形成的有图案的有机树脂膜。请注意，如果不是特别有必要，则不需要形成肋。
作为相对衬底的制造方法，存在其它各种模式。例如，在形成滤色器层之后和形成像素电极层之前，可以形成外涂层(overcoat layer)。通过形成外涂层，可以改善在其上面形成像素电极的表面的平面性，从而提高产率。另外，可以防止包括在滤色器层中的那部分材料进入液晶材料。对于外涂层，可以使用包含丙烯酸树脂或环氧树脂作为基础的热固型材料。
此外，在形成肋之前或之后，可以形成柱状隔离物(筒形隔离物)作为隔离物。柱状隔离物意指在相对衬底上以恒定间隔形成以便保持有源矩阵衬底与相对衬底之间的间隙恒定的结构体。在使用珠状隔离物(球形隔离物)的情况下，不需要形成柱状隔离物。
接下来，在有源矩阵衬底和相对衬底上形成定向膜。例如以将聚酰亚胺树脂等熔于有机溶剂中；通过涂布法、旋涂法等来涂敷此溶液；然后干燥并烘焙溶液的方式来执行定向膜的形成。形成的定向膜的厚度通常近似等于或大于约50nm且等于或小于约100nm。在定向膜上执行摩擦处理以使液晶分子以某一预倾角度定向。例如通过用诸如丝绒的粗布摩擦定向膜来执行摩擦处理。
然后，用密封剂将有源矩阵衬底与相对衬底附着在一起。在未在相对衬底上提供柱状隔离物的情况下，可以在期望区域中分散珠状隔离物且可以执行附着。
接下来，在被相互附着的有源矩阵衬底与相对衬底之间的空间中注入液晶材料。在注入液晶材料之后，用紫外线固化树脂等密封用于注入的进口。或者，在滴落液晶材料之后，可以将有源矩阵衬底与相对衬底相互附着。
接下来，将偏振片附着于通过有源矩阵衬底与相对衬底的附着形成的液晶单元的两表面。然后，完成单元制程。
接下来，作为模块制程，将柔性印刷电路(FPC)连接到端子部分的输入端子(在图24A至24C中，栅极电极层116的暴露区域)。FPC具有由导电膜在聚酰亚胺等的有机树脂膜上形成的布线，且通过各向异性导电膏(在下文中称为ACP)连接到输入端子。ACP包括充当粘合剂的膏和镀金等的颗粒以具有导电表面，所述颗粒具有几十微米至几百微米的直径。当混合在膏中的颗粒与输入端子上的导电层和连接到在FPC中形成的布线的端子上的导电层接触时，实现其之间的电连接。或者，在连接FPC之后，可以将偏振片附着于有源矩阵衬底和相对衬底。以上述方式，可以制造用于显示器件的液晶面板。
如上所述，可以使用三个光掩模制造包括用于显示器件的像素晶体管的有源矩阵衬底。
因此，可以显著减少用于制造薄膜晶体管和显示器件的步骤的数目。具体而言，如上所述，可以使用一个光掩模(多色调掩模)来制造薄膜晶体管。此外，可以使用三个光掩模来制造包括像素晶体管的有源矩阵衬底。以这种方式，由于减少了要使用的光掩模的数目，所以可以显著减少用于制造薄膜晶体管和显示器件的步骤的数目。
另外，可以在不使用背侧曝光、抗蚀剂回流、弹射法等的复杂步骤的情况下显著地减少用于制造薄膜晶体管的步骤的数目。因此，可以在没有复杂步骤的情况下显著减少用于制造显示器件的步骤的数目。
此外，可以在保持薄膜晶体管的电学特性的同时显著地减少制造薄膜晶体管的步骤的数目。
此外，通过本发明的上述效果，可以显著地降低制造成本。
(实施例模式2)
在实施例模式2中，将描述不同于实施例模式1的那些方法的薄膜晶体管的制造方法和显示器件的制造方法。具体而言，将参照图26A、26B、和26C、图27A、27B、和27C、图28、图29、和图30来描述不使用多色调掩模的制造类似于实施例模式1的薄膜晶体管的方法。
图26A、26B、和26C对应于实施例模式1的1A、1C、和图2A。图27A、27B、和27C对应于实施例模式1的图10A、图10C、和图11A。图28、图29、和图30对应于实施例模式1的图16、图17、和图18。沿图28、图29、和图30所示的线A-A′截取的横截面图对应于图26A、26B、和26C，且沿图28、图29、和图30所示的线D-D′截取的横截面图对应于图27A、27B、和27C。
首先，类似于实施例模式1，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110。其材料及其形成方法类似于实施例模式1中的那些。
然后，在第二导电膜110上形成第一抗蚀剂掩模170(参见图26A和图27A)。第一抗蚀剂掩模170不同于实施例模式1的第一抗蚀剂掩模112且在没有提供凹陷部分的情况下被形成为具有几乎均匀的厚度。也就是说，可以在没有多色调掩模的情况下形成第一抗蚀剂掩模170。
接下来，使用第一抗蚀剂掩模170来执行第一蚀刻。也就是说，蚀刻第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110以便在第一导电膜102上形成薄膜堆叠体114(参见图28)。
然后，以类似于实施例模式1的方式执行第二蚀刻；因此，形成栅极电极层116(参见图26B、图27B、和图29)。
在这里，第二蚀刻的条件类似于实施例模式1的那些。
接下来，在薄膜堆叠体114上形成第二抗蚀剂掩模171，并使用第二抗蚀剂掩模171来形成源极和漏极电极层120。蚀刻条件等类似于实施例模式1的那些。此后的步骤类似于实施例模式1的那些。
如上文在本实施例模式中所述，可以在没有多色调掩模的情况下制造薄膜晶体管。请注意，与实施例模式1相比，要使用的掩模的数目增加一个。
请注意，根据本实施例模式的薄膜晶体管和显示器件的制造方法处上述要点之外类似于实施例模式1的方法。因此，自然可以获得类似于实施例模式1的薄膜晶体管和显示器件的制造方法的效果，但所使用的掩模的数目增加一个。换言之，根据本实施例模式，可以使用两个光掩模来制造薄膜晶体管。另外，可以使用四个光掩模来制造包括像素晶体管的有源矩阵衬底。以这种方式，由于减少了要使用的光掩模的数目，所以可以显著减少用于制造薄膜晶体管和显示器件的步骤的数目。此外，可以在高产率和低成本的情况下制造薄膜晶体管和显示器件。
请注意，使用本实施例模式的制造方法制造的薄膜晶体管具有的结构包括栅极电极层上的栅极绝缘膜、栅极绝缘膜上的半导体层、半导体层上的源极区和漏极区、源极区和漏极区上的源极电极和漏极电极、以及邻近于栅极电极层的侧表面的腔体。通过邻近于栅极电极层的侧表面形成的腔体，可以制造在栅极电极层的端部具有低漏电流的薄膜晶体管。
(实施例模式3)
在实施例模式3中，将描述不同于实施例模式1和2的那些方法的薄膜晶体管的制造方法和显示器件的制造方法。具体而言，将参照图31A至31C、图32A至32C、图33A至33C、图34A至34C、图35A至35C、和图36来描述其中用在实施例模式1和2中描述的第一蚀刻来蚀刻第一导电膜102的模式。
图31A至31C对应于实施例模式1的图1A至1C。图32A至32C对应于实施例模式1的图4A至4C。图33A至33C对应于实施例模式1的图7A至7C。图34A至34C对应于实施例模式1的图10A至10C。图35A至35C对应于实施例模式1的图13A至13C。图36对应于实施例模式1的图16。
首先，类似于实施例模式1，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110。其材料及其形成方法类似于实施例模式1的那些。
然后，在第二导电膜110上形成第一抗蚀剂掩模112(参见图31A、图32A、图33A、图34A、和图35A)。第一抗蚀剂掩模112的特征类似于实施例模式1的那些。
接下来，使用第一抗蚀剂掩模112来执行第一蚀刻。也就是说，蚀刻第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108、和第二导电膜110以形成薄膜堆叠体114和蚀刻的第一导电膜115(参见图31B、图32B、图33B、图34B、图35B、和图36)。
如上所述，本实施例模式与实施例模式1的不同之处在于用第一蚀刻来处理第一导电膜102以便形成蚀刻的第一导电膜115。
接下来，通过第二蚀刻，将蚀刻的第一导电膜115处理成栅极电极层116(参见图31C、图32C、图33C、图34C、和图35C)。)
在这里，除以下要点之外，第二蚀刻的条件等类似于实施例模式1的第二蚀刻的那些。
在实施例模式1中，需要仅用第二蚀刻来完全去除第一导电膜102的应去除的区域。请注意，第一导电膜102的应去除的区域意指除形成有栅极电极层116的区域之外的区域。
在这里，薄膜堆叠体114的侧表面与栅极电极层116的侧表面之间的距离d1取决于第一导电膜102的厚度。第二蚀刻是其中执行侧蚀刻的蚀刻且是几乎各向同性的蚀刻(所谓的化学蚀刻)。因此，在使距离d1小于第一导电膜102的厚度的情况下，难以用实施例模式1所述的方法完全去除第一导电膜102的应去除的区域。
如上所述，通过用第一蚀刻去除第一导电膜102来形成蚀刻的第一导电膜115并用第二蚀刻来形成栅极电极层116，由此可以使距离d1小于第二导电膜102的厚度。也就是说，可以独立于第一导电膜102的厚度来控制距离d1，从而增加布局设计的自由度。
请注意，第二蚀刻之后的步骤类似于实施例模式1的那些。也就是说，通过将实施例模式1所述的方法与本实施例模式所述的方法组合，可以以利用侧蚀刻形成栅极电极层并且还通过使用多色调掩模形成源极和漏极电极层的方式使用一个光掩模来制造薄膜晶体管。
如在本实施例模式中所述，用第一蚀刻来处理第一导电膜102，由此可以独立于第一导电膜102的厚度来涉设计薄膜堆叠体114的侧表面与栅极电极层116的侧表面之间的距离d1，由此增加布局设计的自由度。
请注意，根据本实施例模式的薄膜晶体管和显示器件的制造方法处上述要点之外类似于实施例模式1的方法。因此，自然可以获得类似于实施例模式1的薄膜晶体管和显示器件的制造方法的效果。
可以与实施例模式2相结合地实现本实施例模式。
(实施例模式4)
在实施例模式4中，将参照图37A和37B、图38、和图39A至39C来描述其中并入了用实施例模式1至3描述的任何方法制造的显示器面板或显示器件作为显示部分的电子设备。作为此类电子设备，例如，可以给出诸如视频照相机或数字照相机的照相机；头戴式显示器(护目镜式显示器)；汽车导航系统；投影仪；汽车用立体声收音机；个人计算机；以及便携式信息终端(诸如移动计算机、移动电话、和电子书阅读器)。电子设备的示例在图37A和37B中示出。
图37A示出电视设备。可以通过将使用本发明制造的显示器面板并入外壳中来完成图37A所示的电视设备。使用由实施例模式1至3所述的任何制造方法制造的显示器面板来形成主屏幕223，并提供扬声器部分229、操作开关等作为其辅助设备。
如图37A所示，用实施例模式1至3所述的任何制造方法制造的显示器面板222被并入外壳221中，并且可以由接收机225来接收一般TV广播。当电视设备经由调制解调器224通过有线或无线连接而连接到通信网络时，可以执行单向(从发送机到接收机)或双向(在发送机与接收机之间或在接收机之间)信息通信。可以使用并入外壳中的开关或由单独提供的遥控设备226来操作电视设备。可以为遥控设备226提供显示输出信息的显示部分227。
此外，除主屏幕223之外，该电视设备可以包括使用第二显示器面板形成的用于显示频道、音量等的副屏幕228。
图38是电视设备的主结构的方框图。在显示区中形成像素部分251。可以用COG法在显示器面板上安装信号线驱动电路252和扫描线驱动电路253。
作为其它外部电路的结构，在视频信号的输入侧提供将调谐器254接收到的信号之中的视频信号放大的视频信号放大器电路255、将从视频信号放大器电路255输出的信号转换成对应于红色、绿色、和蓝色的各颜色的色度信号的视频信号处理电路256、用于将视频信号转换成满足驱动IC等的输入规格的信号的控制电路257等。控制电路257将信号输出到扫描线侧和信号线侧中的每一个。在数字驱动的情况下，可以在信号线侧提供信号分割电路258且可以将输入数字信号划分成m(m是整数)块(piece)并进行供应。
在调谐器254接收到的信号之中，音频信号被发送到音频信号放大器电路259，且其输出通过音频信号处理电路260被供应给扬声器263。控制电路261从输入部分262接收关于接收站(接收频率)和音量的信息并将信号发送到调谐器254和音频信号处理电路260。
当然，本发明不限于电视设备且还可以应用于大型显示介质，诸如火车站、机场等处的信息显示板、或街道上的广告显示板、以及个人计算机的监视器。通过使用本发明，可以改善这些显示介质的生产率。
当将用实施例模式1至3描述的显示器件的任何制造方法制造的显示器面板或显示器件应用于主屏幕223和副屏幕228时，可以提高电视设备的生产率。
图37B所示的移动计算机包括主体231、显示部分232等。当将用实施例模式1至3描述的显示器件的任何制造方法制造的显示器面板或显示器件应用于显示部分232时，可以提高计算机的生产率。
图39A至39C示出应用本发明的移动电话的示例。图39A是前视图，图39B是后视图，且图39C是两个外壳滑动时的展开视图。移动电话200包括两个外壳201和202。移动电话200是所谓的智能电话，其兼备移动电话和便携式信息终端的功能，并结合了计算机，并且除语音呼叫之外还能处理多种数据处理。
移动电话200包括外壳201和外壳202。外壳201包括显示部分203、扬声器204、麦克风205、操作键206、定位设备207、前照相机透镜208、用于外部连接端子的插口209、耳机端子210等，而外壳202包括键盘211、外部存储器插槽212、后照相机213、灯214等。另外，在外壳201中并入了天线。
除上述结构之外，可以在移动电话200中并入无线IC芯片、小型存储设备等。
相互重叠(图39A所示)的外壳201和202滑动且可以如图39C所示地展开。可以将用实施例模式1至3描述的显示器件的任何制造方法制造的显示器面板或显示器件并入显示部分203中。由于显示部分203和前照相机透镜208被设置于同一平面中，可以使用移动电话200作为视频电话。可以通过使用显示部分203作为取景器用后照相机213和灯214来拍摄静止图像和运动图像。
通过使用扬声器204和麦克风205，可以使用移动电话200作为音频记录设备(录音机)或音频再现设备。通过使用操作键206，可以进行呼入和呼出的操作、用于电子邮件等的简单信息输入、在显示部分上显示的屏幕的滚动、用于选择要显示在显示部分上的信息的光标运动等。
如果需要处理此类信息，诸如创建文档并使用移动电话200作为便携式信息终端的情况，使用键盘211是方便的。相互重叠(图39A)的外壳201和202滑动且可以如图39C所示地展开。在使用移动电话200作为便携式信息终端的情况下，可以执行用键盘211和定位设备207进行的顺畅的操作。可以将用于外部连接端子的插口209用于诸如AC适配器或USB电缆的各种电缆，由此可以对移动电话200充电或执行与个人计算机等的数据通信。此外，通过将记录介质插入外部存储器插槽212中，移动电话200可以进行存储和移动大容量的数据。
在外壳202的后表面中(图39B)，提供了后照相机213和灯214，并且可以通过使用显示部分203作为取景器来拍摄静止图像和运动图像。
此外，除上述功能和结构之外，移动电话200可以具有红外通信功能、USB端口、接收一个片断电视广播的功能、非接触式IC芯片、耳机插孔等。
由于可以用实施例模式1至3所述的薄膜晶体管和显示器件的任何制造方法来制造本实施例模式所述的各种电子设备，所以可以通过使用本发明来提高这些电子设备的生产率。
因此，通过使用本发明，可以显著地降低这些电子设备的制造成本。
[实施例1]
在实施例1中，使用在实施例模式1中描述的第二蚀刻来形成栅极电极，并观察此图案。下面将描述观察结果。
首先，使用在玻璃衬底上使用具有150nm的厚度的钼形成第一导电膜102，使用具有300nm的厚度的氮化硅来形成第一绝缘膜104，使用具有150nm的厚度的无定形硅来形成半导体膜106，使用具有50nm的厚度的包含磷的无定形硅来形成杂质半导体膜108，并使用具有300nm的厚度的钨来形成第二导电膜110。
然后，在第二导电膜110上形成抗蚀剂掩模，并执行第一蚀刻。用三阶段的干法蚀刻来执行第一蚀刻。首先，在100mT的压力和500W的RF功率下以Cl2气体、CF4气体、和O2气体分别在40sccm、40sccm、和20sccm的混合气体中的流速执行蚀刻260秒。然后，在100mT的压力和500W的RF功率下仅以100sccm的Cl2气体的流速执行蚀刻240秒。最后，在100mT的压力和1000W的RF功率下仅以100sccm的CHF3气体的流速执行蚀刻400秒、然后是200秒、以及再400秒。
接下来，对已经受第一蚀刻的样本执行第二蚀刻。用湿法蚀刻来执行第二蚀刻。在湿法蚀刻中，使用包含硝酸、乙酸、和磷酸的40℃下的化学溶液，并将样本浸入该化学溶液中240秒或300秒。请注意，包含硝酸、乙酸、和磷酸的化学溶液是包含约70％的磷酸、约10％的硝酸、约20％的乙酸、和水的混合物。
用光学显微镜观察以上述方式制造的样本。那时的观察结果在图40A和40B中示出。请注意，图40A是经受第二蚀刻240秒的样本的光学显微照片且图40B是经受第二蚀刻300秒的样本的光学显微照片。在这里，从背(衬底)侧执行用光学显微镜的观察。在图40A和40B中的每一个中，栅极电极的图案的侧表面与元素区的侧表面相比以几乎均匀的距离更多地在内部，这是有利的形状。
用聚焦离子束(FIB)装置来处理以上述方式制造的样本的栅极电极层的端部，并用扫描透射电子显微镜(STEM)来观察已处理样本。图41A示出执行第二蚀刻前的样本，其是用光学显微镜在比图40A和40B的放大倍率高的放大倍率下观察的。图41B是沿图41A的线X-X′截取的第二蚀刻之后的STEM图像。图41C是被图41B中的虚线环绕的部分的放大图。在图41C中，在腔体上方和下方观察黑色物质。这是通过用FIB装置进行处理产生的物质。如图41A至41C所示，通过使用本发明，可以在栅极电极层的端部处提供腔体。
接下来，执行电流测试以检查在这些样本中相邻的栅极布线是否相互绝缘。用于电流测试的样本的顶视图在图42中示出。请注意，虽然在电流测试中使用L1至L8、R1至R8、X、和Y，但为简单起见，在图42中使用L1、L2、R1、R2、X、和Y。在图42中，在粗线所示的部分中形成源极和漏极电极层(蚀刻的第二导电膜)，并在具有阴影线的部分中形成栅极电极层(蚀刻的第一导电膜)。另外，L1、L2、R1、和R2是栅极电极层，且X和Y是源极和漏极电极层。
图43A示出在R1与L1之间施加电压时测量的电流值。最大电流约为1.0×10-10(A)，其显示R1与L1相互绝缘。也就是说，相邻的两个栅极布线未被相互电连接且通过第二蚀刻完全相互脱离连接。
图43B示出在X与L1之间施加电压时测量的电流值。最大电流约为1.0×10-10(A)，其显示X和L1相互绝缘。也就是说，栅极布线和源极布线未被相互电连接。
图44A示出在L1与L2之间施加电压时测量的电流值。最小电流约为1.0×10-5(A)，其显示在L1与L2之间保持电连接。也就是说，一个栅极布线未通过第二蚀刻断开连接。
图44B示出在X与Y之间施加电压时测量的电流值。最小电流约为1.0×10-4(A)，其显示在X与Y之间保持电连接。也就是说，源极布线未被断开连接。
如本实施例中所述，可以实现根据本发明的制造方法。
本申请是基于2007年12月3日向日本专利局提交的日本专利申请序号2007-312348，其全部内容通过引用并入本文中。

Claims (10)

1.一种薄膜晶体管的制造方法，包括以下步骤：
形成第一导电膜；
在第一导电膜之上形成绝缘膜；
在绝缘膜之上形成半导体膜；
在绝缘膜之上形成杂质半导体膜；
在杂质半导体膜之上形成第二导电膜；
在第二导电膜之上形成第一抗蚀剂掩模；
使用第一抗蚀剂掩模对绝缘膜、半导体膜、杂质半导体膜、和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；
对第一导电膜的一部分进行第二蚀刻以便以栅极电极层的宽度比绝缘膜的宽度窄的方式形成栅极电极层；
在第二导电膜之上形成第二抗蚀剂掩模；以及
使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行第三蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
2.一种薄膜晶体管的制造方法，包括以下步骤：
形成第一导电膜；
在第一导电膜之上形成绝缘膜；
在绝缘膜之上形成半导体膜；
在绝缘膜之上形成杂质半导体膜；
在杂质半导体膜之上形成第二导电膜；
在第二导电膜之上形成包括凹陷部分的第一抗蚀剂掩模；
使用第一抗蚀剂掩模对绝缘膜、半导体膜、杂质半导体膜、和第二导电膜进行第一蚀刻以至少使第一导电膜的表面暴露；
对第一导电膜的一部分进行第二蚀刻以便以栅极电极层的宽度比绝缘膜的宽度窄的方式形成栅极电极层；
通过使第一抗蚀剂掩模凹入以便使与第一抗蚀剂掩模的凹陷部分重叠的第二导电膜的一部分暴露来形成第二抗蚀剂掩模；以及
使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜、和半导体膜的一部分进行第三蚀刻以形成源极和漏极电极层、源极和漏极区层、和半导体层。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，其中，在形成第二抗蚀剂掩模之后执行第二蚀刻。
4.根据权利要求2所述的薄膜晶体管的制造方法，其中，使用多色调掩模来形成第一抗蚀剂掩模。
5.根据权利要求1或2所述的薄膜晶体管的制造方法，
其中，第一蚀刻是干法蚀刻，以及
其中，第二蚀刻是湿法蚀刻。
6.根据权利要求1或2所述的薄膜晶体管的制造方法，
其中，在第二蚀刻期间第一导电膜相对于第二导电膜的蚀刻选择性是高的。
7.根据权利要求1或2所述的薄膜晶体管的制造方法，
其中，通过使用氧等离子体进行灰化来形成由第一抗蚀剂掩模的凹入形成的第二掩模。
8.一种薄膜晶体管，包括：
绝缘表面上的栅极电极；
栅极电极之上的绝缘膜；
绝缘膜之上的半导体层；
半导体层之上的杂质半导体层；以及
杂质半导体层之上的导电膜，
其中，所述栅极电极比所述绝缘膜的宽度窄使得邻近于所述栅极电极且在所述绝缘膜与所述绝缘表面之间形成腔体。
9.根据权利要求8所述的薄膜晶体管，
其中，所述半导体层具有作为沟道区的第一凹陷部分。
10.根据权利要求8所述的薄膜晶体管，
其中，所述半导体层具有与所述腔体重叠的第二凹陷部分。
CN2008801189992A 2007-12-03 2008-11-21 薄膜晶体管的制造方法和显示器件的制造方法 Active CN101884112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312348 2007-12-03
JP2007-312348 2007-12-03
PCT/JP2008/071746 WO2009072451A1 (en) 2007-12-03 2008-11-21 Manufacturing method of thin film transistor and manufacturing method of display device

Publications (2)

Publication Number Publication Date
CN101884112A CN101884112A (zh) 2010-11-10
CN101884112B true CN101884112B (zh) 2012-09-05

Family

ID=40717632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801189992A Active CN101884112B (zh) 2007-12-03 2008-11-21 薄膜晶体管的制造方法和显示器件的制造方法

Country Status (7)

Country Link
US (1) US7993991B2 (zh)
EP (1) EP2232561A4 (zh)
JP (1) JP5498687B2 (zh)
KR (1) KR101455308B1 (zh)
CN (1) CN101884112B (zh)
TW (1) TWI449129B (zh)
WO (1) WO2009072451A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8679986B2 (en) 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102013416B1 (ko) * 2012-10-26 2019-08-22 어플라이드 머티어리얼스, 인코포레이티드 조합 마스킹
US9147803B2 (en) * 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
WO2016021472A1 (ja) * 2014-08-05 2016-02-11 シャープ株式会社 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
WO2016021471A1 (ja) * 2014-08-05 2016-02-11 シャープ株式会社 撮像パネル、撮像パネルの製造方法、及びｘ線撮像装置
TWI578544B (zh) * 2014-12-02 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614483A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 液晶显示器件制造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34658A (en) 1862-03-11 Improvement in cooking-stoves
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
DE3604368A1 (de) * 1985-02-13 1986-08-14 Sharp K.K., Osaka Verfahren zur herstellung eines duennfilm-transistors
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6273669A (ja) * 1985-09-26 1987-04-04 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置の製造方法
JPS6484669A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) * 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH07307477A (ja) 1994-03-15 1995-11-21 Sanyo Electric Co Ltd 半導体装置の製造方法
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000307118A (ja) 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW488080B (en) 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR101086478B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060079040A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7807516B2 (en) 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7914971B2 (en) 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
EP1958019B1 (en) 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
TWI322288B (en) 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
WO2008099528A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
JP5427390B2 (ja) 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5357493B2 (ja) 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TWI355553B (en) 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614483A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 液晶显示器件制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平3-161938A 1991.07.11
JP昭64-84669A 1989.03.29

Also Published As

Publication number Publication date
KR101455308B1 (ko) 2014-10-27
EP2232561A4 (en) 2015-05-06
JP5498687B2 (ja) 2014-05-21
US7993991B2 (en) 2011-08-09
EP2232561A1 (en) 2010-09-29
JP2009158941A (ja) 2009-07-16
KR20100099714A (ko) 2010-09-13
US20090152559A1 (en) 2009-06-18
WO2009072451A1 (en) 2009-06-11
CN101884112A (zh) 2010-11-10
TW200947617A (en) 2009-11-16
TWI449129B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
CN101884112B (zh) 薄膜晶体管的制造方法和显示器件的制造方法
CN101939694B (zh) 液晶显示器件及其制造方法以及电子装置
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US8901561B2 (en) Method for manufacturing display device
JP2019040215A (ja) 表示装置
JP5530111B2 (ja) 薄膜トランジスタの作製方法
KR101521833B1 (ko) 박막 트랜지스터 및 그 제작 방법, 및 표시 장치 및 그 제작 방법
JP5997725B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant