CN101770788A - 一种存储装置与用以操作此装置的方法 - Google Patents

一种存储装置与用以操作此装置的方法 Download PDF

Info

Publication number
CN101770788A
CN101770788A CN200910265615A CN200910265615A CN101770788A CN 101770788 A CN101770788 A CN 101770788A CN 200910265615 A CN200910265615 A CN 200910265615A CN 200910265615 A CN200910265615 A CN 200910265615A CN 101770788 A CN101770788 A CN 101770788A
Authority
CN
China
Prior art keywords
storage unit
bias arrangement
phase
resistance state
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910265615A
Other languages
English (en)
Other versions
CN101770788B (zh
Inventor
李明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101770788A publication Critical patent/CN101770788A/zh
Application granted granted Critical
Publication of CN101770788B publication Critical patent/CN101770788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明公开了一种存储装置与用以操作此装置的方法。在用以操作存储单元的方法中，存储单元包括相变材料且可编程至包括高电阻状态与较低电阻状态的多个电阻状态。操作存储单元的方法包括施加第一偏压配置至存储单元以建立较低电阻状态，其中第一偏压配置包括第一电压脉冲。此方法更包括决定存储单元是否处于较低电阻状态，若存储单元未处于较低电阻状态，则接着施加第二偏压配置至存储单元。第二偏压配置包括第二电压脉冲，且第二电压脉冲的脉冲高度大于第一电压脉冲的脉冲高度。

Description

一种存储装置与用以操作此装置的方法
技术领域
本发明是有关于一种基于相变存储材料的存储装置，其包括基于硫属化合物的材料与其它可编程的电阻材料，以及操作此装置的方法。
背景技术
施加适于施行在集成电路的电流至基于相变的存储材料可以引起介于非晶态与结晶态之间的相变，其中基于相变的存储材料例如是基于硫属的材料与相似材料。一般非晶态的特色在于其相较于一般结晶态具有较高的电阻，且其易于被感测以指示数据。这些特性使得使用可编程电阻材料来形成非易失存储电路(非易失存储电路可以使用随机存取来读取与写入)的研究者对其产生高度兴趣。
在相变存储器中，通过在相变材料的主动区内发生介于非晶态与结晶态之间的相变来储存数据。图1为包括相变材料且可编程至多个电阻状态的存储单元的图，其中多个电阻状态包括高电阻复位(擦除)状态102与至少一较低电阻可编程(设定)状态100，且每一状态具有非重叠电阻范围。
较低电阻状态100的最高电阻RI与高电阻复位状态102的最低电阻R2之间的差值定义为读取边限101，且读取边限101用以区别处于较低电阻状态100的存储单元与处于高电阻状态102的存储单元。存于存储单元的数据可以通过决定存储单元是否具有对应于较低电阻状态100或高电阻状态102的电阻来决定，举例来说，通过测量存储单元的电阻是否高于或低于读取边限101内的电阻门限值RSA 103来决定。
由高电阻状态102至较低电阻状态100的变化(此处称为设定(或编程))通常是较低电流操作，其中电流将相变材料加热至高于相变温度的温度以引起由非晶态至结晶态的相变。由较低电阻状态100至高电阻状态102的变化(此处称为复位)通常是较高电流操作，其中包括用以融化或击穿(breakdown)晶体结构的短高电流密度脉冲，此后相变材料会迅速冷却、停止相变步骤以及使至少一部分的相变材料稳定处在非晶态中。
为了确实地区分高电阻状态102与较低电阻状态100，维持相当大的读取边限101是重要的。然而，由于主动区会因为加热而进行相变化，因此，在操作期间，诸如主动区内的相变材料的组成变化可能会造成高电阻接口在存储单元的电传导路径中形成。此高电阻接口可能造成「设定失效模式」(set failure mode)，也就是较低电流设定操作不能成功地使存储单元的电阻降低至低于电阻门限值RSA，而造成那些存储单元有可靠度问题与位错误的现象。
因此，需要一种提供存储装置以及操作此装置的方法，以应付设定失效模式以及产生改善的可靠度与改善的数据储存效能。
发明内容
有鉴于此，本发明所述的为用以操作存储单元的方法，其中存储单元包括相变材料且可编程至包括高电阻状态与至少一较低电阻状态的多个电阻状态。此方法包括施加第一偏压配置至存储单元以建立较低电阻状态，其中第一偏压配置包括第一电压脉冲。此方法更包括决定存储单元是否处于较低电阻状态，若存储单元未处于较低电阻状态，则接着施加第二偏压配置至存储单元以建立较低电阻状态。第二偏压配置包括第二电压脉冲，且第二电压脉冲的脉冲高度大于所述第一电压脉冲的脉冲高度。
此处所述的存储装置包括存储单元，存储单元包括相变材料且可编程至包括高电阻状态与较低电阻状态的多个电阻状态。存储装置更包括适于施加偏压配置至存储单元的偏压电路。偏压配置包括建立较低电阻状态的第一偏压配置，其中第一偏压配置包括第一电压脉冲。偏压配置也可包括读取偏压配置，其中读取偏压配置用以在设定偏压配置后决定存储单元是否处于较低电阻状态。偏压配置更包括用以建立较低电阻状态的第二偏压配置，第二偏压配置包括第二电压脉冲，且第二电压脉冲的脉冲高度大于第一电压脉冲的脉冲高度。
此处所述的存储装置与操作此装置的方法可以应付设定失效模式且产生改善的持久性、可靠度以及数据储存效能。此处所述的设定操作包括施加较低电压至存储单元的相变材料以建立较低电阻状态，且仅在较低电压不足以设定存储单元时才施加较高电压至相变材料。
在参照附图、详细叙述以及权利要求范围后，可以了解本发明的其它观点与优点。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为包括相变材料且可编程至包括高电阻复位状态与至少一较低电阻可编程状态的多个电阻状态的存储单元的图。
图2A至图2C绘示为三个现有的相变存储单元的示意图，其中相变存储单元具有耦接至选择装置的相变材料存储元件。
图3A至图3E绘示为现有存储元件的构型的剖面示意图。
图4为可以执行此处所述的设定操作的集成电路的简化方块示意图。
图5绘示为一部分的存储单元阵列。
图6为第一实施例的用于将存储单元由较高电阻状态编程至较低电阻状态的设定操作的流程示意图。
图7为一实施例的图6的设定操作的时间图表。
图8为用于图6的设定操作的一部分的温度与时间的推测性曲线。
图9A至图9C为用于图6的设定操作的设定偏压配置的一些可选脉冲的例示。
图10为第二实施例的用于将存储单元由较高电阻状态编程至较低电阻状态的设定操作的流程示意图。
图11为一实施例的图10的设定操作的时间图表。
图12为用于图10的设定操作的一部分的温度与时间的推测性曲线。
图13为一实施例的用于将存储单元由较高电阻状态编程至较低电阻状态的设定操作的流程示意图。
【主要元件符号说明】
100：较低电阻状态
101：读取边限
102：高电阻状态
103：电阻门限值RSA
200、202、204：存储单元
210：场效晶体管
212：双载子晶体管
214：二极管
220：存储元件
230：位线
240：字线
312、314、322、324、332、334、342、344、352、354：电极
313、335：介电间隙壁
323、329、343、349：表面
315、321、341、351、353：宽度
318、328、338、348、358：主动区
331：侧壁表面
400：集成电路
405：存储单元阵列
410：字线译码器与驱动器
415  字线
420：位线译码器
425：位线
430：方块、感测电路
435：数据总线
440：数据输入线
445：数据输出线
450：控制器
455：偏压配置供应电压与电流来源
460：总线
465：电路
475：回馈总线
530：数据输入线
530、532、534、536：存储单元
546、548、550、552：存储器元件
554：源极线
555：源极线终端电路
556、558、560、562：字线
580：路径
600、1000、1300：设定操作
610、620、630、640、650、1040、1310、1320、1330、1340、1350：操作步骤
700、710、720：脉冲长度
810：温度
850、860、1260：曲线
RI：最高电阻
R2：最低电阻
RSA：电阻门限值
具体实施方式
将参照特定结构的实施例与方法来叙述本揭露。可以理解的是，并未意图将本揭露限制于特定揭露的实施例与方法，且可以使用其它特征、元件、方法以及实施例来实行本揭露。虽然此处特举较佳实施例来说明本揭露，但其并非用以限制由权利要求范围所定义的范畴。此外，根据本文的内容，所属领域的技术人员将能理解多种相同的变化。再者，在不同的实施例中，相同的元件通常以相同的符号来标示。
图2A至图2C绘示为三个现有的相变存储单元的示意图，其中相变存储单元具有相变材料存储元件220(在图式中以可变电阻器表示)且耦接至诸如晶体管或二极管的存取装置。
图2A绘示为现有的存储单元200的示意图，存储单元200包括作为存取装置的场效晶体管(FET)210。在第一方向上延伸的字线240耦接至场效晶体管210的栅极且存储元件220将场效晶体管210的漏极耦接至在第二方向上延伸的位线230。
图2B绘示为存储单元202的示意图，存储单元202与图2A所绘示的存储单元相似，但存储单元202是以双载子晶体管(BJT)212作为存取装置，而图2C绘示为存储单元204的示意图，存储单元202与图2A所绘示的存储单元相似，但存储单元202是以二极管214作为存取装置。
通过施加适当的电压至字线240与位线230来引发流经存储元件220的电流可以达成读取或写入。所施加的电压的电平与时间与所执行的操作(诸如读取操作或写入操作)有关。
图3A至图3E绘示为现有存储元件220的构型的剖面示意图。
图3A为耦接至第一与第二电极312、314的存储元件220的第一构型的简化剖面示意图。第一电极312可以耦接至诸如二极管或晶体管的存取装置的一端，且第二电极314可以耦接至位线。
具有宽度315的介电间隙壁313分离第一与第二电极312、314。存储元件220的相变材料延伸跨越介电间隙壁313且接触第一与第二电极312、314，以此定义第一与第二电极312、314之间的电极间路径，此电极间路径具有由介电间隙壁313的宽度315所定义的路径长度。在操作中，当电流通过第一与第二电极312、314之间且流经存储元件220时，加热存储元件220的相变材料的主动区318的速度会比加热存储元件220的其余部分的速度快。
图3B为耦接至第一与第二电极322、324的存储元件220的第二构型的简化剖面示意图。存储元件220的相变材料具有主动区328且相变材料分别接触第一与第二电极322、324的上表面与下表面323、329。存储元件220具有与第一与第二电极322、324相同的宽度321。
图3C为耦接至第一与第二电极332、334的存储元件220的第三构型的简化剖面示意图，其中存储元件220的相变材料具有主动区338。介电间隙壁335分离第一与第二电极332、334。第一与第二电极332、334以及介电间隙壁335具有侧壁表面331。存储元件220的相变材料位在侧壁表面331上且相变材料延伸跨越介电间隙壁335以接触第一与第二电极332、334。
图3D为耦接至第一与第二电极342、344的存储元件220的第四构型的简化剖面示意图。存储元件220的相变材料具有主动区348且相变材料分别接触第一与第二电极342、344的上表面与下表面343、349。存储元件220具有宽度341，其中宽度341小于第一与第二电极342、344的宽度。
图3E为耦接至第一与第二电极352、354的存储元件220的第五构型的简化剖面示意图。第一电极354的宽度351小于第二电极352与存储元件220的宽度353。在操作时，宽度351与宽度353之间的差异使得存储元件220的相变材料中的电流密度为邻近第一电极354的区域中的最大电流密度，因此造成主动区358具有如图所示的″伞″状。
如上述，诸如主动区内的相变材料的组成变化等操作问题(operationissues)可能导致高电阻接口形成在存储单元的传导路径内。高电阻接口可能造成″设定失效模式″，也就是存储单元的电阻无法降低至对应于用于较低电压设定操作的较低电阻状态的电阻，而造成那些存储单元的可靠度问题与位错误。
图4为可以执行设定操作(将详述于后文中)的集成电路400的简化方块示意图，其中所述的操作避免设定失效模式的发生且使集成电路400具有改善的可靠度与改善的数据储存效能。集成电路400包括使用相变存储单元(未绘示)来施行的存储单元阵列405。具有读取、设定、复位、复位验证(reset verify)、设定验证以及高-电压重试模式的字线译码器与驱动器410耦接至且电性连接沿着存储单元阵列405的列排列的多个字线415。位线(行)译码器420电性连接沿着存储单元阵列405的行排列的多个位线425，以读取、设定、复位、复位验证、设定验证以及高-电压重试阵列405中的相变存储单元。在总线460上提供地址至字线译码器与驱动器410以及位线译码器420。方块430内的感测电路(感测放大器)与数据输入结构经由数据总线435耦接至位线译码器420。数据透过数据输入线440从方块430内的数据输入结构提供，其中数据来自集成电路400上的输入/输出端或来自集成电路400的内部或外部的其它数据来源。其它电路465可以包含在集成电路400上，诸如通用处理器(general purpose processor)或专用应用电路(special purpose application circuitry)或提供由阵列405支持的芯片上系统(system-on-a-chip)功能的模块结合。数据透过数据输出线445从方块430内的感测放大器供应到集成电路400上的输入/输出端或者集成电路400内部或外部的其它数据目的地。
集成电路400包括用于读取、设定、设定验证、复位、复位验证以及高电压重试模式的控制器450。在本范例中所应用的控制器450使用偏压配置状态器且控制偏压配置供应电压与电流来源455的施加，其中偏压配置供应电压与电流来源455用于进行包括读取、设定、复位、复位验证、设定验证以及高-电压重试的偏压配置的施加。控制器450透过回馈总线475耦接至方块430内的感测放大器，且控制偏压配置供应电压与电流来源455的控制器450对感测放大器的输出信号反应。控制器450可以使用所属领域所周知的专用逻辑电路来施行。在可选的实施例中，控制器450包括通用处理器，且通用处理器可以配置在同一集成电路上以执行计算机程序来控制装置的操作。在另一其它实施例中，可以使用专用逻辑电路与通用处理器的结合来执行控制器450。
如图5所示，阵列405的每一存储单元包括存取晶体管(或诸如二极管的其它存取装置)，且图5是以存储单元中的四个存储单元530、532、534、536来代表可能包括百万个存储单元的阵列的一小部分，这些存储单元530、532、534、536分别具有相变存储器元件546、548、550、552。存储单元可以编程成包括高电阻状态与至少一较低电阻状态的多个电阻状态。
存储单元530、532、534、536的每一存取晶体管的源极连接源极线554，且源极线554终止于源极线终端电路555内(诸如接地端)。在另一实施例中，存取装置的源极可以不彼此电性连接且可以个别控制。在一些实施例中，源极线终端电路555包括偏压电路(诸如电压源(voltage sources)与电流源(current sources))以及用以施加偏压配置(而不是接地)至源极线554的译码电路。
包括字线556、558的多个字线415沿着第一方向平行延伸。字线556、558电性连接字线译码器410。存储单元530、534的存取晶体管的栅极连接字线556，且存储单元532、536的存取晶体管的栅极连接字线558。
包括位线560、562的多个位线425沿着第二方向平行延伸且电性连接位线译码器420。存储元件546、548耦接位线560至存储单元530、532的存取晶体管的个别漏极。存储元件550、552耦接位线562至存储单元534、536的存取晶体管的个别漏极。
可以理解的是，存储单元阵列405不限于图5所例示的阵列构型，其也可以使用其它阵列构型。此外，除了MOS晶体管以外，在其它实施例中也可以使用二极晶体管或二极管作为存取装置。
在操作中，每一个存储单元530、532、534、536根据对应的存储元件的电阻来储存数据值。例如是通过比较用于所选存储单元的位线的电流与适当的参考电流来决定数据值。可以在具有三个或更多个状态的存储单元中建立多个参考电流，如此一来可以区分对应于三个或更多个状态中的每一个状态的位线电流的范围。
因此，可以通过施加适当的电压至字线556、558中的一个且耦合字线560、562中的一个至电压来达成阵列405的存储单元的读取或写入，如此一来电流流经所选存储单元且包括流经所对应的存储元件。举例来说，通过施加电压至位线560、字线558以及源极线554，且此电压足以打开存储单元532的存取晶体管且在路径580中引发由位线560流至源极线554(或与上述电流方向相反)的电流，如此可以建立通过所选存储单元(在此实施例中所选的为存储单元532与对应的存储元件548)的电流路径580。所施加的电压的电平与时间根据所执行的操作(诸如读取操作或写入操作)而定。
在存储单元532的复位(或擦除)操作中，字线译码器410便于提供字线558适当电压以打开存储单元532的存取晶体管。位线译码器420便于提供一个或多个具有适当振幅与时间的电压脉冲至位线560以引发流经存储元件548的电流，如此一来至少可以将主动区的温度提升至高于存储元件548的相变材料的相变温度与高于融化温度的温度以至少使主动区处于液态。接着终止电流，例如是通过终止位线560上的电压脉冲以及字线558上的电压，使得将主动区快速冷却固化成非晶相的终止时间为相当迅速。复位操作包括一个或多个脉冲，例如包括一对脉冲。
在存储单元532的读取(或感测)操作中，字线译码器410便于提供字线558适当的电压以打开存储单元532的存取晶体管。位线译码器420便于提供具有适当的振幅与时间的电压至位线560以引发电流，且上述过程不会使存储元件448经历电阻状态的改变。位线560上且流经存储元件548的电流根据其电阻而定，且因此数据状态与存储单元532的存储元件548有关。因此，例如是通过感测电路430的感测放大器来比较位线560上的电流与适当的参考电流可以决定存储单元的数据状态。
图6为第一实施例的用于将存储单元532由较高电阻状态编程至较低电阻状态的设定操作600的流程示意图。图7为一实施例的图6的设定操作600的时间图表。可以理解的是，图7的时间图表为简图且未以精准比例绘示。
用于所选存储单元532的设定操作600开始于步骤610。步骤610包括或在一些实施例中可开始于读取操作，以决定所选存储单元532是否需要通过设定操作600进行编程。读取操作可以通过施加读取偏压配置来完成，诸如提供电压至字线558与位线560，其中所述电压足以打开所选存储单元532的存取晶体管且足以引发流经位线560上的路径580且由存储元件548流至源极线554的电流(在此例中，电流终止至接地)。所述电流不足以使存储元件548经历电阻状态的改变，且可以通过方块430内的感测放大器比较位线560的电流与适当的参考电流来决定存储单元532的电阻。
请同时参照图7与图8，接着在步骤620中，施加第一偏压配置至存储单元532，以在存储单元532中建立较低电阻状态。在所示的实施例中，步骤620的第一偏压配置包括施加VWL-SET至字线558，其中VWL-SET高于所选存储单元532的存取晶体管的阈值电压(threshold voltage)Vth，且施加具有VSET的脉冲高度与脉冲长度700的电压脉冲至位线560，以引发流经路径580的电流且提供具有第一量的能量至存储元件548的相变材料。
如图8的推测性的代表曲线850所示，提供至存储元件548的相变材料的具有第一量的能量至少足以使存储元件的一部分的主动区的温度提升至高于相变材料的相变(结晶化)温度810。具有第一量的能量使至少一部分的主动区转变成结晶相，以此建立较低电阻状态。可理解的是，曲线850仅是例示且曲线850的确实形状是依据存储单元的特性、施加至存储单元的设定偏压配置的行为以及加热与冷却相变材料的行为而定。
在图6至图8所例示的实施例中，步骤620的第一偏压配置包括具有VSET的脉冲高度与施加至位线560的脉冲长度700的单一脉冲，然而，可以理解的是，可以使用其它设定偏压配置。通常，可以施加一组一个或多个脉冲至位线560及/或字线558及/或源极线554，以引发流经路径580的电流以提供具有第一量的能量至存储元件548的相变材料。可以根据经验来决定每一实施例的第一偏压配置的脉冲的数目与脉波形状(包括电压电平与脉冲宽度)。图9A至图9C为可以用于一些其它实施例中的步骤620的设定偏压配置的脉冲的例示。
请再一次参照图6，进行步骤630以继续设定操作600。在步骤630中，读取所选存储单元的电阻以决定存储单元532是否具有对应于较低电阻状态的电阻。步骤630的读取操作施加读取偏压配置至存储单元532。在所例示的实施例中，读取偏压配置包括维持字线558上的电压VWL-READ且施加具有VREAD的脉冲高度与脉冲长度710的电压脉冲至位线560以引发电流流入路径580，且电流不足以使存储元件548经历电阻状态改变。此外，也可以使用其它读取偏压配置。
举例来说，可以通过方块430的感测放大器比较位线560上的电流与适当的参考电流以决定存储单元532的电阻。根据比较，透过回馈总线475施加方块430的感测放大器的输出信号至控制器450，其中输出信号指示存储单元是否具有对应于较低电阻状态的电阻。若所选存储单元538具有对应于较低电阻状态的电阻，则控制器450会在步骤650中终止设定操作以响应输出信号。另，也可以选择性地使用用以终止设定操作的其它技术。
若存储单元532的电阻未处于较低电阻状态，则存储单元532已发生设定失效。此失效可能是因为存储单元的电传导路径内的高电阻层(或界面)的形成。接着施加重试(或第二)偏压配置至存储单元以制造传导路径且建立较低电阻状态，其中重试偏压配置包括施加至相变材料的第二电压脉冲，且第二电压脉冲的脉冲高度大于步骤620的设定偏压配置的脉冲高度VSET。
在图6所示的实施例中，设定操作600的重试偏压配置开始于步骤640，在步骤640中施加接续较高位线电压偏压配置至存储单元。
请参照图7与图8，在所示的实施例中，步骤640的接续偏压配置包括施加电压VWL-RESET至字线558以及施加具有VHIGH的脉冲高度与脉冲长度720的电压脉冲至位线560，以引发电流流入路径580且提供能量至存储元件548的相变材料。如由图7可见，在所例示的实施例中，步骤640的脉冲具有小于步骤620的脉冲宽度的脉冲宽度且具有大于步骤620的脉冲高度的脉冲高度。
在实施例中，上文中所提及的VWL-SET、VWL-READ、VWL-RETRY可以相同或不同。对于一般设定而言，使用较高的VWL-READ会增加读取操作的准确性，而较低的VWL-SET与VWL-RETRY可以防止大量电流流经在进行设定与重试等操作时的存储装置。
如图8的推测性的代表曲线860所示，具有脉冲高度VHIGH且施加至存储元件548的相变材料的脉冲足以击穿高电阻层且制造传导路径。可理解的是，曲线860仅是例示且曲线860的确实形状是依据存储单元的特性、施加至存储单元的接续偏压配置的行为以及加热与冷却相变材料的行为而定。
在一些实施例中，步骤640的偏压配置与用以复位存储单元的复位偏压配置相同，且步骤640的偏压配置足以融化主动区与引起转变至高电阻状态的相变。此外，在一些实施例中，接续偏压配置可以是受限制的电流，例如是通过使用较低的VWL-RETRY，如此一来可以防止存储装置在发生高电阻层击穿的高偏压状态下受到破坏。在图7中，VWL-RETRY小于VWL-SET。因此，在一些实施例中，在步骤640中引发穿过存储元件的相变材料的电流可能小于在步骤620中引发穿过相变材料的电流。
在图6至图8所例示的实施例中，步骤640的接续偏压配置包括施加至位线560且具有VHIGH的脉冲高度与脉冲长度720的单一脉冲，可以理解的是，也可以使用其它接续偏压配置。更常见的是，步骤640的接续偏压配置包括施加至位线560及/或字线558及/或源极线554以引发流入路径580的电流的一组一个或多个脉冲设定。可以根据经验来决定每一个实施例中的接续偏压配置的脉冲的数目与脉波形状(包括电压电平与脉冲宽度)。
在所例示的图6至图8中，在不同步骤(包括步骤630、630、640)中的字线电压可以不同。
接着，回到步骤620，以继续设定操作600的重试(或第二)偏压配置，其中设定偏压配置施加至存储单元532。
接着进行步骤630以继续设定操作600，以决定存储单元232是否具有对应于较低电阻状态的电阻。在循环操作中继续进行设定操作，也就是反复地进行施加重试(或第二)偏压配置(步骤640、620)且决定存储单元232是否具有对应于较低电阻状态(步骤630)的电阻的循环，直至存储单元532的电阻符合较低电阻状态或直至已进行预定次数的反复尝试。在一些其它实施例中，重试偏压配置的脉冲在每一次的反复(即一次的施加重试(或第二)偏压配置(步骤640、620)且决定存储单元232是否具有对应于较低电阻状态(步骤630)的电阻)中可以改变。若在步骤630中决定存储单元具有对应于较低电阻状态的电阻，则设定操作终止于步骤650。
在所示的实施例的图6中，若存储单元532已发生设定失效，则重试偏压配置包括与步骤620的第一偏压配置结合的步骤640的接续偏压配置。
图10为第二实施例的设定操作1000的示意图，其中重试(或第二)偏压配置步骤1040不包括步骤620的第一偏压配置而是包括设定存储单元532的功能。图11为一实施例的图10的设定操作1000的时间图表。可以理解的是，图11的时间图表为简图且未以精准比例绘示。
请同时参照图11与图12，在所示的实施例中，步骤1040的重试(或第二)偏压配置包括施加电压VWL-RETRY至字线558且施加电压脉冲至位线560，其中电压脉冲如图所示具有以VHIGH为起始脉冲高度且具有位线560上的电压随着时间缩小的后缘(trailing edge)形状。电压脉冲足以击穿高电阻层，且电压脉冲引发流入路径580的电流并提供能量至存储元件548的相变材料。
如图12的推测性的代表曲线1260所示，重试偏压配置的脉波形状适于击穿高电阻层与制造传导路径。后缘使得脉波形状也适于引起至少一部分的主动区相变成结晶相，以此建立较低电阻状态。可理解的是，曲线1260仅是例示且曲线860的确实形状是依据存储单元的特性、施加至存储单元的接续偏压配置的行为以及加热与冷却相变材料的行为而定。
在一些实施例中，在步骤1040中提供至相变材料的能量的量足以融化相变材料的主动区且至少引起主动区的相变以转变成结晶相。在一些其它实施例中，在步骤1040中提供至相变材料的能量足以融化大于主动区的一部分的相变材料，此可用以克服由主动区内的相变材料的组成变化所引起的设定失效。
在所例示的实施例的图10至图12中，步骤1040的重试偏压配置包括施加至位线560的所示单一脉冲，然而，可以理解的是，也可以使用其它重试偏压配置。更常见的是，步骤1040的重试偏压配置包括施加至位线560及/或字线558及/或源极线554以引发流入路径580的电流的一组一个或多个脉冲设定。可以根据经验来决定每一个实施例中的接续偏压配置的脉冲的数目与脉波形状(包括电压电平与脉冲次数)。
在图6与图10所示的设定操作600、1000中，是以单一存储单元被编程为例，但可理解的是，此处所叙述的设定操作也可以应用于编程多个存储单元。
图13为一实施例的对阵列405的一群存储单元进行设定操作1300的示意图。在接下来的详述中，可以如前文所述地应用各种偏压配置(包括使用诸如上述的那些脉冲)，因此而后将不重复叙述设定操作1300的各种脉冲与偏压配置。
对阵列405的一群存储单元进行的设定操作1300开始于步骤1310。步骤1310包括或在其它实施例中可以开始于读取操作。
接着，在步骤1320中，第一偏压配置施加至一群存储单元以建立存储单元的较低电阻状态。
在步骤1330中，读取存储单元的电阻，以决定一群存储单元中的存储单元是否分别具有对应于较低电阻状态的电阻。
对于一群存储单元中不具有对应于较低电阻状态的电阻的存储单元而言，这些存储单元已发生设定失效且施加重试(或第二)偏压配置至这些失效存储单元。
在所例示的实施例的图13中，设定操作1300的重试偏压配置开始于步骤1340，其中接续偏压配置施加至存储单元。
接着，回到步骤1320，以继续设定操作1300的重试偏压配置，其中第一偏压配置施加至那些失效存储单元。
接着进行步骤1330以继续设定操作1300，以决定失效存储单元是否具有对应于较低电阻状态的电阻。在循环操作中继续进行设定操作，也就是反复地进行施加重试偏压配置(步骤1340、1320)至于步骤1330中再一次经历失效的存储单元与经由前步骤1330决定失效存储单元是否具有对应于较低电阻状态(步骤1330)的电阻的循环，直至存储单元的电阻符合较低电阻状态或直至已进行最大次数的反复尝试。若在步骤1330中已决定一群中的每一存储单元具有对应于较低电阻状态的电阻，则设定操作终止于步骤1350。
在图13的设定操作中，重试偏压配置包括与步骤1320的第一偏压配置结合的步骤1340的接续偏压配置。可选地，相似于前文中针对图10的叙述，在一些实施例中的重试偏压配置不包括步骤1320的设定偏压配置，而是包括设定一群失效存储单元的功能。
此处所述的存储装置与操作此装置的方法能应付设定失效模式且产生改善的持久性、可靠度以及改善的数据储存效能。此处所述的设定操作提供较低能量至存储单元的相变材料以建立较低电阻状态，且仅在较低能量不足以设定存储单元时才施加较高能量至相变材料。因此，相较于融化与回火设定方法，此处所述的设定操作减少高电流操作的量且因此改善存储单元的可靠度。
此处所述的存储单元的实施例包括用于存储元件的基于相变的存储材料(包括基于硫属材料与其它材料)。氧族(chalcogens)包括形成周期表中的VIA族的一部分的四元素氧(O)、硫(S)、硒(Se)以及碲(Te)中的任何元素。硫属化合物包括氧族与其它多正电元素或自由基结合的化合物。硫属化合物合金包括硫属化合物与其它诸如相变金属的材料的结合。硫属化合物合金通常包含来自周期表元素中的IVA族的一个或多个元素，诸如锗(Ge)与锡(Sn)。通常，硫属化合物合金包括包含锑(Sb)、镓(Ga)、铟(In)以及银(Ag)中的一或多者的化合物。许多基于相变的存储材料已在技术性的文章中叙述，包括下列合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S。在Ge/Sb/Te合金的族群中，有广范围的合金化合物都可以使用。这些化合物可以表征为TeaGebSb100-(a+b)。有一研究员已描述最有用的合金为Te在沉积材料中的平均浓度较佳低于70％，通常低于约60％以及通常Te的范围介于低为约23％以及高为约58％之间，且最佳为具有约48％至58％的Te。Ge在材料中的平均浓度高于约5％且范围由约8％的低值至约30％的高值，且通常低于50％。最佳是，Ge的浓度范围由约8％至约40％。在此化合物中所剩余的主要组成元素为Sb。这些百分比所指的是原子百分比，也就是在总数为100％的组成元素的元素中占的百分比(Ovshinsky，专利第5,687,112号、第10至11栏)。经由其它研究员所评估的特定合金包括Ge2Sb2Te5、GeSb2Te4以及GeSb4Te7(Noboru Yamada、「用于高-数据-速度纪录的Ge-Sb-Te相变光盘的潜能」、SPIE第3109册、第28-37页(1997))。较普遍地，诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、铅(Pd)、铂(Pt)以及其组合或其合金的相变金属可以与Ge/Sb/Te结合成具有可编程的电阻特性的相变合金。可用于存储材料的特定实例在Ovshinsky的第112页的第11至13栏有记载，这些实例引用在此作为参考。
在一些实施例中，在硫属化合物与其它相变材料中掺杂杂质以改变使用掺杂硫属化合物的存储元件的导电性、相变温度、融化温度以及其它特性。用以掺杂硫属化合物的代表性杂质包括氮、硅、氧、氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛以及氧化钛。请参照诸如美国专利第6,800,504号与美国专利申请案第2005/0029502号。
在存储单元的主动通道区的区域次序(local order)中，相变合金能够在材料处于大致非晶固相的第一结构状态与材料处于大致结晶固相的第二结构状态之间转换。这些合金至少是双稳态(bistable)。词汇「非晶」用来指相对少次序(且较单一晶体无序)的结构，其具有诸如电阻率高于结晶相的可检测特性。词汇「结晶」用来指相对多次序(且较非晶结构有序)的结构，其具有诸如电阻率低于非晶相的可检测特性。通常，相变材料可以在具有不同的可检测状态的光谱之间电性转换，也就是在介于完全非晶与完全结晶状态的区域次序之间转换。会受到介于非晶相与结晶相之间的改变影响的其它材料特性包括原子次序、自由电子密度以及活化能量。材料可以转换至不同的固相或两个或多个固相的混合(其提供介于完全非晶与完全结晶状态之间的灰色范围)。材料的电特性可以相应地变化。
通过施加电脉冲可以使相变合金由一种相状态改变至另一相状态。已发现较短、较高的振幅脉冲倾向于使相变材料改变至大致非晶状态。较长、较低的振幅脉冲倾向于使相变材料改变至大致结晶状态。其中，较短、较高的振幅脉冲的能量高的足以使结晶结构的键断裂且短的足以避免原子重新排列成结晶状态。且，不用过度的实验就可以决定脉冲的适当轮廓，特别是适合特定的相变合金的脉冲。在本揭露接下来的段落中，相变材料所指的是GST，然而可以理解的是，也可以使用其它种的相变材料。此处所述的用于PCRAM的有用材料为Ge2Sb2Te5。
用以形成硫属化合物材料的例示性方法使用化学气相沉积CVD，诸如揭露于美国申请第2006/0172067号的标题为「硫属化合物材料的化学气相沉积」的内文中，其并入此文以供参考。
可选地在真空或在氮气环境中执行沉积后回火处理，以改善硫属化合物材料的结晶状态。回火温度通常介于100℃至400℃之间且回火时间少于30分钟。
虽然本发明是以参照前文详述的较佳实施例与范例来揭露，但可以理解的是这些实施例只是用来作为例示而非用以限定。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的范围为准。

Claims (10)

1.一种操作存储单元的方法，所述存储单元包括相变材料且可编程至包括高电阻状态与较低电阻状态的多个电阻状态，其特征在于，包括：
施加第一偏压配置至所述存储单元以建立所述较低电阻状态，所述第一偏压配置包括第一电压脉冲；
决定所述存储单元是否处于所述较低电阻状态；以及
若所述存储单元未处于所述较低电阻状态，则接着施加第二偏压配置至所述存储单元以建立所述较低电阻状态，所述第二偏压配置包括第二电压脉冲，其中所述第二电压脉冲的脉冲高度大于所述第一电压脉冲的脉冲高度。
2.根据权利要求1所述的操作存储单元的方法，其特征在于：
所述第二偏压配置足以击穿在所述存储单元的电传导路径内的高电阻层；
所述决定所述存储单元是否处于所述较低电阻状态包括施加读取偏压配置至所述存储单元以及检测所述存储单元中的电流，且所述存储单元中的所述电流对应于所述存储单元的所述电阻状态；
所述存储单元更包括存取装置，其具有经由所述相变材料耦接字线的第一端与耦接位线的第二端；
所述施加所述第一偏压配置包括施加电压至所述字线以及施加所述第一电压脉冲至所述位线以引发流经所述相变材料的第一电流；以及
所述施加所述第二偏压配置至所述存储单元包括施加电压至所述字线以及施加所述第二电压脉冲至所述位线以引发流经所述相变材料的第二电流；该第二电流小于该第一电流。
3.根据权利要求1所述的操作存储单元的方法，其特征在于，更包括：
在施加所述第二偏压配置至所述存储单元后，决定所述存储单元是否处于所述较低电阻状态；以及
若在施加所述第二偏压配置至所述存储单元后，所述存储单元未处于所述较低电阻状态，则反复地施加接续偏压配置至所述存储单元以及决定所述存储单元是否处于所述较低电阻状态直至所述存储单元处于所述较低电阻状态或已达到预定次数的反复尝试，其中所述接续偏压配置分别包括具有大于所述第一电压脉冲的脉冲高度的对应电压脉冲，以建立所述较低电阻状态；所述施加接续偏压配置至所述存储单元包括施加所述第二偏压配置至所述存储单元。
4.根据权利要求1所述的操作存储单元的方法，其特征在于，施加所述第二偏压配置包括：
施加所述第二电压脉冲至所述相变材料；以及
在施加所述第二电压脉冲后，施加所述第一电压脉冲至所述相变材料。
5.根据权利要求1所述的操作存储单元的方法，其特征在于，所述第二电压脉冲足以融化所述相变材料的主动区；或者
所述第二电压脉冲具有脉波形状，所述脉波形状适于融化至少所述相变材料的主动区且适于引起至少一部分的所述主动区转变成结晶相的相变。
6.一种存储装置，其特征在于，包括：
存储单元，包括相变材料且可编程至包括高电阻状态与至少一较低电阻状态的多个电阻状态；以及
偏压电路，适于施加偏压配置至所述存储单元，其中所述偏压配置包括：
第一偏压配置，用以建立所述较低电阻状态，所述第一偏压配置包括第一电压脉冲；
读取偏压配置，用以在所述第一偏压配置后，决定所述存储单元是否处于所述较低电阻状态；以及
第二偏压配置，当在所述第一偏压配置后，所述存储单元未处于所述较低电阻状态时，所述第二偏压配置用以建立所述较低电阻状态，所述第二偏压配置包括具有脉冲高度大于所述第一电压脉冲的脉冲高度的第二电压脉冲。
7.根据权利要求6所述的存储装置，其特征在于：
所述第二偏压配置足以击穿在所述存储单元的电传导路径内的高电阻层；
所述存储单元更包括存取装置，所述存取装置具有经由所述相变材料耦接字线的第一端与耦接位线的第二端；
所述第一偏压配置包括施加至所述字线的电压以及施加至所述位线以引发流经所述相变材料的第一电流的所述第一电压脉冲；
所述第二偏压配置包括多个电压脉冲；或者所述第二偏压配置包括施加至所述字线的电压以及施加至所述位线以引发流经所述相变材料的第二电流的所述第二电压脉冲，该第二电流小于该第一电流。
8.根据权利要求6所述的存储装置，其特征在于，所述偏压配置更包括：
读取偏压配置，用以决定在所述第二偏压配置后，所述存储单元是否处于所述较低电阻状态；以及
接续偏压配置，当在所述第二偏压配置后，所述存储单元未处于所述较低电阻状态，所述接续偏压配置用以建立所述较低电阻状态，所述接续偏压配置包括具有大于所述第一电压脉冲的脉冲高度的电压脉冲；所述接续偏压配置包括所述第二偏压配置。
9.根据权利要求7所述的存储装置，其特征在于，所述第二偏压配置包括：
施加至所述相变材料的所述第二电压脉冲；以及
在所述第二电压脉冲后，施加所述第一电压脉冲至所述相变材料。
10.根据权利要求6所述的存储装置，其特征在于，所述第二电压脉冲足以融化所述相变材料的主动区；或者
所述第二电压脉冲具有脉波形状，所述脉波形状适于融化至少所述相变材料的主动区且适于相变且适于引起至少一部分的所述主动区转变成结晶相的相变。
CN2009102656156A 2008-12-29 2009-12-28 一种存储装置与用以操作此装置的方法 Active CN101770788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,384 2008-12-29
US12/345,384 US7869270B2 (en) 2008-12-29 2008-12-29 Set algorithm for phase change memory cell

Publications (2)

Publication Number Publication Date
CN101770788A true CN101770788A (zh) 2010-07-07
CN101770788B CN101770788B (zh) 2011-09-07

Family

ID=42284767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102656156A Active CN101770788B (zh) 2008-12-29 2009-12-28 一种存储装置与用以操作此装置的方法

Country Status (3)

Country Link
US (2) US7869270B2 (zh)
CN (1) CN101770788B (zh)
TW (1) TWI401685B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN102842341A (zh) * 2011-06-23 2012-12-26 旺宏电子股份有限公司 高耐用度相变存储器装置及其操作方法
CN103415890A (zh) * 2011-03-10 2013-11-27 国际商业机器公司 相变存储器单元的编程
CN111883195A (zh) * 2019-05-03 2020-11-03 华邦电子股份有限公司 电阻式存储器装置及其操作方法
CN112116938A (zh) * 2019-06-21 2020-12-22 旺宏电子股份有限公司 存储器与其操作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US8699258B2 (en) 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
TWI506627B (zh) * 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US8958235B2 (en) * 2012-08-31 2015-02-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US9747977B2 (en) 2013-03-14 2017-08-29 Intel Corporation Methods and systems for verifying cell programming in phase change memory
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US9336878B2 (en) * 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices
KR102230195B1 (ko) 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
US9418761B2 (en) 2014-12-12 2016-08-16 Intel Corporation Apparatus for boosting source-line voltage to reduce leakage in resistive memories
US9343151B1 (en) * 2015-01-09 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Resistive random access memory and method of resetting a resistive random access memory
JP2018525792A (ja) * 2015-08-20 2018-09-06 フィリップス ライティング ホールディング ビー ヴィ ボードに設けられるｌｅｄアレイ
US9595323B1 (en) * 2016-02-04 2017-03-14 Sandisk Technologies Llc Word line compensation for memory arrays
US9786349B1 (en) * 2016-07-01 2017-10-10 Micron Technology, Inc. Cell performance recovery using cycling techniques
US10872661B2 (en) * 2019-04-10 2020-12-22 Microchip Technology Inc. ReRAM programming method including low-current pre-programming for program time reduction
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Family Cites Families (291)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
FR2774209B1 (fr) 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
KR100441692B1 (ko) 1999-03-25 2004-07-27 오보닉스, 아이엔씨. 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6927411B2 (en) 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100625129B1 (ko) 2001-01-30 2006-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
CN1639868A (zh) 2002-04-09 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR20050053750A (ko) 2002-10-11 2005-06-08 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상변환 물질을 포함하는 전기 장치
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
US7277317B2 (en) 2003-01-31 2007-10-02 Nxp B.V. MRAM architecture for low power consumption and high selectivity
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7202493B2 (en) 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7505330B2 (en) * 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7473576B2 (en) 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7577024B2 (en) * 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7660152B2 (en) * 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN102592664B (zh) * 2011-01-05 2015-04-22 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN103415890A (zh) * 2011-03-10 2013-11-27 国际商业机器公司 相变存储器单元的编程
CN102842341A (zh) * 2011-06-23 2012-12-26 旺宏电子股份有限公司 高耐用度相变存储器装置及其操作方法
CN102842341B (zh) * 2011-06-23 2015-04-01 旺宏电子股份有限公司 高耐用度相变存储器装置及其操作方法
CN111883195A (zh) * 2019-05-03 2020-11-03 华邦电子股份有限公司 电阻式存储器装置及其操作方法
CN111883195B (zh) * 2019-05-03 2022-07-05 华邦电子股份有限公司 电阻式存储器装置及其操作方法
CN112116938A (zh) * 2019-06-21 2020-12-22 旺宏电子股份有限公司 存储器与其操作方法
CN112116938B (zh) * 2019-06-21 2023-04-14 旺宏电子股份有限公司 存储器与其操作方法

Also Published As

Publication number Publication date
TWI401685B (zh) 2013-07-11
US20110075475A1 (en) 2011-03-31
US7869270B2 (en) 2011-01-11
US20100165711A1 (en) 2010-07-01
US8094488B2 (en) 2012-01-10
TW201025330A (en) 2010-07-01
CN101770788B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN101770788B (zh) 一种存储装置与用以操作此装置的方法
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN101577141B (zh) 存储器装置及其操作方法
US8605495B2 (en) Isolation device free memory
CN101958146B (zh) 一种存储器装置及其操作方法
US7515461B2 (en) Current compliant sensing architecture for multilevel phase change memory
US7233520B2 (en) Process for erasing chalcogenide variable resistance memory bits
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
CN102082227B (zh) 相变化材料降低重新结晶时间的方法
US7974117B2 (en) Non-volatile memory cell with programmable unipolar switching element
US8335100B2 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US7539048B2 (en) Method and apparatus processing variable resistance memory cell write operation
EP1326254A1 (en) Architecture of a phase-change nonvolatile memory array
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
US20100284213A1 (en) Method of cross-point memory programming and related devices
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
CN102592664A (zh) 具有快速写入特性的相变存储装置
CN101271918A (zh) 相变存储器装置
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
JP2020047316A (ja) 不揮発性記憶装置
TW200822343A (en) Semiconductor memory device and layout structure of word line contacts
KR100929297B1 (ko) 상 변화 메모리 장치, 형성 방법 및 이를 이용한멀티미디어 저장 장치
CN100511749C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant