CN101689212A - 在衬底器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法 - Google Patents
在衬底器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法 Download PDFInfo
- Publication number
- CN101689212A CN101689212A CN200780053354A CN200780053354A CN101689212A CN 101689212 A CN101689212 A CN 101689212A CN 200780053354 A CN200780053354 A CN 200780053354A CN 200780053354 A CN200780053354 A CN 200780053354A CN 101689212 A CN101689212 A CN 101689212A
- Authority
- CN
- China
- Prior art keywords
- vsd material
- vsd
- substrate
- voltage
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/073—High voltage adaptations
- H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
通过确认一个或多个用于处理衬底器件上的瞬态电学事件的标准来设计衬底器件。所述一个或多个标准至少部分地基于设计者所提供的输入。根据所述一个或多个标准,可确定一个或多个用于将VSD材料集成作为衬底器件的至少一部分内或其至少一部分之上的一个层。VSD材料层被布置用于保护衬底的一个或多个部件受瞬态电学状况的侵害。
Description
相关申请
本申请要求于2007年6月13日提交的题为“使用电压可切换电介质材料程序化设计电子器件的系统和方法(SYSTEM AND METHOD FORPROGRAMMATICALLY DESIGNING ELECTRONIC DEVICES USING VOLTAGESWITCHABLE DIELECTRIC MATERIAL)”的第60/943,556号美国临时专利申请的优先权;上述在先申请以参引的方式整体纳入本说明书。
技术领域
本说明书中描述的实施方案涉及电器件的设计或仿真。具体而言,本说明书中描述的实施方案涉及在衬底或其它电器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法。
背景技术
电子设计自动化(EDA)软件以及类似的程序化工具(programmatictool)能实现对电子器件上各部件的设计和/或仿真。这种器件的实例包括印刷电路板(PCB)以及集成电路或半导体封装。这种工具设有的典型功能包括原理输入、行为建模、电路仿真、全定制版图、实物验证、提取以及逆向注解。其主要用于模拟、混合信号、射频通信部件(“RF”)、以及标准单元或存储器设计。EDA软件也用于发挥以下功能,如:(i)制造集成电路器件,其中包括对这种器件的测试以及布局布线;(ii)仿真功能验证。
附图说明
本说明书中描述的实施方案参照以下附图中的任一个或多个。
图1是根据本发明的一个实施方案的、用于设计使用了电压可切换电介质材料(VSD材料)的集成电路器件的系统的简图。
图2A和图2B均示出了根据本发明的一个实施方案的将VSD材料施加到目标器件的设计或仿真方法。
图3A是简化方块图,其示出了根据本发明的一个或多个实施方案的用以将VSD材料纳入或集成到衬底器件的方式。
图3B示出了本发明的一个实施方案中的由VSD材料库保持的数据结构。
图4示出了本发明的一个实施方案中的如何确定VSD材料实施布局的方法。
图5A是一图解性截面图,给出了根据本发明的一个实施方案的、在设计或仿真阶段中在衬底500上的给定点处的VSD材料的覆层。
图5B示出了本发明的一个实施方案中的其中保护性电通路包含一反焊盘的变体。
图6A和图6B是衬底的顶视图,其示出了根据本发明的一个实施方案的对VSD材料所实施的面积考虑。
图7示出了根据本发明的一个实施方案的、在设计或仿真阶段中使用形状作为VSD材料被集成在衬底或其它器件上时的另一空间实施细节。
图8示出了本发明的一个实施方案,在该实施方案中,实施细节包括确定下述位置中的一些或所有位置:VSD形成物将要提供连接至保护性电通路的瞬态连接的位置。
图9示出了本发明的一个或多个实施方案中的用于将VSD材料施加至多层器件中的设计或仿真。
图10示出了本发明一个实施方案中的显示装置的底板的设计或仿真。
图11示出了本发明一个实施方案中的与如图3A所示及针对图3A的实施方案所描述的系统连接的优化模块1100的使用。
图12示出了与一个或多个实施方案一起使用的系统。
图13是一图表,其示出了根据本发明的一个实施方案的、阈值电压水平(Y轴)和间隙值(X轴)之间的关系。
图14是一图表,该图表示出了根据本发明一实施方案的、第一类型的VSD材料的关状态电阻,如可通过实验从尺寸逐渐增加的间隙分隔上确定的。
图15是一图表,该图表示出了对于不同的间隙尺寸,受大小变化的工作电压影响的第一类型VSD材料的关状态电阻,如可通过试验确定的。
具体实施方式
本说明书中描述的实施方案提供了对载有电气元件的衬底的程序化设计或仿真,使其集成电压可切换电介质(“VSD”)材料作为保护部件。具体而言,VSD材料可被纳入到衬底器件的设计中,以提供针对瞬态电学状况——诸如静电放电(ESD)状况——的保护。在这方面,本说明书中描述的实施方案可被用作用于设计和/或仿真衬底器件的计算机系统或程序化方法中的一部分。例如,一个或多个实施方案可被实施作为电子设计自动化(EDA)程序的一部分,所述EDA程序通常用于设计和制造包括印刷电路板(PCB)、显示装置和底板、集成电路器件、半导体部件以及器件等的电子器件和系统。
通常,VSD材料指的是呈现以下特性的材料:(i)其在不存在阈值电压或阈值能量时,表现为电介质,对于其中被提供有VSD材料的场合或环境,所述阈值电压或阈值能量非常大,(ii)其在被施加了一超过阈值电压水平的电压时,变成导电的。该阈值电压水平对于不同种类的VSD材料是不同的,但其通常超出该VSD材料周围环境的工作电压。由于这种切换特性,VSD材料可被布置形成一些能够防御瞬态电学事件、多数严重的静电放电(ESD)的侵害的瞬态电连接。
本说明书中描述的实施方案认识到,ESD事件通常从数百伏特到数万伏特,同时带有数安培到数十安培的峰值安培数。因为ESD事件仅持续几皮秒到几纳秒的时间,所以ESD事件既是高瓦数事件(电压和电流的乘积)又是低能量事件(因为能量是电压、电流和持续时间的乘积)。当VSD材料被高电压脉冲触发至“开”状态时,电流开始流过该材料的厚度。
一些器件或结构通过在该器件的厚度内或其厚度上面纳入一层VSD材料而能够处理ESD事件。常规的方法给出了沉积VSD材料以在印刷电路板的厚度内占据一层。这种VSD材料层可通过作为导电元件的通孔连接至各种导线或载流元件。第6,797,145号美国专利(在此其整体通过参引被纳入)描述了一种如下技术,该技术用于以这样的方式在载流结构内实施VSD材料:使该VSD材料可被用于镀在导电元件上。这种电镀技术也能使得该器件具有一定的处理ESD事件的能力。
存在大量关于VSD材料的实例,包括在第11/881,896号美国专利申请和第11/829,951号美国专利申请中所描述的实例,这两篇专利申请都分别以其整体通过参引被纳入。VSD材料还包括由SURGXCORPORATION(其由LITTLEFUSE INC.拥有)制造的、在市场上以名称“SURGX”出售的产品。VSD材料还可被表征为具有非线性电阻的材料。
此外,根据一个或多个实施方案,VSD材料在呈现出上述电学特性的同时,还具有其成分均匀一致的特性。在这种实施方案中,VSD材料包括含有基本均匀分布的导电和/或半导体材料的基质(matrix)或粘合剂。
如本文所使用的,衬底或其它器件的“设计阶段”或“仿真阶段”指示对这种衬底和器件的数据表达。
在说明书和所提供的实例中,特性电压水平和阈值是假定值,该值由实验条件确定,该实验条件会被许多变量影响。就此来说,本申请中描述的值不应被看成,如密度特性所对应的情形那样,是物理确然的对象。
本说明书中描述的实施方案提供用于设计或仿真衬底器件的系统或方法。具体而言,本说明书中描述的实施方案存在于、或以其它方式被实施于衬底器件的设计或仿真阶段中。在设计或仿真阶段中,不需要真实的衬底器件用于实施本说明书所述的一个或多个实施方案。在本说明书中描述的、在设计或仿真阶段中的实施方案可使用衬底器件、VSD材料、该衬底器件的部件或元件、以及在不同条件下该部件/元件/VSD材料的工作性能的数据表征。
在一个实施方案中,衬底器件通过确认一个或多个用于处理该衬底器件上的瞬态电学事件的标准来设计。所述一个或多个标准至少部分地基于设计者所提供的输入。根据所述一个或多个标准,可确定一个或多个用于将所述VSD材料集成作为该衬底器件的至少一部分内或其至少一部分之上的一个层的特性。该VSD材料层可被布置用于保护该衬底的一个或多个部件免受瞬态电学状况的侵害。
在另一实施方案中,提供了一种用于制造衬底器件的系统(而不是除了制造之外的用于设计或仿真的系统)。该系统可包括界面、存储器资源以及处理资源。所述界面从设计者处接收一个或多个标准。所述存储器资源存储关于衬底和/或各种VSD材料的信息。所述处理资源可被配置为使用输入和存储在存储器中的信息来:(i)确认一个或多个用于处理该衬底器件上瞬态电学事件的标准;以及(ii)根据所述一个或多个标准,确定一个或多个用于将所述VSD材料集成作为该衬底器件的至少一部分内或者其至少一部分之上的一个层的特性。该VSD材料层被布置用于保护该衬底的一个或多个部件免受瞬态电学状况的侵害。
更进一步,一个实施方案提供了在设计或仿真阶段中的衬底器件的设计。响应于和设计者的交互,在衬底器件上选择多个下述位置:在瞬态电学事件发生时将提供保护性电通路的位置。在所述多个位置的每一个位置处,确定VSD材料层在该选定位置处的尺寸。至少部分地基于使VSD材料层从电介质状态切换为导电状态的阈值能量度量(threshold measure of energy)来选择VSD材料层的尺寸。当该VSD材料处于导电状态时,该VSD材料将一个或多个部件互连至保护性电通路。
另一实施方案提供了确定将可在衬底器件上连接的一个或多个电气部件的间隔。在一个实施方案中,确认将要通过保护性电通路来防御瞬态电学事件的侵害的电气部件的一个或多个电容许量(electrical tolerance)。可确认一层将在电气部件和保护性电通路之间提供间隙分隔的VSD材料。当施加超出阈值水平的能量度量时,该VSD材料能从电介质状态切换为导电状态,所述阈值水平可至少部分地取决于该VSD材料的尺寸。在一个实施方案中,所述间隙分隔的大小或尺寸设计为,使该VSD材料发生切换的能量度量的阈值水平小于所述电气部件的所述一个或多个容许量。
根据另一实施方案,提供了一种用于实现衬底器件的至少一部分的设计或仿真的系统。该系统包括数据存储器和配置模块。数据存储器保存与表示第一类型电压可切换电介质(VSD)材料的第一条目(entry)有关的数据,所述第一类型电压可切换介质具有一个或多个特性。第一VSD材料的所述一个或多个特性可包括表示每指定长度的特性电压的值。所述每指定长度的特性电压相应于一个在其被施加于一指定长度的第一VSD材料时,使该第一VSD材料从电介质状态切换为导电状态的已知的或指定的电压水平值。所述配置模块通过和系统设计者的一次或多次交互,确定(i)基于衬底或者衬底的一部分的空间约束的一个或多个尺寸参数;以及(ii)所述衬底器件的一部分中的将要受保护的一个或多个电气部件可容许的电压水平。该配置模块可被配置为确定如下的间隙分隔,该间隙分隔,(i)将由该衬底的至少一部分上的第一VSD材料层提供,以及(ii)将针对瞬态事件,使至少一个电气部件与衬底上的保护性电通路分离。此外,该配置模块确定所述间隙分隔,所述确定至少部分地基于确定(i)适合于使该第一VSD材料切换为导电状态的阈值电压水平,以及(ii)基于所述的每指定长度的特性电压以及该间隙分隔的大小。该配置模块还确保所述阈值电压水平小于所述一个或多个电气部件的可容许电压水平。
一个实施方案还包括用于实现衬底器件的至少一部分的设计或仿真的优化系统。该系统包括数据存储器、配置模块、以及优化部件。所述数据存储器保存关于多种VSD材料的信息。该信息可包括一种或多种VSD材料中的每一种VSD材料的每指定长度的特性电压。该每指定长度的特性电压相应于一个在其被施加于一指定长度的某一具体类型的VSD材料时,适合触发该类型的VSD材料从电介质状态切换为导电状态的电压水平值。所述配置模块被配置为通过和系统设计者的一次或多次交互,确定,(i)基于该衬底或该衬底的一部分的空间约束的一个或多个尺寸参数;以及(ii)在衬底器件的一部分中将要受保护的一个或多个电元件容许的电压水平。该配置模块被配置为对所述多种VSD材料中的任一种VSD材料确定下述间隙分隔,所述间隙分隔(i)将被所述衬底的至少一部分上的这种类型的VSD材料占据,以及(ii)将针对瞬态事件,使至少一个电元件与保护性电通路分离。该配置模块还被配置为,对所述多种VSD材料的任一种VSD材料,确定使用一层该VSD材料以将所述至少一个电气元件与保护性电通路分离所需的间隙分隔。优化部件被配置为进行至少一个以下选择:(i)从所述多种VSD材料选择选定种类的VSD材料;或(ii)选择用于该选定种类的VSD材料的间隙分隔的大小。该优化部件还被配置为基于一个或多个优化标准进行选择。
更进一步,一个或多个实施方案包括用于优化VSD材料在衬底器件上的应用的系统。该系统包括界面、存储器资源、以及处理资源。该界面可被配置为从衬底器件的设计者接收一个或多个标准。所述存储器资源存储衬底或多种VSD材料中的至少一个的信息。所述处理资源联接至界面和存储器资源,并被配置为使用输入和存储在存储器中的信息来:(i)确认一个或多个用于处理衬底器件上瞬态电学事件的标准;以及(ii)根据所述一个或多个标准,确定一个或多个用于将所述VSD材料集成作为该衬底器件的至少一部分内或者其至少一部分之上的一个层的特性。该VSD材料层被布置用于保护衬底的一个或多个部件抵御瞬态电学状况的侵害。一个或多个优化标准被确认用于将VSD材料集成到衬底的一部分上或整个衬底上。
此外,一个实施方案包括数据系统。该数据系统可用于一些应用,该应用包括实现衬底器件的设计或仿真。该数据系统包括一个对用于将VSD材料集成到衬底器件中的配置模块是可存取的数据存储器。该数据存储器保存有多个条目,每个条目(i)确认一种VSD材料,并(ii)包括确认这种VSD材料上的一个或多个适于使该种VSD材料集成到衬底器件中的电学特性的数据。这种VSD材料的一种或多种电学特性可包括以下任一个或多个:(1)当其被应用于这种指定度量的VSD材料时适于使这种VSD材料从电介质状态切换为导电状态的特性能量度量;(ii)与这种VSD材料相关的漏电流;或者(iii)与这种VSD材料相关的关状态电阻。
如下文所提供的,描述了许多其它实施方案。附加的实施方案也可组合多个不同的实施方案的特性,即使这种组合未在本申请中明确指出。
在本说明书中描述的实施方案规定,由计算器件执行的方法、技术和行动是程序化地执行得,或者作为基于计算机实现的方法被执行。程序化意味着通过使用编码、或计算机可执行指令。被程序化地执行的步骤可以是自动的、或者不是自动的。
在本说明书中描述的一个或多个实施方案可通过使用模块或部件实现。模块或部件可包括能执行一个或多个所述任务或功能的程序、子程序、一部分程序、或软件构件或硬件部件。如在此所使用的,一个模块或部件可以独立于其它模块/部件存在于硬件部件上,或者一个模块或部件可以是其它模块、程序或机器的共用元件或共用过程。
此外,在本说明书中描述的一个或多个实施方案可以通过使用可由一个或多个处理器执行的指令实现。这些指令可被记载在计算机可读介质上。以下附图中所示的机器提供了用于实现本发明实施方案的指令可在其上记载和/或执行的处理资源和计算机可读介质的实施例。具体而言,与本发明的实施方案一起示出的许多机器包括处理器和用于保存数据和指令的各种形式的存储器。计算机可读介质的实施例包括永久性存储器储存器件,诸如个人计算机或服务器上的硬盘驱动器。计算机储存介质的其它实施例包括便携式储存器件,诸如CD或DVD机、闪存(诸如在许多手机和个人数字助理(PDA)中包含的)、以及磁存储器。计算机、终端、能够联网的装置(例如,诸如手机的移动装置)都是使用处理器、存储器、以及存储在计算机可读介质中的指令的机器和装置的实施例。
将VSD材料应用于衬底器件上
图1是根据本发明的一个实施方案的、用于设计使用了电压可切换电介质材料(VSD材料)的集成电路器件的系统的简图。用于设计电子器件的系统100可以用在结合了制造或生产方法的制造新的电子器件(诸如集成电路器件或印刷电路板)的过程中、和/或该器件布局或构造的仿真或测试操作的过程中。可通过本说明书中所述实施方案生产和/或仿真的器件的实施例包括印刷电路板、晶圆和芯片、半导体封装衬底、显示装置和底板、以及其它电路器件或硬件(统称为“目标器件”)。除了内部器件的衬底之类外,实施方案也可用于在更多集成器件和完成器件——诸如电子手持式器件(诸如手机或电子纸显示装置)——上设计各种电学的和保护性的特性。例如,一个或多个实施方案能实现手机或载有追踪元件和/或集成逻辑电路的器件的壳体设计。因此,术语“器件”意在包括衬底器件——其包括承载或提供硬件和逻辑电路的内部部件;以及处于起作用或近乎起作用阶段的包括了被设计的电元件的完全或部分成形的器件。例如,术语器件可包括将电元件和/或逻辑电路集成在完成的壳体或结构中的产品。
参照图1的实施方案,系统100包括用于为目标器件122建立设计布局的设计模块110。设计者102与该设计模块110交互并操作该设计模块110,从而制定或配置该目标器件122的布局和/或设计信息。在一种实现方式中,设计模块110相应于可以由设计者通过使用计算机终端来操作的软件设计应用程序。例如,该软件设计应用程序可相应于诸如由Cadence System designs,Inc.或Mentor Graphics制造的电子设计自动化(EDA)包。
设计者102可应用设计模块110中的各种信息,其中包括电路布置、部件、设计参数、和/或性能标准。这些详细说明使得目标器件122能被设计、仿真并可选择地被制成在设计介质120中。因此,设计介质120可以是虚拟的或仿真的,或者替代地是实际的或真实的。仿真或虚拟的设计介质可相应于能实现例如目标器件122的仿真或测试的计算机执行环境。如针对设计或仿真所述的实施方案,器件122可包括实际物理器件的数据表征。真实的设计介质可包括制造、生产和/或其它实施设备和过程的使用,所述制造、生产和/或其它实施设备和过程用于将模块110所产生的设计实现于目标器件122产物上。
在一个实施方案中,设计模块110包括逻辑电路114,该逻辑电路用于确定并自动将VSD材料应用到目标器件122上。该逻辑电路114可响应于由设计者102所指定和/或从其它源获得的设计和/或性能参数104。该VSD材料的应用可包括关于是否要使用VSD材料的初始确定。在一个实施方案中,针对所述目标器件122的电路板或目标器件的基本元件是否要包含VSD材料做出初始确定。例如,使用者可简单地选择将衬底设计为其内嵌有一层VSD材料。如果将要包含VSD材料,那么VSD材料应用逻辑电路114会使用各种提示和/或设计(“VSD材料配置116”)说明,以确定如何将VSD材料应用于目标器件122。
在一个实施方案中,设计模块110可提供初始提示111或界面,从而使设计者102能选择(明示或暗示)使该VSD材料包含在目标器件122中。该模块110也可提供一个或多个随后的提示111或界面,用于确定该设计中的器件的具体细节,包括衬底上单独元件的容许量水平、空间约束、以及器件类型。在一个实施方案中,所有用于确定该VSD材料的配置的信息都是推断的。例如,与设计中的器件的单独部件或元件的电压容许量有关的使用者输入,可被用于程序化地确定该VSD配置信息中的至少一些信息,诸如所用VSD材料的类型、以及该VSD材料的一个或多个空间特性(例如,如下文所述的间隙分隔或形状)。在另一实施方案中,一些VSD配置可通过直接与该VSD材料有关的使用者输入而被确定。对提示111的响应可由设计者102的输入113提供。附加的VSD材料配置116例如可指明该VSD材料的位置、以及该VSD材料的材料组成或在ESD事件的情况下可能影响该VSD材料性能的其它因素。根据一个实施方案,VSD材料的存在和技术要求依赖于对该目标器件122期望的ESD特性。
图2A和图2B均示出了根据本发明的一个实施方案的将VSD材料应用到目标器件的设计或仿真方法。在描述不同的方法时,参照图1的元件来描述适于执行一个步骤或子步骤的元件。所描述的一个方法或多个方法可——例如通过一安装在终端并在该终端上运行的EDA应用程序——被程序化地执行。
在步骤210,设计模块110提示使用者提供与将VSD材料应用到目标器件122直接或间接有关的信息。在一个实施方案中,提示包括一个关于设计者是否希望在衬底上包含VSD材料和/或其保护性功能的初始提示。作为一替代方案或变体,设计者也会被提示提供以下的一项或多项信息:(i)期望的ESD特性或待被保护的电学事件的类型,(ii)优化参数,诸如成本或空间约束的优先次序,(iii)影响将要提供VSD材料的位置的区域输入。所列出的提示不意在穷举,而是也可包含许多其它的提示。在一个实施方案中,所述提示可以是指示使用者输入所期望特性的问答题的形式。作为另一实现方式,所述提示可被提供为图形菜单表示或能使使用者指定设计选择(诸如涉及ESD处理能力)的其它图形特性或选项的形式。
基于使用者所提供的信息,在步骤215做出关于VSD材料是否将出现在目标器件122上的确定。在一种实现方式中,该确定和使用者选择使用VSD材料和/或材料来防御ESD和/或其它瞬态事件一样简单。在另一种实现方式中,例如通过来自设计者的指定了该目标器件122的期望特性以及该目标器件122如何处理ESD的输入(例如容许电压水平)来程序化地推定该确定。
如果VSD材料是不必要的,那么步骤220规定该目标器件122的设计在不使用VSD材料的情况下进行。如果VSD材料被认为是必要的,那么步骤230规定在继续执行该目标器件122的设计时,将VSD材料集成到器件的构造或厚度中。在一个实施方案中,例如,实施本方法的应用程序或程序选择了一个其内集成有作为内层或表面层的VSD材料的衬底。
图2B示出了一些可选地作为步骤230的一部分或后续步骤的附加步骤,在所述步骤230中已确定在衬底的设计或仿真中包含VSD材料。在步骤235中,载流元件或器件的一些或所有布局或布线被自动确定和/或实现。基于VSD材料将要存在于器件122上的所述确定,步骤235可包括自动执行以下一项或多项:(i)在板上将载流迹线、元件和器件布线,(ii)在进行元件布线时,确定目标器件122上所选元件的期望阻抗和/或电容值,(iii)在执行布线时,保持信号完整性和特性。
作为对所述板进行布线的附加或替代方案,可选择目标器件122的部件。在一个实施方案中,步骤235由此可提供完全或部分的自动布线,或者基于,器件将要内在地包括VSD材料层(诸如以目标器件122的衬底厚度中的一层VSD材料的形式)的所述确定,执行该目标器件122的设计。
进一步,作为步骤235的另一替代或附加方案,步骤240使设计者102能够输入关于期望性能参数、材料强度和/或将被用于目标器件上的部件的信息。基于这些信息,步骤240在目标器件122内配置或构造VSD材料元件。在一种实现方式中,VSD材料的材料组成可由目标器件122的材料特性确定。例如,所述板的柔韧性或强度或其部件可确定该VSD材料的组成、厚度和位置。同样地,诸如切换电压(由每指定长度的特性电压所规定)的性能参数会影响所使用VSD材料的种类和/或厚度,或者影响其中VSD材料被用于电镀目标器件122的通孔或其它导电区域的方式。以这种方式,对VSD材料的应用是基于使用者所提供的与在以下方面所期望的特性有关的信息:(i)目标器件122和/或(ii)目标器件如何处理ESD事件。
在设计阶段中的VSD材料配置
作为上文所描述的实施方案的附加或替代方案,这里所描述的一个或多个实施方案被提供用于对衬底的设计或仿真,其包括对VSD材料的指定特性(在设计或仿真过程中)——包括局部特性和衬底级特性——的程序化选择或设计。图3A是简化方块图,其示出了根据本发明的一个或多个实施方案的用以将VSD材料纳入或集成到衬底器件的方式。在一个实施方案中,在衬底的设计或仿真期间用于实施VSD材料的配置部件被提供作为VSD配置模块310。VSD配置模块310可形成程序或程序的一部分。可替代地,VSD配置模块310可由多个程序或程序部分来提供,不论它们是否彼此独立或相互集成。更具体地,VSD配置模块310可相当于或包括根据图1的一个或多个实施方案所述的设计模块的逻辑电路114。如将描述的,VSD配置模块310可与设计库350和/或VSD材料库360结合使用。在一个实现方式中,每个库都以数据存储器的形式给出,所述数据存储器保存数据和相应于分布在多个源处的或保存在一个位置(例如,在一个文件夹中)中的一组指令或数据的数据和信息。
一般而言,本说明书中描述的实施方案认识到VSD材料可以是各种类型的,其中该材料可以有多种组成。该VSD材料的组成影响该VSD材料的电学特性和物理特性。该VSD材料的一些相关的电学特性包括能够使指定类型或组成的VSD材料切换为开状态(即,从电介质切换为导电的)的特性电压水平或能量水平。
所述特性能量水平指示了,为将给定量的具体类型的VSD材料切换为开所需的能量度量。因为VSD材料切换为开的能力通常持续较短的时间段,所以将VSD材料切换到导电状态所需的能量的量可用特性能量水平表示。对于给定类型的VSD材料的特性能量水平,通常相应于可被施加到指定度量的VSD材料从而将该VSD材料切换为导电状态的某种形式的能量(诸如电压)。VSD材料的指定度量可相应于VSD的线性尺寸,该尺寸相当于在VSD材料切换为开时将要被连接的两个导电元件之间的间隙或分隔距离。尽管能量形式可被表示为电流、功率或电场,本说明书中描述的实施方案主要指的是以所施加电压为形式的特性能量水平。然而,明显地,所使用的施加电压可轻易地被替换为其它形式的能量,诸如电流或功率。使用所施加的电压作为限定的特性能量水平和VSD材料在瞬态和工作条件下的性能的能量形式,这只是一种选择,因为根据简单的互相关系也可将电压替换为其它形式的能量。例如应用欧姆定律(鉴于VSD材料的非线性电阻特性,该欧姆定律仅严格应用在有限的电压值的范围内,)能够从特性电压来确定特性电流。
在本说明书给出的说明中,“特性能量水平”通过电压来表征(即,“特性电压水平”)。“特性电压水平”(i)是针对一具体类型的VSD材料而言的,以及(ii)已知在某种程度上可使具体类型的VSD材料的指定度量从电介质切换为导电的。除非另有说明,特性电压水平是被施加在VSD材料的指定长度上的、并且被已知为使具有所述长度的VSD材料量切换为导电状态的电压。如前所述,所用的作为能量形式的电压可被替换为其它形式的能量,诸如电流、功率或电场。
“阈值能量水平”表示用于将VSD材料切换为开状态而施加的能量的量。当所施加的能量被表示为电压时,“阈值电压水平”或“开电压”指的是将特定量的VSD材料切换为导电状态所需的电压水平。在许多情况下,阈值电压水平可被假定为每指定长度的特性电压水平乘以VSD材料所呈现的长度的乘积值。
更具体而言,特性能量水平包括触发和箝位(clamp)部分。触发能量水平是促使材料从电介质切换为导电的初始能量水平。箝位能量水平是需要被保持从而将VSD材料保持在“开状态”的能量水平。当表示为电压时,触发电压和箝位电压都提供了能在给定持续时间内被施加以实现材料的电学特性的切换的能量度量。即使该VSD材料能保持为开的时间长度是短暂的,在一些情况下,在应用从触发电压测得的能量时,可在时间上加以补偿。在至少一些情况下,触发电压可被减小,或者用一超过箝位电压并持续足够长的时间的较低电压来补偿。在多数情况下,需要产生超出箝位电压的电压以将VSD材料切换为开。然而,为将VSD材料切换为开,触发电压并不一定总是要匹配的。同样地,除非另有说明,本说明书中参照VSD材料(每指定长度)的特性电压水平所描述的实施方案,应被假定为指示箝位电压。
另外一个要待考虑的VSD材料的电学特性是漏电流的度量,或者替代地,关状态电阻率。一般而言,漏电流是不期望的,但可以被容许。不同类型的VSD材料具有不同的漏电流率。而且,VSD材料的漏电流特性(或可替代地,关状态电阻)可随其它因素而波动,所述其它因素包括工作电压。因此,对于使用VSD材料的环境,更具体而言,在VSD材料被分析或者被考虑用于设计时,工作电压也是要考虑的因素。
对于任一给定类型的VSD材料,阈值电压(需要用于将材料切换为“开”)和漏电流都受到相关位置处(即,在两个导电通路之间)所存在的材料的有效数量的影响。材料的有效数量可通过面积或体积被线性测量。一般而言,所用的VSD材料的线性长度越大(替代地,称为间隙分隔或间隙值),(i)所需的用于将材料切换为开的阈值电压水平就越大,并且(ii)所存在的漏电流量就越少(或相反地,关状态电阻就越大)。作为参考,VSD材料的特性电压水平和漏电流值可根据指定长度来确定。
在两个导电点之间的相关位置的VSD材料的面积或体积的量也可相关于将在所述两个导电点之间呈现的电学特性。例如,在一些情况下,在提供瞬态连接时VSD材料所占据的体积可能会增加漏电流。
本说明书中所描述的实施方案认识到,在衬底器件或其它电气部件的设计或仿真期间,VSD材料可被选择性地布置以在导电通路和保护性电通路(例如,大地)之间形成瞬态连接。衬底或电器件的设计者可指定用于瞬态连接的设计标准,该设计标准明示或暗示地形成以下一项或多项确定:(i)确定该连接应在哪个电压水平下被切换为开(即,阈值电压水平);(ii)考虑周围部件的容许量水平,确定在连接处多大的漏电流是可接受的;(iii)确定多少空间可获取用于该瞬态连接。
在应用VSD材料,使符合给定设计标准时,可进行以下确定:(i)确定将要使用的VSD材料的类型,因为所述类型会影响期望的电学特性;和/或(ii)确定VSD材料将要占据以形成瞬态连接的间隙分隔距离。一个或多个实施方案也可考虑到,VSD材料将要占据用以提供两个导电元件之间的分隔和瞬态连接的面积和体积(即,厚度和面积)。
在一个实施方案中,VSD配置模块310实施所描述的用于将VSD材料作为瞬态保护连接的一部分集成到衬底上的各种考虑和原理。如所描述的,实施VSD材料的各种考虑和原理可要求确定关于VSD材料将要存在其上的器件或面积的空间约束的参数、围绕或使用该VSD材料的部件和元件的容许量水平、以及待保护的器件或元件的瞬态水平要求(例如,ESD保护的期望水平)。参照图3A的实施方案,所述参数被共同称为设计参数312。VSD配置模块310使用设计参数312来确定VSD材料如何被集成或包含在设计器件上的细节。这些确定例如可相应于:(i)确定由VSD材料所形成的位于有待受保护的元件和保护性电通路之间的间隙或分隔;以及(ii)确定将要使用的VSD材料的类型。在一个实施方案中,附加的确定包括:(iii)确定在将有待受保护的元件与保护性电通路分隔时,VSD材料所要占据的面积;以及(iv)会影响所述面积的形状考虑。更进一步,可做出的其它确定包括,确定在提供分隔时VSD材料所要占据的体积。参照图3A,这些确定可共同被称为VSD实施确定332。如下文所述,VSD实施确定332可基于使用者输入或者特定衬底器件应用的设计规则。
在图3A的一个实施方案中,VSD配置模块310通过使用一个或多个库将那些与纳入VSD材料有关的信息、数据和/或规则或条件囊括。在图3A的一个实施方案中,VSD配置模块310访问并使用设计库350,所述设计库包括一些与VSD材料被实施到器件所采用的方式相关或不相关的设计规则和信息。所述规则和信息例如可包括用于从有限的使用者输入来对各种设计参数312进行确定的信息。例如,设计库350可载有这样的信息:所述信息确认那些被选择用于特定器件的不同部件的漏电流和击穿电压的容许量水平。作为另一实施例,设计库350可载有确认空间约束的信息,以确定,器件上可提供用于VSD材料覆层的特定连接的空间有多大。在一个实施方案中,一些衬底可载有具有特定类型配置的预制的VSD材料层。除了其它种类的信息,该设计库350可载有关于这种VSD材料的位置、类型以及电学特性的信息。
除了设计库350,VSD配置模块310还可访问VSD材料库360。该VSD材料库360可被纳入或集成到例如设计库360中。VSD材料库360可载有与各种VSD材料的相关特性有关的数据,所述特性包括各种VSD材料的电学特性。例如,VSD材料库360可载有与一种VSD材料有关的如下信息:特性电压水平、漏电流(或关状态电阻)的参考度量、以及导致将材料切换为开的给定阈值电压所要求的间隙距离。该阈值电压可用于确认可由施加于所述间隙距离上的特定类型的VSD材料所提供的ESD保护水平。
通过使用设计库350或VSD材料库360,设计参数312可由明确的设计者输入来确认(明示地),或根据其它输入而被程序化地推断或确定。根据一个实施方案,设计参数312可包括空间约束参数322,该参数包括可推断或确认元件间互连或间隔的优选尺寸的数据。作为附加或替代方案,空间约束参数322清楚地限定VSD材料的间隔、和/或保护接地元件和/或其它部件的可用性。如上所述,空间约束参数322可基于设计者明确给出的空间信息,或根据其它信息推断——包括使用设计库350。例如,设计者可指定一种电路板,空间约束参数可通过将所述类型或电路板与设计库350相互参考而被确认。因此,例如,用于特定种类应用的电路板可与默认的尺寸范围相关联,诸如通过一个值(例如“小的”)。
设计参数312中的另一个可相应于容许量参数324。容许量参数324可包括电压和/或电流值,这些电压和/或电流值限定了一些限制,其中包括限定了以下一项或多项:(i)一些或所有器件的工作电压范围,(ii)这种器件的击穿电压,和/或(iii)可容许的漏电流。在一个实施方案中,VSD配置模块310使用设计库350访问与包含在板或器件上的具有各自的容许量参数324的特定部件相关联的信息。以这种方式,在设计或仿真中的器件的容许量参数可通过使用者所提供的输入——包括相应于部件选择的输入——而被确定。用于器件上的部件也可由默认值或与其它部件相关联性或由使用者输入而被确定。例如,设计者(或设计库350)可包括要求容许量值超出特定器件的容许量值的政府法规或行业标准形式的信息。同样地,设计者(或设计库350)可并入涉及安全因素的信息,或包括其它可得以通过其来推断一个或多个容许量水平的条件。容许量参数324也可被分析或经历各种确定。例如,可在衬底器件上将容许量324区域化(例如在衬底的一个区域中的电压容许量可不同于另一区域中的容许量),或者被处理以确定最小值或临界值(例如一个部件将被击穿时的电压值)。
VSD配置模块310可在其确定VSD材料的实施细节时考虑各种其它设计规则或实施特性。例如,设计规则、法规或其它因素可确定ESD参数,该ESD参数可限制器件总体可经受的电压的容许量,或可替代地,限制该器件的具体部件或局部所经受的电压的容许量。
VSD配置模块310使用各种设计参数312,连同VSD材料库360(以及设计库350),来确定包括以下一项或多项的实施细节332:(i)间隙值343,(ii)面积确定344,(iii)形状确定346,和/或(iv)类型确定348。也可以确定其它确定因素,诸如体积确定、位置确定、或成本范围或限制。根据一个或多个实施方案,可基于设计参数312中的任一项或多项做出这些确定中的每一个。例如,空间参数312可确定对间隙值342的约束。
然而,需要进行计算以确保间隙值342不会导致用于将VSD材料切换为开的阈值电压水平过高。该计算可通过如下被确定:确认由类型确定348所确认的特定VSD材料的特性电压水平,并随后确定该特性电压水平(每指定长度)和间隙值(依据于所述指定长度)的乘积值。所确定的用于VSD材料的沉积的、由间隙值所确认的间隙上的阈值电压(如类型确定348所确认的)也必须使该阈值电压水平小于待保护部件的击穿电压。还向该击穿电压应用了一安全因素,以确保在破坏性事件之前将所述阈值电压水平切换为开。
同样地,类型确定348可被用于确认所选VSD材料的漏电阻或关状态电阻值,间隙值342可被用于计算由使用该VSD材料所导致的漏电流(随间隙值342的增大,漏电流减小且关状态电阻增大)。可将所引起的漏电流与可容许的漏电流水平比较,从而确保漏电流小于所允许的容许量水平。在一些情况下(诸如当进行优化时),一些实施细节332可取决于其它实施细节的确定。
间隙值342可相应于VSD材料所提供的分隔距离,所述分隔距离在待要保护的导电元件和保护性电通路之间延伸。该间隙值342通过图5A的一个实施方案被示出。如下文所述,该间隙值342确定触发阈值电压水平,通过该触发阈值电压水平将一给定类型的VSD材料切换为“开”。在这方面,间隙值342和VSD类型确定348可提供主要的实施确定332,用于确认VSD材料被沉积在两个导体之间时的阈值电压水平(即,“开电压”水平)。
面积确定344可相应于提供间隙值342的VSD材料的平面度量。尽管在确定给定类型VSD材料的总体电压水平时,间隙值342是主要因素,但是VSD材料所占据的总面积可增加漏电流并可能影响开电压水平。图6A和图6B的实施方案示出了,在VSD材料的大体形状形成为围绕保护导电通路(或待保护元件)的同心圆时,如何实施面积确定344。如上所述,对于具体间隙值,面积越大,对于给定类型的VSD材料,所呈现的漏电流越多。在不影响间隙值342的情况下,可获得显著不同的面积。然而,同时,面积确定344的值越大,衬底上能使电气元件与保护性电通路互连的容许量也越大。因此,当实际进行制造时,产生面积确定344的其中一个考虑因素是在实际执行制造时,使衬底上元件互连(或可替代地,互连至保护性电通路)的可用的容许量范围。这个考虑因素通过设计库350、使用者输入、或由其它条件的假定而被量化。更进一步,面积确定344受到例如空间约束312所指定的总体尺寸约束。
形状指定346可指定默认形状(例如同心环)(面积确定344根据该形状来提供面积确定344),或可替代地对默认形状进行改变。在一个实施方案中,例如,VSD材料可被假定为绕保护性电通路形成一同心环或椭圆。该形状指定346可修改默认形状的轮廓从而减小总面积,同时维持间隙值342和被围绕的导电元件(例如,接地通孔)的总体直径或尺寸。通过减小面积,该形状指定346可提供诸如减少来自VSD材料覆层的漏电流的这一益处。该形状指定346例如可由使用空间约束参数322来确定,并可受一个或多个指示了期望去或确保要减少漏电流的容许量参数324的启发。
类型确定348指定将要使用的VSD材料的组成。对于具有不同的电特性和机械特性的VSD材料,存在许多不同的组成。具体而言,不同类型的VSD材料之间的特性电压水平和漏电流显著不同。可以就期望的电学特性——其可根据设计参数312被确定——参考VSD材料库360,从而确认一种或多种组成。其它输入或考虑因素——诸如期望的机械特性(例如粘附铜时的强粘附性)或成本——也会影响选择。
图3B示出了本发明的一个实施方案中的由VSD材料库360(图3A)保存的数据结构。表格372或其它数据结构可包括多个条目382。每个条目382可确认VSD材料的具体组成。每个VSD材料的组成可与已知(近似的或测量的)特性相关联,所述特性包括特性电压水平值384和漏电流值386。也可保存其它电学特性。条目282也可包括成本值388,或其它相关于成本值388的值。VSD材料库360可由VSD配置模块310进行存取,从而确认被考虑的各种VSD材料的必要间隙值。基于各种标准,所述选择可包括使用来自VSD材料库360的数据。
图4示出了本发明一个实施方案中的、如何在设计阶段为衬底确定VSD材料实施布局的方法。如此所述的方法可被集成于或纳入一个或多个其它实施方案。例如,参考图2A的实施方案,如图4中所描述的实施方案可被集成于图2B的步骤210和230,在所述步骤210和230中进行的是衬底的设计/仿真。出于示例说明的目的,可进一步参考图3A的实施方案的元件。
在步骤410,接收一个或多个使用者输入参数。取决于实施细节,使用者输入参数可从简单变化到详细或复杂。根据一个或多个实施方案,使用者输入参数可相应于以下一项或多项:(i)选择将VSD材料包括作为衬底上的集成部件,用于防御诸如静电放电等瞬态电学事件的侵害的设计者选择,和/或(ii)选择例如包括预沉积VSD材料层的特定类型的衬底的选择。作为替代或附加方案,设计者输入可相应于以图3A的实施方案的设计参数312为形式的明确输入。
步骤420为具体仿真或设计提供设计规则的确认和实施。所述设计规则可根据例如具体应用、衬底或其它参数来进行选择。设计规则可指定各种条件和标准,包括单独部件或器件总体的保护要求、和/或特定部件的技术要求或将要包含在衬底上的部件类型。例如,设计规则可为具体应用中的电路板(诸如为无线器件)指定:(i)板上的具体部件,(ii)对单独部件、区域或整个板的ESD保护要求,(iii)板上的空间约束或参数,(iv)板的厚度和其它尺寸。在一个实施方案中,设计库350保存有用于各种应用的不同的设计规则组,所述应用可通过执行图4的方法的程序而被设计或仿真。
在步骤430,基于在步骤410或步骤420之一或两者中进行的输入和确认,可程序化地确定一个或多个设计参数。对这种设计参数的确定可由设计者的输入、以及与设计库350和/或VSD材料库360相连的其它逻辑电路来产生,以确定设计参数312中的任一个或多个。因此,例如,设计库350可基于行业或法律标准,以及基于设计者所选择使用的所存在的一个或多个敏感部件,设置对击穿电压的要求。同样地,可通过参考设计者正在制造的器件的类型来推断空间参数322。
在步骤440,确定VSD材料的实施细节。该实施细节可包括如图3A的实施方案所述的实施细节332中的任一个,其中包括(i)间隙值342,(ii)面积确定344,(iii)形状确定346,和/或(iv)类型确定348。在确定实施细节332时,一实施方案提供从间隙值342和所确认的VSD材料特性电压的乘积来计算开电压。附加的或替代的计算包括确定所要使用的一定量的VSD材料的漏电流,以及面积确定344(其可参考空间约束322)。在完成该VSD实施时,不同类型和配置的VSD材料被处理和分析。所选择的VSD材料满足设计参数312和设计规则所指定的许多条件。此外,VSD材料可基于成本和/或优化过程——其例如致力于区分具体的实施细节332的优先次序(例如使VSD材料的总面积最小化)——来选择。
根据一个实施方案,一旦确定了实施细节,设计和/或仿真的剩余部分可通过囊括了或包括了VSD材料的预期性能和特性(如所实施的)的程序来执行。因此,例如,设计者可构造电路板的其余部分。作为替代或附加方案,仿真器可预计ESD事件并确定这种意外事件对器件的运行所造成的影响。
在保护性通路处的VSD材料实施
图5A示出了一个表示了根据本发明的一个实施方案的、在设计或仿真阶段中在衬底500上的给定点处的VSD材料的沉积。间隙值515可限定在待保护(使免受瞬态电学事件的侵害)的导电元件510和保护性电通路520之间的分隔525。导电元件510例如可相应于迹线或电气部件。保护性电通路520可以是接地,或者用于去除工作环境中的瞬态电压的所连接的电通路。VSD材料覆层540可横跨或填充该分隔525。如其它实施方案所说明的,所用的VSD材料(其由类型确定348确认)包括在衬底的正常工作电压的情况下为电介质的特性。因此,导电元件510的正常或典型工作电压不应改变沉积在分隔525处的VSD材料540的电介质特性。从而,设计可假定,在正常工作条件下,被保护的导电元件510与保护性电通路520分隔开。
然而在出现电涌或其它高电压时,该VSD材料540切换为导电状态。在导电状态中,来自所述事件的电荷被传递到保护导电通路520,所述保护导电通路可以是地。在所示的实施中,例如保护导电通路520是延伸到置于衬底器件厚度内的集成接地平面的通孔。作为VSD材料的固有特性,从电介质到导电的转变几乎瞬间发生,使得即使在ESD事件的短时间量级内,VSD材料540也能在连接至导电元件510的电气部件被ESD事件损坏前变成导电的。因此,VSD材料540能通过将导电元件510连接到保护性电通路520,保护衬底免受ESD事件的侵害。但这种连接仅在足够大的瞬态电学事件发生时才产生。因此,横跨间隙形成的连接称为瞬态电通路508。
具体而言,瞬态电学事件必须具有超出VSD材料540的阈值(或“开”)电压的大小。阈值电压指的是适于将给定VSD材料覆层从电介质切换为导电的最小电压。如果电压位于应发生切换的阈值的低端,那么取决于该事件的组成和持续时间(即功率)以及潜在的其它因素,所述切换可能不是必然会发生的。因此,一个实施方案可包括一个安全因素,将该材料的“开电压”布置为远低于要保护元件的击穿或容许量电压。
对给定覆层所需的阈值电压的确定或估计,可部分通过每指定长度的特性电压或给定的材料量来确定。对间隙值515来说,阈值电压相应于间隙值515和正在使用的VSD材料的已知或估计的特性电压的乘积。具体而言,可为给定的指定长度提供特性电压,间隙值515可就相同的指定长度来限定(例如,密耳(mil))。当电压容许量被考虑或被包括作为间隙值151的其中一个设计参数312(图3A)时,间隙值和特性电压的乘积应小于设计参数312的电压容许量(没有考虑安全因素)。表达该关系的简单等式为:
间隙值=(电压容许量*安全因素)/(特性电压) (1)
安全因素假定为小于1.0。
该关系确保了当电学事件在施加潜在地破坏性的电压水平时,出现瞬态导电通路508。这例如确保了导电元件510会接地,但仅在出现原本将是有害的电压水平时。
各种类型的VSD材料可通过其组成、以及其电学特性和/或机械特性被区分。如之前提到的,电学特性包括使该材料导电的触发电压或箝位电压。机械特性包括基于材料的组成的材料物理特性。一个或多个实施方案给出了从所选的或预选类型的VSD材料518程序化地确定间隙值515。例如,根据一个实施方式,设计者可考虑材料的特性(例如,与铜的强粘附性、非脆性)或美观性,优先选择特定类型的VSD材料。可考虑所选VSD材料的特性电压水平、以及用于保护所述器件的必要部件或元件的必要阈值或“开电压”,来计算间隙值515。
根据另一实施方式,可配置一程序用于选择能提供期望电学特性的成本最低的VSD材料。期望的电学特性可通过例如设计者的输入和/或设计者库350(图3A)来确定。期望的电学特性例如包括,用于限定ESD保护水平的阈值或“开电压”,以及诸如漏电流的其它因素。也可考虑空间约束。例如,间隔要求可指示相对拥挤的环境,从而把优先性或需要机会给予能在小间隙值内提供期望电学特性的VSD材料。从期望的电学特性,可通过类型确定348(图3A)选择并确认期望类型的VSD材料。当多种类型的VSD材料都满足要求时,一个或多个实施方案给出了使用其它标准——诸如成本——来进行选择。
可使用各种其它参数或输入,以使能够实现特定VSD材料518的确认。每种VSD材料可具有不同的已知或估计的每指定长度的特性电压。因此,一些类型的VSD材料可要求较小或较大的间隙值515,以针对电学事件提供期望的结果或阈值触发电压值。
尽管如上所述的实施方案提供了从VSD材料的电学特性来确定间隙值515,但其它实施方案给出了间隙值515是用于选择VSD材料的标准。例如,设计参数312(图3A)中的一个参数可提供间隙值515的一个指定范围,以此指定范围作为一个要求。根据本发明的一个实施方案配置的程序或模块,可随后部分地基于确认哪种VSD材料具有能提供所述的期望范围内的间隙值的每线性长度特性电压,来指定VSD材料540的类型518。因此,间隙值515或类型值518中的任一个都被认为是关键的,或者一个优先于另一个,无论是作为条件或参数存在的全局指示还是条件。
图5B示出了本发明的一个实施方案中的其中保护性电通路包含一反焊盘的变体。根据一个实施方案,反焊盘582可被纳入到衬底500上作为保护性电通路的一部分。在所示的一个实施方案中,保护性电通路还包括向内延伸入衬底500的通孔580。并非要求VSD材料590形成与通孔580直接连接以建立瞬态电连接,一个或多个实施方案能使反焊盘582形成通孔580上的延展层或部件。因为反焊盘582在尺寸上比通孔580大,使用反焊盘降低了所述的VSD形成物590所占据的分隔所要求的制造公差。
可通过间隙值575限定待保护的导电元件和反焊盘582之间的分隔585。间隙值575能通过诸如图5A的实施方案所述的方式被确定。如下文所描述的,使用反焊盘582也可在保持指定间隙值的同时方便VSD材料成形和/或方便确定其总面积。
图6A和图6B是衬底的顶视图,其示出了根据本发明的一个实施方案的对VSD材料所实施的面积考虑。在一个实施方案中,由反焊盘622提供保护性的瞬态通路,所述反焊盘相应于被覆盖在一个沿Z方向(向纸内)延伸的通孔620上的盘或其它导电层。反焊盘622在形状上可以是圆形或圆环形以的,在通孔624上提供唇缘或区域形成物。使用反焊盘622的一个目的是,其增加了制造或形成公差。在没有反焊盘622时,需要精确的制造技术使导电元件或迹线元件延伸至通孔620。这种精确度不总是可能的或甚至不总是可期望的(诸如当其并非低本高效时)。
如同其它实施方案,因保护而需要的导电通路610可通过部分由间隙分隔625限定的区域与反焊盘622分隔。间隙值(诸如图5A的实施方案所确定的)表征间隙分隔625,并可通过本说明书其它实施方案所述的方式被确定。除了间隙值615的参数,另一个关于实施细节的空间特性是VSD材料所占据的面积。具体而言,一个或多个实施方案确定了用于将反焊盘622与导电盘610分隔的VSD材料640的总面积615。VSD材料640的总面积615例如可取决于反焊盘622的尺寸,以及分隔625的间隙值。
具体而言,实施方案考虑了反焊盘622的尺寸可增大或减小,同时不影响表征分隔625尺寸的间隙值。图6B示出图6A的实施方案的一个变体,该变体具有的改变为VSD材料640形成物的尺寸增大。这一增大被示出为与图6A的形成物的高度H1相比、图6B的形成物中VSD材料的高度H2较大。即使具有附加的尺寸,但表征分隔625的间隙值不变。
因此,如图6A和图6B的实施方案所示,VSD材料的面积也可被看作实施细节332(见图3A)中的一个。具体而言,选择面积(如面积确定344所提供的)会引起以下结果,包括(i)漏电流的潜在增加,以及(ii)使元件与VSD材料和/或反焊盘622(或保护性通路的其它元件)对齐和互连的容许公差减少。其它考虑因素包括附加的VSD材料的成本、VSD材料所占据的空间、以及潜在的次级电作用——诸如电场。
图7示出了根据本发明的一个实施方案的、在设计或仿真阶段中使用形状作为VSD材料被集成在衬底或其它器件上时的另一空间实施细节。在衬底700上,一个或多个实施方案规定形状指定735限定VSD材料740的大体形状,尤其是其相对于反焊盘722的同心分隔和导电元件710的形状。在导电元件710和反焊盘722(或保护性电通路的其它元件)之间提供的VSD形成物的最终形状,可通过设计反焊盘722和VSD材料740其中之一或两者的形状而形成。
在一个实施方案中,默认形状可被假定为环状圈或椭圆,诸如图6A或图6B的实施方案所示和所描述的。形状指定735参数可限定或指定VSD材料形成物或其一部分的形状,修改总的形状以改变面积的大小。除了其它益处,有效面积保持在分隔725点处,所述分隔725由间隙值确定。有效面积738相当于围绕反焊盘722的最接近于导电元件710的面积(即,设有分隔或间隙距离的区域)。然而,总面积会被减小,从而潜在地减少漏电流。此外,VSD形成物740可被成形为在标记点(spot point)而非在整个周长上都是精确的。为此,形状指定735可指定接触点或接触区域,其中通过间隙值考虑有效面积以及确定分隔725。在这些指定点或指定区域,一个或多个实施方案规定了一些考虑因素,其中包括保持导电材料710形状的总体曲率半径基本与VSD材料740的外围匹配。
图8示出了本发明的一个实施方案,在该实施方案中,实施细节包括确定下述位置中的一些或所有位置:VSD形成物将要提供连接至保护性电通路的瞬态连接的位置。在衬底800上,一个实施方案提供了对将要使用VSD材料形成物的位置812的程序化确定(“位置确定812”)。在一个实施方案中,衬底包括一内部的VSD材料层,所述VSD材料层横跨整个衬底或至少横跨以下部分:即在电气元件需要得到保护以免受ESD影响的那些部分。可通过在选择位置曝光位于底下的VSD材料、或通过将反焊盘、通孔或其它连接元件延伸至VSD材料,来提供那些用于VSD形成物的位置。
对于每个位置确定812,可确定诸如图5A-图7的实施方案所描述的考虑因素。例如,可确定间隙值形式的实施细节,所述间隙值限定了在瞬态条件下将被VSD材料连接的两个元件的分隔。此外,可对于整个衬底确定VSD材料的类型,或可替代地,可在不同位置使用不同的VSD材料。也可在局部或大部分衬底的基础上进行面积和形状确定。
多层器件
图9示出了本发明的一个或多个实施方案中的用于将VSD材料施加至多层器件中的设计或仿真。根据一个实施方案,衬底器件900可包括多个层902、904、906,每个层承载有各种电气元件和部件。一个或多个通孔可用于将这些层电连接。
根据本说明书中所述的实施方案,通过图5A到图8所描述的VSD材料的任一种实施都可被实施于多层器件的单个层上。作为附加或替代方案,一个或多个实施方案提供了包括多个VSD材料层920、922的器件900。在一种实施方式中,VSD材料层920、922将一个或多个其上设有导电元件的层分隔。如图5A的实施方案所述,在集成或并入VSD材料的保护时所要考虑的其中一个因素是,对以下的各个点确定间隙值,所述点为将要被设置为与保护性电通路有瞬态电连接的点。在诸如所述多层器件上,间隙值可以通过出现瞬态电学状况时,到保护性电通路的最短距离来提供。
单独层902、904、906可包括在瞬态电学状况下受保护的元件(以迹线或部件的形式)。通孔930可互连所述层并提供地面或其它保护性电通路。根据一个实施方案,可确定多个间隙值以限定在该所述实施方案下,不同导电元件和保护性电通路的分隔。第一间隙值915可限定第一导电元件910(在层902上)和通孔930之间的分隔。如图5A和图5B的实施方案所述,分隔925可相当于将第一导电元件与通孔930分隔的VSD材料的线性尺寸。
第二间隙值917可限定第二导电元件912(在层904上)和保护性电通路之间的分隔,所述保护导电通路包括第一电气元件910。第一分隔和第二分隔的实际度量可以是不同的,并受到第一间隙值915和第二间隙值917的影响。在图9所示的一种实施方式中,第一VSD材料层占据第二导电元件912与保护性电通路的第一位置之间的分隔,所述保护性电通路的第一位置相应于通孔930。第二VSD材料层占据第二导电元件912与保护性电通路的第二位置之间的分隔,所述保护性电通路的第二位置相应于第一电气元件。对于第二导电元件,用于连接到保护性电通路的VSD材料的相关形成物是提供最短分隔的形成物。在所提供的实施例中,第二间隙值917确定可由此被提供用于获取第一导电元件和第二导电元件之间的分隔。可类似地计算由VSD材料形成的其它瞬态电连接所对应的间隙值。
显示装置底板和装置
本说明书中描述的实施方案可实施于各种应用中,诸如印刷电路板。此外,如图10的实施方案所述,一个或多个实施方案可被应用在用于显示装置1000的底板上。一般而言,显示装置1000包括设在该装置外部的透明导体1010。透明导体1010可通过相应的VSD材料形成物1022、1024与接地盘1012、1014(或连接到保护性电通路的其它点)分隔开。如其它实施方案所说明的,VSD形成物1022、1024的线性尺寸可限定通过其而使该形成物变为导电的阈值或“开电压”。当切换为导电状态时,VSD材料形成物1022、1024提供导体1010的接地。为了防止透明导体1010的遮盖,VSD材料形成物可被布置在该装置的外围上。VSD材料的线性尺寸,以及诸如类型等的其它确定可根据上述其它实施方案被确定。
优化
一般而言,选择VSD材料并设计将其集成到器件中的过程是一种多变量考虑过程,其中选择一个期望结果可能会对另一结果有不利影响。为此原因,一个实施方案提供了一个设计者可据以指定一个期望的特性、变量或结果(相比于另外的特性、变量或结果而言是期望的)的优先次序或选择方案。更详细而言,在确定实施确定332(见图3A)的过程中,一个或多个实施方案提供了通过使用一个或多个优化过程来做出确定。根据一个实施方案,优化过程可影响哪些材料会被选择,以及所选材料的空间特性。
图11示出了本发明一个实施方案中的与如图3A所示及针对图3A的实施方案所描述的系统连接的优化模块1100的使用。优化模块1100可执行一个或多个过程以选择或影响一个或多个实施确定332(见图3A)的选择。在一个实施方案中,优化模块1100在设计或仿真模式期间执行一个过程以选择用于衬底上的VSD材料。可基于一个或多个优化标准做出选择。优化标准的实施例包括(i)成本参数1112,(ii)数量参数1114,和/或(iii)性能参数1116。优化模块1100可与VSD配置模块310交互或通信,从而影响对其中一个实施确定的选择或使用。
成本参数1112可反映了一个可籍以使VSD材料集成到衬底器件时的成本最小化的过程。影响总成本的因素包括具体的VSD组成的成本,以及根据所述组成所需的VSD材料的量。一些VSD组成例如要求较少的材料——例如通过使用小的间隙距离和面积来获得期望的性能特性。此外,一些VSD材料相较于其它VSD材料更易于集成在器件中。例如,一些衬底可包含预制的VSD材料作为在衬底表面内或附近的层,在预制造后附加其它层比使用所述预制VSD材料更加昂贵。因此,不止一个因素会影响成本参数1112。成本参数1112可被提供为复合值,或者具有影响使用特定类型VSD材料的成本的多个变量的多维参数。
在一个实施方案中,成本参数1112可被用于选择VSD材料(并由此影响VSD指示348)。作为一种替代或附加方案,成本参数1112可影响位置确定812(见图8)、面积确定344、和/或形状指定346。例如,可选择面积和形状指定以降低成本,即使以损害性能为代价。成本参数1112可认为是复合值,或结合多个独立变量,所述多个独立变量结合在一起以使能够确定或估计将特定类型的VSD材料集成到特定衬底器件的总成本。
数量参数1114可相应于一减少板上所用VSD材料量的优先次序量。例如,在要沉积VSD材料的环境是拥挤的时候,此时可能期望用较少量的VSD材料。在拥挤的环境下,用于VSD材料的很小的分隔间隙其实也是很昂贵的。为了基于数量参数1114执行优化,一个实施方案例如规定优化模块1100使用VSD配置模块310(图3A)的输出,以确定哪些VSD材料类型需要较少的面积来满足各种标准和设计参数312。最少的面积例如可相应于具有最低特性电压的VSD材料,因为这样的材料需要最小的间隙分隔和面积尺寸。
但是如图13-图15提供的实施例所述,诸如漏电流等的VSD材料的其它特性可部分影响VSD材料类型的选择。具体而言,对于给定类型的VSD材料,漏电流可随间隙距离的大小的变化而变化(当间隙尺寸较小时,漏电流较大)和/或随衬底器件的工作电压的出现以及大小而变化。为此,简单地确认具有最小的间隙分隔尺寸要求的材料不会实现优化或甚至不会产生可用结果。因此,优化模块1100可操作使用容许量水平和必要的间隙分隔尺寸——其可能相互制衡——来实施优化过程。优化模块1100可在选择条件下区分这些因素的优先次序。例如,优化模块1100可在不使任何部件接收到大于容许量的漏电流的情况下,寻找最小的分隔距离尺寸。
更进一步,优化模块1100可优化以增强具体性能特性1116。例如,对于敏感的设备,可选择可被配置为提供最小的阈值电压量的VSD材料。该材料例如能以小的间隙分隔提供期望的特性,同时具有在器件容许量范围内的漏电流。因此,即使在考虑到性能时,优化模块1100可需要各种VSD实施的输出来选择特定类型的VSD材料或影响对特定类型的VSD材料的选择。性能特性的实例包括(i)负电容存在,(ii)阻抗,以及(iii)热损失。任何优化过程可针对这些特性中的其中一个进行优化。
系统说明
图12示出了供一个或多个实施方案使用的系统。系统1200包括处理资源1210、存储器资源1220、设计者界面1230、以及显示装置1240。处理资源1200可执行诸如图1或图3A所示及所描述的模块和功能,例如包括逻辑电路114(图1)。存储器资源1220可存储相应于所执行的模块和功能的指令、以及在设计库350(图3A)和VSD材料库360(图3A)中所提供的信息和数据。设计界面例如可相当于键盘或鼠标或指针装置,但是也可考虑各种使使用者能够提供输入并接收输出的工具。显示装置1240可被提供为界面1230的一部分,例如可显示设计者所响应的提示。
可选地,系统1200可联接到制造界面1250。处理资源1210可就用于具体设计的实施配置332(图3A)与制造界面1250进行通信,该制造界面随后可发送指令至制造/制作处(原位外)或工具(原位处)。该制造界面1250可为制造处生成衬底设计数据1252。制造界面1250可被配置为格式化衬底设计数据1252,和/或传送所述数据直接用于制造流程。
实施实例
以下部分给出了包含有本说明书所述的一个或多个实施方案的实施实例。
例子:使用根据本说明书中所述的实施方案配置的软件(诸如EDA应用程序)设计印刷电路板(PCB)。该印刷电路板的设计可要求集成VSD材料,以提供防御潜在地不利的瞬态电学事件,如ESD。PCB设计可要求使用三个芯片,每个芯片对ESD、漏电流或其它电学特性具有不同的容许量设置。表1示出了针对各个芯片推荐的或制造规定的容许量。所确认的容许量是针对ESD和关状态电阻的。如在别处提到的,关状态电阻也可推断漏电流的容许量。在一个实施方案中,表1提供的信息可被列在设计库350(见图3)中。作为一开始的步骤,一个用于配置PCB的设计使包括VSD材料的模块可访问相应于表1的数据。
表1:印刷电路板ESD
一个实施方案提供了对候选的VSD材料类型的程序化确认。作为候选物,VSD材料不必被完全处理以确定是否满足集成该VSD材料的所有容许量和标准。在分析作为候选物的VSD材料时,可参考所给出的线性尺寸确认电学特性,所述线性尺寸在所给出的实施例中为1密耳(mil)的间隙。为了分析VSD材料变为开时的电压水平,所述特性电压水平被标准化为,被施加于1密耳的间隙上时使该VSD材料切换为开所需的电压。接下来,从特性电压水平(每密耳)与间隙大小(同样以密耳度量)的乘积来计算阈值电压水平(将一定量的VSD材料切换为开所需的总电压)。
图13是一图表,该图表表示了阈值电压水平(Y轴)和间隙值(X轴)之间的关系。对于给定类型的VSD材料,间隙分隔的尺寸越大,阈值电压水平越大。在所给的实施例中,可通过等式表示(例如,线性地)该关系,虽然其它曲线拟合技术(例如,抛物线)也可用于拟合试验结果。信息和/或数据例如可被保存在相应于VSD材料库360(见图3)的数据存储器中。VSD库360可保存数值,或可替代地使用能使配置模块310对给定的间隙分隔假定阈值电压水平的值的预定等式(例如,线性关系)。
对于漏电流/关状态电阻的分析,以下关系通常可适用于VSD材料:(i)较大的间隙尺寸具有较大的关状态电阻和较小的漏电流;以及(ii)较高的工作电压具有较低的关状态电阻和较大的漏电流。图14是一图表,该图表示出了第一类型的VSD材料的关状态电阻,如可通过实验从尺寸逐渐增加的间隙分隔上确定的。该图表将关状态电阻值(Y轴)与间隙分隔尺寸(X轴)进行比较,其中随着间隙值的增加,关状态电阻增大。
图15是一图表,该图表示出了对于不同的间隙尺寸,受大小变化的工作电压影响的第一类型VSD材料的关状态电阻,如可通过试验确定的。更具体而言,该关系表明了关状态电阻(Y轴)随着所施加的电压的增大而减小。
使用试验结果,图14和图15的关系都可被线性表示。符合该关系的信息可被保存在例如相应于VSD库360(图3)的数据存储器中。VSD库360可保存数值,或可替代地使用一个能使配置模块310针对给定类型的VSD材料、间隙分隔的大小和/或工作电压来假定漏电流和关状态电阻的值的预定等式(例如,线性关系)。
牢记这些关系,一个实施方案规定,可通过首先确定间隙分隔的尺寸——为提供针对ESD事件的保护所需的每一芯片和其接地之间的间隙分隔的尺寸——分析第一类型的VSD材料作为用于集成到衬底器件中的候选物。必要的电压保护要求VSD材料的阈值电压水平在低于击穿电压的电压处变为开,如据安全因素所修正的。在一个实施方案中,一旦确定了间隙分隔的尺寸,那么该间隙分隔的尺寸就可被用于确定关状态电阻和/或漏电流。
根据所给出的实施例,类型I的VSD材料可具有113伏特/密耳的特性电压水平。关状态电阻也可以如下等式来表示:
(关状态)电阻(Gohm)=490.91(间隙/密耳)-1132.3
(2)
在所给出的实施例中,等式(2)适用于工作电压在12伏特范围内的部件。如图15所示,针对任意具体部件,如果工作电压不同,那么该等式也不同。
表2示出了将VSD材料集成在PCB上的结果,其中已知或假定了箝位电压的电学特性及其关状态电阻。如所述的,一个实施方案提供了确定间隙分隔的尺寸,使满足ESD要求,并随后参考间隙分隔的尺寸以确定关状态电阻和/或漏电流。表2总结了这些结果:
表2
所计算的用于保护芯片的间隙(密耳) | 计算的位于工作电压时关状态电阻(G-ohm) | 通过/失效设计参数 |
芯片1 | 1.42 | -437.55 | 失效 |
芯片2 | 3.54 | 604.57 | 通过 |
芯片3 | 7.09 | 2341.43 | 通过 |
表2示出,为了获得对PCB上芯片1的期望的ESD保护,通过在(i)芯片1和接地或其它保护元件之间引入VSD材料所形成的间隙分隔需要1.42密耳:(ii)在芯片2和接地之间引VSD材料所形成的间隙分隔为约3.54密耳;以及(iii)在芯片3和接地之间包含的VSD材料所形成的间隙分隔为7.09密耳。然而,根据等式2,VSD材料类型I不能满足通过芯片1的关状态要求。
在一个实施方案中,当一个部件失效时,配置模块310(见图3)或其它程序化部件就选择另一候选VSD材料(或可替代地选择某些其它设计参数)。另一候选VSD材料的选择可针对特定芯片或部件,或者针对整个衬底器件。例如,一个实施方案规定,配置模块310设法在整个衬底上使用相同类型的VSD材料。然而,该给出的实施例只针对失效的芯片1确定VSD材料类型II。VSD材料类型II可具有50伏特/密耳的特性电压,同时为简单起见,假定关状态电阻由等式2表示。
表3提供了一些使用VSD材料类型II来为芯片提供连接到地的瞬态连接的结果。
表3
所计算的用于保护芯片的间隙(密耳) | 所计算的工作电压下的关状态电阻(G-ohm) | 通过/失效设计参数 | |
芯片1 | 3.2 | 436.02 | 通过 |
芯片2 | 8.00 | 2788.50 | 通过 |
芯片3 | 16.00 | 6709.30 | 通过 |
替代方案
尽管本说明书中描述的实施方案在设计或仿真介质中提供确定VSD材料或其特性,以便处理ESD或过电压情况,但是其它实施方案也可规定逻辑电路或软件程序做出关于是否要使用VSD材料的确定。例如,使用者可指定不期望使用ESD保护的条件和参数,在这种情况下逻辑电路可做出在器件设计中不包含VSD材料的确定。
总结
虽然已参考附图在此详细描述了本发明的说明性实施方案,应理解,本发明并不限于这些明确的实施方案。同样地,许多修改和变化对于本领域技术人员将是明显的。因此,期望本发明的范围由以下权利要求或其等同物来限定。此外,应注意,独立描述或作为一实施方案的一部分被描述的具体特性可与其它单独描述的特性或其它实施方案的部分相结合,即使其它特性或实施方案并未提到该具体特性。因此,未描述的结合并不排除发明人对于这种结合的权利要求所享有的权利。
Claims (46)
1.一种用于在设计或仿真阶段中设计器件的计算机实施方法,该方法包括:
确认一个或多个用于处理器件上的瞬态电学事件的标准,其中确认所述一个或多个标准至少部分基于设计者所提供的输入;以及
根据所述一个或多个标准,确定一个或多个用于将电压可切换电介质(VSD)材料集成作为器件内或器件的至少一部分上的一个层的特性,所述VSD材料层被布置用于保护所述器件的一个或多个电气部件免受瞬态电学状况的侵害。
2.权利要求1所述的方法,其中确定一个或多个用于集成VSD材料的特性包括,基于所述标准中的至少一个选择一种或多种类型的VSD材料。
3.权利要求2所述的方法,其中确认所述一个或多个标准包括,确认促使VSD材料从电介质状态切换为导电状态,以便保护所述一个或多个部件免受瞬态电学事件的侵害的阈值能量度量,并且其中选择一种或多种类型的VSD材料包括,确认一种具有已知特性能量度量的VSD材料用于使指定量的该种VSD材料电介质状态切换为导电的。
4.权利要求3所述的方法,其中确定所述一个或多个特性包括,确定将使所述一个或多个部件与保护性电通路分隔的所述层的线性尺寸,其中确定所述一个或多个特性基于:在确定用于使VSD材料切换为导电状态的阈值能量度量时,将已知的特性能量度量应用于所述线性尺寸,使所述阈值能量度量小于所述一个或多个部件的容许量水平。
5.权利要求3所述的方法,其中确定一个或多个用于集成VSD材料的特性包括,在所述器件的至少一层上确定以下多个位置:在所述多个位置处,所述VSD材料层将保护一个或多个部件免受瞬态电学事件的侵害。
6.权利要求1所述的方法,
其中确认所述一个或多个标准包括,确认作为所述标准之一的阈值能量度量,在该阈值能量度量在因瞬态电学事件而被超过时,促使VSD材料从电介质状态切换为导电状态,从而保护所述一个或多个部件免受瞬态电学事件的侵害;以及
其中确定所述一个或多个特性包括,选择将要限定要受保护的部件和器件的保护性电通路之间的间隙分隔的所述VSD材料的线性尺寸,
其中使VSD材料从电介质状态切换为导电状态的所述阈值能量度量取决于该VSD材料的线性尺寸,以及
其中选择线性尺寸至少部分地基于使阈值能量度量小于可由所述一个或多个部件处理的可容许能量度量。
7.权利要求6所述的方法,其中选择线性尺寸包括,对一指定的VSD材料度量确认特性电压水平,以及其中选择线性尺寸包括使用该特性电压水平来确定如下的线性尺寸,所述线性尺寸提供一小于所述一个或多个部件或者所述器件的容许电压水平的用于将VSD材料切换为导电状态的阈值电压水平。
8.权利要求1所述的方法,其中确认一个或多个标准包括,确认器件上待保护的一个或多个部件的一个或多个电压或电流容许量。
9.权利要求8所述的方法,其中所述一个或多个容许量包括击穿电压,该击穿电压相应于可使所述器件的一个或多个部件或者其它元件发生故障的电压水平。
10.权利要求8所述的方法,其中确认一个或多个标准包括,确认所述一个或多个部件对于漏电流的容许量。
11.权利要求5所述的方法,其中确认一个或多个标准包括,确认所述一个或多个部件对于漏电流的容许量,其中漏电流取决于线性尺寸,其中选择一线性尺寸至少部分地基于确定该线性尺寸的VSD材料的漏电流。
12.权利要求11所述的方法,其中确定所述一个或多个特性包括,至少部分地基于由所述的用于提供间隙分隔的线性尺寸上的阈值能量度量的VSD材料所产生的漏电流来确认VSD材料的类型。
13.权利要求12所述的方法,其中确定所述一个或多个特性包括,确认以下至少一项:(i)基于间隙分隔的线性尺寸的VSD材料所提供的阈值能量度量,或(ii)提供阈值能量水平所需的间隙分隔的线性尺寸。
14.权利要求1所述的方法,其中确认一个或多个标准包括,确认所述的将要提供VSD材料层的所述器件的所述至少一部分位置处的空间约束。
15.权利要求14所述的方法,其中确定所述一个或多个特性包括,部分地基于所确认的空间约束来选择VSD材料的类型。
16.权利要求15所述的方法,其中选择VSD材料的类型至少部分地基于以下步骤:
确认促使所选类型的VSD材料从电介质状态切换为导电状态,从而保护所述一个或多个部件免受瞬态电学事件侵害的阈值能量度量,其中所选类型的VSD材料具有使指定量的该类型VSD材料从电介质状态切换为导电的已知特性能量度量,以及
确定将使所述一个或多个部件与保护性电通路分隔的所述层的线性尺寸——通过在确定用于使VSD材料切换为导电状态的阈值能量度量时,将已知的特性能量度量应用于所述线性尺寸,使所述阈值能量度量小于所述一个或多个部件的容许量水平,
其中所述线性尺寸满足所述空间约束。
17.权利要求14所述的方法,其中确定所述一个或多个特性包括,在使待保护的所述一个或多个部件中的其中一个与保护性电通路分隔时,确定要被所述VSD材料占据的面积,其中所述面积满足所述空间约束。
18.权利要求17所述的方法,其中确定所述一个或多个特性包括,确定使所述一个或多个部件中的其中一个与保护性电通路分隔的VSD材料的线性尺寸。
19.权利要求1所述的方法,其中确定所述一个或多个用于集成VSD材料的特性包括,根据所述一个或多个标准,确定在集成电路器件上的一个或多个位置处的VSD材料层的厚度。
20.权利要求17所述的方法,其中确定所述面积包括确定所述面积的形状。
21.权利要求20所述的方法,其中确定所述形状包括确定具有多个曲率半径的VSD材料的形状。
22.用于制造衬底器件的系统,该系统包括:
界面,所述界面被配置为接收来自衬底器件设计者的一个或多个标准;
存储器资源,其存储衬底或各种类型电压可切换电介质(VSD)材料中的至少一个的信息;
处理资源,其联接至界面和存储器资源,所述处理资源被配置为使用所述输入和存储在存储器中的信息,以便:
确认一个或多个用于处理衬底器件上的瞬态电学事件的标准;以及
根据所述一个或多个标准,确定一个或多个用于将VSD材料集成作为所述衬底器件的至少一部分内或其至少一部分之上的一个层,所述VSD材料层被布置用以保护衬底的一个或多个部件免受瞬态电学状况的侵害。
23.权利要求22所述的系统,还包括与制造工作流程进行通信的制造界面,其中所述处理资源被配置为生成衬底设计数据,所述衬底设计数据至少部分地基于所确定的一个或多个用于集成VSD材料标准,所述衬底设计数据限定待制造的衬底的设计,其中处理资源被配置为将所述衬底设计数据传送到制造工作流程。
24.权利要求22所述的系统,其中所述存储器资源存储多个条目,每个条目与具有一个或多个已知特性的VSD材料类型有关,其包括以下至少一项:(i)用于使指定度量的该类型VSD材料切换为导电状态的特性电压水平;或(ii)由给定度量的该类型VSD材料所产生的漏电流。
25.用于在设计或仿真阶段中设计衬底器件的计算机实施方法,该方法包括:
响应于与设计者的交互,在衬底器件上选择多个将在瞬态电学事件发生时提供保护性电通路的位置;在所述多个位置中的每一个位置处,确定在该所选位置处的电压可切换电介质(VSD)材料层的尺寸,其中VSD材料层的尺寸至少部分地基于使所述VSD材料层从电介质状态切换为导电状态所需的阈值能量度量来选择的,其中当所述VSD材料处于导电状态时,该VSD材料将一个或多个部件互连至保护性电通路。
26.权利要求25所述的方法,其中在所述多个位置中的一个或多个位置处,VSD材料层的尺寸相应于使该所述位置处的一个或多个部件与保护性电通路分隔的间隙距离,其中所述阈值能量度量至少部分地取决于间隙距离。
27.权利要求25所述的方法,其中所述能量度量相应于已知的位于一个位于所述多个位置中的一个或多个位置处的一个或多个部件的容许量范围内的阈值电压水平。
28.用于确定将可在衬底器件上连接的一个或多个电气部件的间隔的计算机实施方法,该方法包括:
确认要通过保护性电通路防御瞬态电学事件的侵害的电气部件的一个或多个电容许量;
确认将要在电气部件和保护性电通路之间提供间隙分隔的一电压可切换电介质(VSD)材料层;以及
其中通过施加一超出阈值水平的能量度量,所述VSD材料能从电介质状态切换为导电状态,其中所述阈值水平至少部分地取决于该VSD材料的尺寸;以及
确定间隙分隔的尺寸,使得导致VSD材料切换的能量度量的阈值水平小于所述电气部件的一个或多个容许量。
29.权利要求28所述的方法,其中确认一个或多个电容许量包括确认所述电气部件的击穿电压,以及其中通过施加超出阈值电压水平的电压,所述VSD材料能从电介质状态切换为导电状态,其中所述阈值电压水平取决于间隙分隔的尺寸。
30.权利要求28所述的方法,其中确认一个或多个电容许量包括,确认所述电气部件的漏电流容许量,其中所述VSD材料已知产生某一量的漏电流,以及其中确认VSD材料层包括配置VSD材料层以产生小于该电气部件的漏电流容许量的漏电流。
31.权利要求30所述的方法,其中所述VSD材料的漏电流至少部分地取决于间隙分隔的尺寸,其中配置VSD材料层包括,指定间隙分隔的尺寸使得VSD材料所产生的漏电流小于该电气部件的漏电流容许量。
32.权利要求30所述的方法,其中配置所述VSD材料层包括,选择已知在间隙分隔上产生小于该电气部件的漏电流容许量的某一漏电流量的VSD材料的组成。
33.权利要求28所述的方法,还包括在提供间隙分隔时确定VSD材料层所占据的面积的尺寸,其中对所述面积的尺寸的确定鉴于或基于所述一个或多个容许量。
34.权利要求33所述的方法,其中确定所述面积的尺寸鉴于以下一项或多项:(i)为衬底确认的空间约束,或(ii)所述一个或多个部件的漏电流容许量。
35.用于实现衬底器件至少一部分的设计或仿真的系统,该系统包括:
数据存储器,其保存表示了与第一类型电压可切换电介质(VSD)材料的第一条目有关的数据,所述第一类型电压可切换介质具有一个或多个特性,所述第一VSD材料的所述一个或多个特性包括表征每指定长度的特性电压的值,所述每指定长度的特性电压相应于一已知的或指定的、在其被施加于所述第一VSD材料的指定长度上时使第一VSD材料从电介质状态切换为导电状态的电压值;
配置模块,其根据与系统设计者的一次或多次交互,确定:(i)基于所述衬底或所述衬底一部分的一个或多个空间约束的一个或多个尺寸参数;以及(ii)在所述衬底期间的一部分中将受保护的一个或多个电气部件容许的电压水平;以及
其中所述配置模块确定如下间隙分隔,所述间隙分隔(i)将由第一VSD材料层提供在衬底的至少一部分上,以及(ii)将至少一个电气部件与衬底上用于瞬态事件的保护性电通路分隔,其中所述配置模块至少部分地基于以下来确定间隙分隔:(i)确定适于使第一VSD材料切换为导电状态的阈值电压水平,(ii)基于每指定长度的特性电压和间隙分隔的尺寸,其中所述阈值电压水平小于所述一个或多个电气部件的可容许电压水平。
36.权利要求35所述的系统,其中第一程序化部件涉及多个条目,每个条目与一种相应的VSD材料有关,所述多个条目包括与第一VSD材料有关的第一输入,其中所述多个条目中的每个条目的相应的VSD材料具有不同的组成。
37.用于实现衬底器件的至少一部分的设计或仿真的优化系统,该系统包括:
数据存储器,其保存与多种类型的电压可切换电介质(VSD)材料有关的信息,所述信息包括一个或多个类型的VSD材料中的每一个的每指定长度的特性电压,每指定长度的特性电压相应于施加在具体类型的VSD材料的指定长度上的电压水平,所述电压水平适于触发该类型的VSD材料以使其从电介质状态切换为导电状态;
配置模块,其根据与系统设计者的一次或多次交互确定:(i)基于所述衬底或所述衬底的一部分的空间约束的一个或多个尺寸参数;以及(ii)在衬底器件的一部分中将受保护的一个或多个电气元件容许的电压水平;
其中所述配置模块被配置为对所述多个类型的VSD材料中的任一个确定如下间隙分隔,所述间隙分隔(i)将由衬底的至少一部分上的该类型的VSD材料占据,以及(ii)将至少一个电气元件与用于瞬态事件的保护性电通路分隔,其中所述配置模块还被配置为,对所述多个类型的VSD材料中的任一个,确定使用该VSD材料层以将至少一个电气元件与保护性电通路分隔所需的间隙分隔;
优化部件,其被配置为选择以下至少一项:(i)从所述多个类型的VSD材料中选择一个选定类型的VSD材料,或(ii)所选类型的VSD材料所对应的间隙分隔的尺寸,其中所述优化部件被配置为基于一个或多个优化标准进行选择。
38.权利要求37所述的系统,其中优化部件被配置为至少部分地基于使用对使任一类型VSD材料切换为导电状态所需的阈值电压水平的确定来进行选择,所述阈值电压水平根据如下各项被确定:(i)该类型VSD材料的每指定长度的特性电压,以及(ii)间隙分隔的尺寸;其中所述优化部件进行所述选择,以使得阈值电压水平小于所述一个或多个部件的可容许电压水平。
39.权利要求37所述的系统,其中所述一个或多个优化标准相当于以下至少一项:(ii)使用每种类型VSD材料的成本,(ii)每种类型VSD材料的性能,以及(iii)使用每种类型VSD材料所需的间隙分隔尺寸的最小值。
40.用于电压可切换电介质材料在衬底器件上的应用的系统,该系统包括:
界面,该界面被配置为从衬底器件的设计者接收一个或多个标准;
存储器资源,其存储关于衬底或多种类型电压可切换电介质(VSD)材料中的至少一个的信息;
处理资源,其联接到所述界面和存储器资源,所述处理资源被配置为使用所述输入和存储在存储器中的信息,用于:
确认一个或多个用于处理衬底器件上的瞬态电学事件的标准;
根据所述一个或多个标准,确定一个或多个用于将VSD材料集成作为衬底器件的至少一部分内或其至少一部分之上的一个层的特性,所述VSD材料层被布置用于保护衬底的一个或多个部件使免受瞬态电学状况的侵害;
确认一个或多个用于将VSD材料集成到衬底的至少一部分上的优化标准;以及
基于所述一个或多个优化标准,优化所述VSD材料层。
41.权利要求40所述的系统,其中所述一个或多个优化标准包括以下一项或多项:(i)VSD材料层的成本,(ii)VSD材料层的一个或多个尺寸,以及(iii)VSD材料层的性能特性。
42.用于实现衬底器件的设计或仿真的数据系统,该数据系统包括:
数据存储器,其对用于将VSD材料集成到衬底器件中的配置模块是可存取的,其中所述数据存储器保存多个条目,其中每个条目(i)确认VSD材料的类型,以及(ii)包括确认这种类型的VSD材料的如下一个或多个电学特性的数据,所述一个或多个电学特性适于将所述类型的VSD材料集成到衬底器件中,
其中所述类型的VSD材料的所述一个或多个电学特性包括以下任一项或多项:(i)在其被施加到指定度量的该类型VSD材料时,适于使该类型的VSD材料从电介质状态切换为导电状态的特性能量度量,(ii)与所述类型的VSD材料相关联的漏电流;或(iii)与所述类型的VSD材料相关联的关状态电阻。
43.权利要求42所述的数据系统,其中每个条目包括为指定量的所述类型VSD材料确认漏电流的数据。
44.权利要求42所述的数据系统,其中每个条目包括确认特性能量度量为在其被施加到所述VSD材料的指定线性尺寸时,使该VSD材料切换为导电状态的所述特性电压水平的数据。
45.权利要求42所述的数据系统,还包括一如下界面,该界面将数据存储器联接至一个或多个用于在设计或仿真阶段中将衬底器件配置为带有VSD材料的模块。
46.用于在设计或仿真阶段中设计显示装置的计算机实施方法,该方法包括:
确认一个或多个用于处理显示装置上的瞬态电学事件的标准,其中确认所述一个或多个标准至少部分地基于设计者所提供的输入;以及
根据所述一个或多个标准,确定一个或多个用于将电压可切换电介质(VSD)材料集成作为显示装置的透明导体和保护性电通路的一个或多个位置之间的选定位置处的一个层,所述VSD材料层被提供在选定位置,以保护显示装置的一个或多个部件免受瞬态电学状况的侵害。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94355607P | 2007-06-13 | 2007-06-13 | |
US60/943,556 | 2007-06-13 | ||
PCT/US2007/079377 WO2008153584A1 (en) | 2007-06-13 | 2007-09-25 | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101689212A true CN101689212A (zh) | 2010-03-31 |
CN101689212B CN101689212B (zh) | 2013-12-25 |
Family
ID=39052727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800533540A Expired - Fee Related CN101689212B (zh) | 2007-06-13 | 2007-09-25 | 在衬底器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7793236B2 (zh) |
EP (1) | EP2171622A1 (zh) |
JP (1) | JP2010529688A (zh) |
KR (1) | KR20100036318A (zh) |
CN (1) | CN101689212B (zh) |
TW (1) | TWI386827B (zh) |
WO (1) | WO2008153584A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104247013A (zh) * | 2012-01-25 | 2014-12-24 | 保险丝公司 | 包括电压可切换介电材料的柔性电路和基底 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US7695644B2 (en) | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
US7923844B2 (en) | 2005-11-22 | 2011-04-12 | Shocking Technologies, Inc. | Semiconductor devices including voltage switchable materials for over-voltage protection |
US8572523B2 (en) * | 2006-07-21 | 2013-10-29 | Synopsys, Inc. | Lithography aware leakage analysis |
US7981325B2 (en) | 2006-07-29 | 2011-07-19 | Shocking Technologies, Inc. | Electronic device for voltage switchable dielectric material having high aspect ratio particles |
US20080029405A1 (en) * | 2006-07-29 | 2008-02-07 | Lex Kosowsky | Voltage switchable dielectric material having conductive or semi-conductive organic material |
WO2008036423A2 (en) | 2006-09-24 | 2008-03-27 | Shocking Technologies, Inc. | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
US20120200963A1 (en) * | 2007-06-13 | 2012-08-09 | Daniel Vasquez | System and method for protecting a computing device using vsd material, and method for designing same |
US7793236B2 (en) * | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US20090220771A1 (en) * | 2008-02-12 | 2009-09-03 | Robert Fleming | Voltage switchable dielectric material with superior physical properties for structural applications |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
US8108820B2 (en) * | 2008-09-11 | 2012-01-31 | International Business Machines Corporation | Enhanced conductivity in an airgapped integrated circuit |
EP2342722A2 (en) | 2008-09-30 | 2011-07-13 | Shocking Technologies Inc | Voltage switchable dielectric material containing conductive core shelled particles |
US9208931B2 (en) | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
US8362871B2 (en) | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
KR101679099B1 (ko) * | 2009-03-26 | 2016-11-23 | 쇼킹 테크놀로지스 인코포레이티드 | 전압 스위칭형 유전 물질을 갖는 소자 |
JP2013502704A (ja) * | 2009-08-19 | 2013-01-24 | ピコドリル エスアー | 基板に導電性ビアを製造する方法 |
US9053844B2 (en) | 2009-09-09 | 2015-06-09 | Littelfuse, Inc. | Geometric configuration or alignment of protective material in a gap structure for electrical devices |
US9320135B2 (en) * | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
US9224728B2 (en) | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
US8633562B2 (en) * | 2011-04-01 | 2014-01-21 | Qualcomm Incorporated | Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection |
EP2758992A4 (en) * | 2011-09-21 | 2015-08-12 | Littelfuse Inc | VERTICAL SWITCHING TRAINING FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE |
CN104050311B (zh) * | 2013-03-14 | 2018-05-25 | 台湾积体电路制造股份有限公司 | 用于自对准双图案化的任意金属间隔的系统和方法 |
US9012964B2 (en) | 2013-08-09 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modulating germanium percentage in MOS devices |
KR102133500B1 (ko) * | 2018-10-05 | 2020-07-13 | 국방과학연구소 | 회로 기판의 설계 방법 및 이를 수행하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 |
JP7343348B2 (ja) | 2019-10-07 | 2023-09-12 | 株式会社日立製作所 | プログラミング支援装置及びプログラミング支援方法 |
US11614497B2 (en) * | 2019-12-03 | 2023-03-28 | International Business Machines Corporation | Leakage characterization for electronic circuit temperature monitoring |
Family Cites Families (210)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3347724A (en) | 1964-08-19 | 1967-10-17 | Photocircuits Corp | Metallizing flexible substrata |
US3685028A (en) | 1970-08-20 | 1972-08-15 | Matsushita Electric Ind Co Ltd | Process of memorizing an electric signal |
US3685026A (en) | 1970-08-20 | 1972-08-15 | Matsushita Electric Ind Co Ltd | Process of switching an electric current |
US3808576A (en) * | 1971-01-15 | 1974-04-30 | Mica Corp | Circuit board with resistance layer |
US3723635A (en) * | 1971-08-16 | 1973-03-27 | Western Electric Co | Double-sided flexible circuit assembly and method of manufacture therefor |
GB1433129A (en) * | 1972-09-01 | 1976-04-22 | Raychem Ltd | Materials having non-linear resistance characteristics |
US3926916A (en) | 1972-12-22 | 1975-12-16 | Du Pont | Dielectric composition capable of electrical activation |
US4359414A (en) | 1972-12-22 | 1982-11-16 | E. I. Du Pont De Nemours And Company | Insulative composition for forming polymeric electric current regulating junctions |
US3977957A (en) | 1973-09-24 | 1976-08-31 | National Plastics And Plating Supply Co. | Apparatus for intermitting electroplating strips |
US4113899A (en) | 1977-05-23 | 1978-09-12 | Wear-Cote International, Inc. | Method of obtaining electroless nickel coated filled epoxy resin article |
US4133735A (en) * | 1977-09-27 | 1979-01-09 | The Board Of Regents Of The University Of Washington | Ion-sensitive electrode and processes for making the same |
JPS5828750B2 (ja) | 1979-12-25 | 1983-06-17 | 富士通株式会社 | 半導体装置 |
US4331948A (en) * | 1980-08-13 | 1982-05-25 | Chomerics, Inc. | High powered over-voltage protection |
DE3040784C2 (de) | 1980-10-29 | 1982-11-18 | Schildkröt Spielwaren GmbH, 8057 Eching | Verfahren zum Aufbringen eines metallischen Überzuges und hierfür geeigneter Leitlack |
US4439809A (en) * | 1982-02-22 | 1984-03-27 | Sperry Corporation | Electrostatic discharge protection system |
US4591411A (en) * | 1982-05-05 | 1986-05-27 | Hughes Aircraft Company | Method for forming a high density printed wiring board |
DE3231118C1 (de) * | 1982-08-20 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung |
US4405432A (en) | 1982-10-22 | 1983-09-20 | National Semiconductor Corporation | Plating head |
CH663491A5 (en) | 1984-02-27 | 1987-12-15 | Bbc Brown Boveri & Cie | Electronic circuit module |
US4702860A (en) | 1984-06-15 | 1987-10-27 | Nauchno-Issledovatelsky Institut Kabelnoi Promyshlennosti Po "Sredazkabel" | Current-conducting composition |
BR8601387A (pt) * | 1985-03-29 | 1986-12-02 | Raychem Ltd | Dispositivo para proteger um circuito eletrico,circuito eletrico,componente eletrico e uso de uma composicao amorfa |
US4888574A (en) | 1985-05-29 | 1989-12-19 | 501 Ohmega Electronics, Inc. | Circuit board material and method of making |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US4799128A (en) * | 1985-12-20 | 1989-01-17 | Ncr Corporation | Multilayer printed circuit board with domain partitioning |
US4726877A (en) * | 1986-01-22 | 1988-02-23 | E. I. Du Pont De Nemours And Company | Methods of using photosensitive compositions containing microgels |
US4726991A (en) | 1986-07-10 | 1988-02-23 | Eos Technologies Inc. | Electrical overstress protection material and process |
US5295297B1 (en) * | 1986-11-25 | 1996-11-26 | Hitachi Ltd | Method of producing semiconductor memory |
KR960015106B1 (ko) | 1986-11-25 | 1996-10-28 | 가부시기가이샤 히다찌세이사꾸쇼 | 면실장형 반도체패키지 포장체 |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US4892776A (en) * | 1987-09-02 | 1990-01-09 | Ohmega Electronics, Inc. | Circuit board material and electroplating bath for the production thereof |
US5734188A (en) * | 1987-09-19 | 1998-03-31 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
EP0322466A1 (en) * | 1987-12-24 | 1989-07-05 | Ibm Deutschland Gmbh | PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides |
US4977357A (en) | 1988-01-11 | 1990-12-11 | Shrier Karen P | Overvoltage protection device and material |
US5068634A (en) | 1988-01-11 | 1991-11-26 | Electromer Corporation | Overvoltage protection device and material |
US4935584A (en) | 1988-05-24 | 1990-06-19 | Tektronix, Inc. | Method of fabricating a printed circuit board and the PCB produced |
US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
US4992333A (en) * | 1988-11-18 | 1991-02-12 | G&H Technology, Inc. | Electrical overstress pulse protection |
AU631595B2 (en) | 1988-12-24 | 1992-12-03 | Technology Applications Company Limited | Improved method for making printed circuits |
EP0379176B1 (en) * | 1989-01-19 | 1995-03-15 | Burndy Corporation | Card edge connector |
US5092626A (en) * | 1989-03-13 | 1992-03-03 | Monroe Auto Equipment Company | Apparatus for controlling the damping of a shock absorber |
US5300208A (en) * | 1989-08-14 | 1994-04-05 | International Business Machines Corporation | Fabrication of printed circuit boards using conducting polymer |
US5099380A (en) * | 1990-04-19 | 1992-03-24 | Electromer Corporation | Electrical connector with overvoltage protection feature |
JPH045844A (ja) | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ic搭載用多層回路基板及びその製造法 |
US4996945A (en) * | 1990-05-04 | 1991-03-05 | Invisible Fence Company, Inc. | Electronic animal control system with lightning arrester |
JPH0636472B2 (ja) * | 1990-05-28 | 1994-05-11 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
US5260848A (en) | 1990-07-27 | 1993-11-09 | Electromer Corporation | Foldback switching material and devices |
US5252195A (en) | 1990-08-20 | 1993-10-12 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
EP0481703B1 (en) | 1990-10-15 | 2003-09-17 | Aptix Corporation | Interconnect substrate having integrated circuit for programmable interconnection and sample testing |
US5142263A (en) | 1991-02-13 | 1992-08-25 | Electromer Corporation | Surface mount device with overvoltage protection feature |
US5183698A (en) * | 1991-03-07 | 1993-02-02 | G & H Technology, Inc. | Electrical overstress pulse protection |
US5557136A (en) | 1991-04-26 | 1996-09-17 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
US5189387A (en) * | 1991-07-11 | 1993-02-23 | Electromer Corporation | Surface mount device with foldback switching overvoltage protection feature |
AT398877B (de) * | 1991-10-31 | 1995-02-27 | Philips Nv | Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren |
US5248517A (en) | 1991-11-15 | 1993-09-28 | Electromer Corporation | Paintable/coatable overvoltage protection material and devices made therefrom |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5367764A (en) | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
US5294374A (en) * | 1992-03-20 | 1994-03-15 | Leviton Manufacturing Co., Inc. | Electrical overstress materials and method of manufacture |
EP0568313A2 (en) * | 1992-05-01 | 1993-11-03 | Nippon CMK Corp. | A method of manufacturing a multilayer printed wiring board |
JP2601128B2 (ja) * | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
JP2921722B2 (ja) * | 1992-06-10 | 1999-07-19 | 三菱マテリアル株式会社 | チップ型サージアブソーバ |
US5246388A (en) | 1992-06-30 | 1993-09-21 | Amp Incorporated | Electrical over stress device and connector |
US5278535A (en) * | 1992-08-11 | 1994-01-11 | G&H Technology, Inc. | Electrical overstress pulse protection |
JP3057924B2 (ja) | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | 両面プリント基板およびその製造方法 |
EP0589560B1 (en) * | 1992-09-23 | 1997-10-22 | The Whitaker Corporation | Electrical overstress protection apparatus |
US5262754A (en) | 1992-09-23 | 1993-11-16 | Electromer Corporation | Overvoltage protection element |
US5393597A (en) * | 1992-09-23 | 1995-02-28 | The Whitaker Corporation | Overvoltage protection element |
JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
CA2082771C (en) | 1992-11-12 | 1998-02-10 | Vu Quoc Ho | Method for forming interconnect structures for integrated circuits |
US5340641A (en) | 1993-02-01 | 1994-08-23 | Antai Xu | Electrical overstress pulse protection |
US5418689A (en) | 1993-02-01 | 1995-05-23 | International Business Machines Corporation | Printed circuit board or card for direct chip attachment and fabrication thereof |
US5347258A (en) | 1993-04-07 | 1994-09-13 | Zycon Corporation | Annular resistor coupled with printed circuit board through-hole |
JP3256603B2 (ja) | 1993-07-05 | 2002-02-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5413694A (en) * | 1993-07-30 | 1995-05-09 | The United States Of America As Represented By The Secretary Of The Navy | Method for improving electromagnetic shielding performance of composite materials by electroplating |
IL106738A (en) | 1993-08-19 | 1998-02-08 | Mind E M S G Ltd | Device for external correction of deficient valves in venous junctions |
US5736681A (en) * | 1993-09-03 | 1998-04-07 | Kabushiki Kaisha Toshiba | Printed wiring board having an interconnection penetrating an insulating layer |
US5444593A (en) | 1993-09-30 | 1995-08-22 | Allina; Edward F. | Thick-film varistors for TVSS |
JP3361903B2 (ja) * | 1994-01-06 | 2003-01-07 | 凸版印刷株式会社 | プリント配線板の製造方法 |
US5808351A (en) | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
US6191928B1 (en) * | 1994-05-27 | 2001-02-20 | Littelfuse, Inc. | Surface-mountable device for protection against electrostatic damage to electronic components |
US5552757A (en) * | 1994-05-27 | 1996-09-03 | Littelfuse, Inc. | Surface-mounted fuse device |
US5510629A (en) * | 1994-05-27 | 1996-04-23 | Crosspoint Solutions, Inc. | Multilayer antifuse with intermediate spacer layer |
BR9508404A (pt) * | 1994-07-14 | 1997-11-25 | Surgx Corp | Componente de proteção de voltagem variável e processo de produção do mesmo |
US5493146A (en) | 1994-07-14 | 1996-02-20 | Vlsi Technology, Inc. | Anti-fuse structure for reducing contamination of the anti-fuse material |
EP0771465B1 (en) | 1994-07-14 | 2002-11-13 | Surgx Corporation | Method of making single and multi-layer variable voltage protection devices |
US5802714A (en) | 1994-07-19 | 1998-09-08 | Hitachi, Ltd. | Method of finishing a printed wiring board with a soft etching solution and a preserving treatment or a solder-leveling treatment |
US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
US5714794A (en) | 1995-04-18 | 1998-02-03 | Hitachi Chemical Company, Ltd. | Electrostatic protective device |
US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
JPH09111135A (ja) * | 1995-10-23 | 1997-04-28 | Mitsubishi Materials Corp | 導電性ポリマー組成物 |
US5834160A (en) | 1996-01-16 | 1998-11-10 | Lucent Technologies Inc. | Method and apparatus for forming fine patterns on printed circuit board |
US5940683A (en) | 1996-01-18 | 1999-08-17 | Motorola, Inc. | LED display packaging with substrate removal and method of fabrication |
ATE309610T1 (de) | 1996-01-22 | 2005-11-15 | Surgx Corp | Überspannungsschutzanordnung und herstellungsverfahren |
US6172590B1 (en) * | 1996-01-22 | 2001-01-09 | Surgx Corporation | Over-voltage protection device and method for making same |
US5869869A (en) | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
US5933307A (en) | 1996-02-16 | 1999-08-03 | Thomson Consumer Electronics, Inc. | Printed circuit board sparkgap |
US6455916B1 (en) | 1996-04-08 | 2002-09-24 | Micron Technology, Inc. | Integrated circuit devices containing isolated dielectric material |
US5744759A (en) * | 1996-05-29 | 1998-04-28 | International Business Machines Corporation | Circuit boards that can accept a pluggable tab module that can be attached or removed without solder |
US5874902A (en) | 1996-07-29 | 1999-02-23 | International Business Machines Corporation | Radio frequency identification transponder with electronic circuit enabling/disabling capability |
US5956612A (en) | 1996-08-09 | 1999-09-21 | Micron Technology, Inc. | Trench/hole fill processes for semiconductor fabrication |
US6933331B2 (en) | 1998-05-22 | 2005-08-23 | Nanoproducts Corporation | Nanotechnology for drug delivery, contrast agents and biomedical implants |
US5977489A (en) | 1996-10-28 | 1999-11-02 | Thomas & Betts International, Inc. | Conductive elastomer for grafting to a metal substrate |
US5856910A (en) * | 1996-10-30 | 1999-01-05 | Intel Corporation | Processor card assembly having a cover with flexible locking latches |
US5946555A (en) | 1996-11-04 | 1999-08-31 | Packard Hughes Interconnect Company | Wafer level decal for minimal packaging of chips |
US6013358A (en) | 1997-11-18 | 2000-01-11 | Cooper Industries, Inc. | Transient voltage protection device with ceramic substrate |
ATE355645T1 (de) | 1996-11-19 | 2006-03-15 | Surgx Corp | Schutzvorrichtung gegen transiente spannungen und verfahren zu deren herstellung |
US5834893A (en) | 1996-12-23 | 1998-11-10 | The Trustees Of Princeton University | High efficiency organic light emitting devices with light directing structures |
US20020061363A1 (en) * | 2000-09-27 | 2002-05-23 | Halas Nancy J. | Method of making nanoshells |
US5972192A (en) | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
US6251513B1 (en) | 1997-11-08 | 2001-06-26 | Littlefuse, Inc. | Polymer composites for overvoltage protection |
TW511103B (en) | 1998-01-16 | 2002-11-21 | Littelfuse Inc | Polymer composite materials for electrostatic discharge protection |
US6064094A (en) * | 1998-03-10 | 2000-05-16 | Oryx Technology Corporation | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer |
US6130459A (en) | 1998-03-10 | 2000-10-10 | Oryx Technology Corporation | Over-voltage protection device for integrated circuits |
GB9806066D0 (en) * | 1998-03-20 | 1998-05-20 | Cambridge Display Tech Ltd | Multilayer photovoltaic or photoconductive devices |
JP2000059986A (ja) * | 1998-04-08 | 2000-02-25 | Canon Inc | 太陽電池モジュ―ルの故障検出方法および装置ならびに太陽電池モジュ―ル |
US6351752B1 (en) * | 1998-07-08 | 2002-02-26 | Ncr Corporation | Method and apparatus for detecting changes to a collection of objects |
JP2942829B1 (ja) | 1998-08-17 | 1999-08-30 | 熊本大学長 | 光無電解酸化法による金属酸化膜の形成方法 |
US6549114B2 (en) * | 1998-08-20 | 2003-04-15 | Littelfuse, Inc. | Protection of electrical devices with voltage variable materials |
US6162159A (en) * | 1998-08-24 | 2000-12-19 | Martini; Calvin Duke | Ticket dispenser |
US6108184A (en) | 1998-11-13 | 2000-08-22 | Littlefuse, Inc. | Surface mountable electrical device comprising a voltage variable material |
US6713955B1 (en) | 1998-11-20 | 2004-03-30 | Agilent Technologies, Inc. | Organic light emitting device having a current self-limiting structure |
US6351011B1 (en) * | 1998-12-08 | 2002-02-26 | Littlefuse, Inc. | Protection of an integrated circuit with voltage variable materials |
US6211554B1 (en) * | 1998-12-08 | 2001-04-03 | Littelfuse, Inc. | Protection of an integrated circuit with voltage variable materials |
US6198392B1 (en) * | 1999-02-10 | 2001-03-06 | Micron Technology, Inc. | Communications system and method with A/D converter |
TW487742B (en) * | 1999-05-10 | 2002-05-21 | Matsushita Electric Ind Co Ltd | Electrode for PTC thermistor, manufacture thereof, and PTC thermistor |
US6534422B1 (en) * | 1999-06-10 | 2003-03-18 | National Semiconductor Corporation | Integrated ESD protection method and system |
US20120195018A1 (en) | 2005-11-22 | 2012-08-02 | Lex Kosowsky | Wireless communication device using voltage switchable dielectric material |
US7446030B2 (en) * | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US7695644B2 (en) * | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
US20080035370A1 (en) * | 1999-08-27 | 2008-02-14 | Lex Kosowsky | Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material |
WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
US6448900B1 (en) | 1999-10-14 | 2002-09-10 | Jong Chen | Easy-to-assembly LED display for any graphics and text |
US6316734B1 (en) | 2000-03-07 | 2001-11-13 | 3M Innovative Properties Company | Flexible circuits with static discharge protection and process for manufacture |
US6509581B1 (en) | 2000-03-29 | 2003-01-21 | Delta Optoelectronics, Inc. | Structure and fabrication process for an improved polymer light emitting diode |
US6407411B1 (en) | 2000-04-13 | 2002-06-18 | General Electric Company | Led lead frame assembly |
US6373719B1 (en) * | 2000-04-13 | 2002-04-16 | Surgx Corporation | Over-voltage protection for electronic circuits |
US6628498B2 (en) | 2000-08-28 | 2003-09-30 | Steven J. Whitney | Integrated electrostatic discharge and overcurrent device |
US6903175B2 (en) * | 2001-03-26 | 2005-06-07 | Shipley Company, L.L.C. | Polymer synthesis and films therefrom |
TW554388B (en) * | 2001-03-30 | 2003-09-21 | Univ California | Methods of fabricating nanostructures and nanowires and devices fabricated therefrom |
US6690251B2 (en) * | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
TW492202B (en) * | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
US6762237B2 (en) * | 2001-06-08 | 2004-07-13 | Eikos, Inc. | Nanocomposite dielectrics |
SE523309E (sv) | 2001-06-15 | 2009-10-26 | Replisaurus Technologies Ab | Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt |
ATE499691T1 (de) * | 2001-07-02 | 2011-03-15 | Abb Schweiz Ag | Polymercompound mit nichtlinearer strom-spannungs-kennlinie und verfahren zur herstellung eines polymercompounds |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
US20030066998A1 (en) * | 2001-08-02 | 2003-04-10 | Lee Howard Wing Hoon | Quantum dots of Group IV semiconductor materials |
US6525953B1 (en) * | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US7258819B2 (en) * | 2001-10-11 | 2007-08-21 | Littelfuse, Inc. | Voltage variable substrate material |
US20030078332A1 (en) * | 2001-10-19 | 2003-04-24 | Dardi Peter S. | Conductive polymer-particle blends |
GB0200259D0 (en) * | 2002-01-07 | 2002-02-20 | Univ Reading The | Encapsulated radioactive nuclide microparticles and methods for their production |
US20070208243A1 (en) | 2002-01-16 | 2007-09-06 | Nanomix, Inc. | Nanoelectronic glucose sensors |
WO2003088356A1 (en) * | 2002-04-08 | 2003-10-23 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
US7183891B2 (en) | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
US7132922B2 (en) | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
KR100497121B1 (ko) | 2002-07-18 | 2005-06-28 | 삼성전기주식회사 | 반도체 led 소자 |
EP2399970A3 (en) * | 2002-09-05 | 2012-04-18 | Nanosys, Inc. | Nanocomposites |
US6709944B1 (en) * | 2002-09-30 | 2004-03-23 | General Electric Company | Techniques for fabricating a resistor on a flexible base material |
US6925627B1 (en) * | 2002-12-20 | 2005-08-02 | Conexant Systems, Inc. | Method and apparatus for power routing in an integrated circuit |
WO2004059663A1 (en) * | 2002-12-26 | 2004-07-15 | Showa Denko K. K. | Carbonaceous material for forming electrically conductive material and use thereof |
US6981319B2 (en) * | 2003-02-13 | 2006-01-03 | Shrier Karen P | Method of manufacturing devices to protect election components |
US20050208304A1 (en) | 2003-02-21 | 2005-09-22 | California Institute Of Technology | Coatings for carbon nanotubes |
US20040211942A1 (en) | 2003-04-28 | 2004-10-28 | Clark Darren Cameron | Electrically conductive compositions and method of manufacture thereof |
DE102004049053A1 (de) | 2003-10-11 | 2005-05-04 | Conti Temic Microelectronic | Leitungsträger mit einer Funkenstrecke zum Überspannungsschutz zwischen zwei elektrischen leitfähigen Gebieten auf einem Leitungsträger |
US7141184B2 (en) | 2003-12-08 | 2006-11-28 | Cts Corporation | Polymer conductive composition containing zirconia for films and coatings with high wear resistance |
US7205613B2 (en) * | 2004-01-07 | 2007-04-17 | Silicon Pipe | Insulating substrate for IC packages having integral ESD protection |
US7279724B2 (en) | 2004-02-25 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection |
EP1585146B1 (en) | 2004-04-06 | 2008-08-06 | Abb Research Ltd. | Nonlinear electrical material for high and medium voltage applications |
KR100628943B1 (ko) | 2004-04-16 | 2006-09-27 | 학교법인 포항공과대학교 | 중심-껍질 구조의 나노입자, 및 이의 제조방법 |
US7064353B2 (en) | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
US20050274455A1 (en) | 2004-06-09 | 2005-12-15 | Extrand Charles W | Electro-active adhesive systems |
WO2007005038A1 (en) * | 2004-08-31 | 2007-01-11 | University Of Florida Research Foundation, Inc. | Photocatalytic nanocomposites and applications thereof |
KR100576872B1 (ko) * | 2004-09-17 | 2006-05-10 | 삼성전기주식회사 | 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자 |
US7218492B2 (en) * | 2004-09-17 | 2007-05-15 | Electronic Polymers, Inc. | Devices and systems for electrostatic discharge suppression |
US7190016B2 (en) * | 2004-10-08 | 2007-03-13 | Rohm And Haas Electronic Materials Llc | Capacitor structure |
US20060152334A1 (en) | 2005-01-10 | 2006-07-13 | Nathaniel Maercklein | Electrostatic discharge protection for embedded components |
US7579397B2 (en) | 2005-01-27 | 2009-08-25 | Rensselaer Polytechnic Institute | Nanostructured dielectric composite materials |
WO2007050114A2 (en) * | 2005-02-16 | 2007-05-03 | Sanmina-Sci Corporation | A substantially continuous layer of embedded transient protection for printed circuit boards |
TWI389205B (zh) | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
KR100775100B1 (ko) | 2005-03-16 | 2007-11-08 | 주식회사 엘지화학 | 절연막 형성용 조성물, 이로부터 제조되는 절연막, 및 이를포함하는 전기 또는 전자 소자 |
US7535462B2 (en) | 2005-06-02 | 2009-05-19 | Eastman Kodak Company | Touchscreen with one carbon nanotube conductive layer |
KR100668977B1 (ko) | 2005-06-27 | 2007-01-16 | 삼성전자주식회사 | 써지전압 보호용 소자 |
JP2007165816A (ja) * | 2005-11-15 | 2007-06-28 | Mitsui Mining & Smelting Co Ltd | プリント配線基板、その製造方法およびその使用方法 |
US7923844B2 (en) * | 2005-11-22 | 2011-04-12 | Shocking Technologies, Inc. | Semiconductor devices including voltage switchable materials for over-voltage protection |
US20070116976A1 (en) | 2005-11-23 | 2007-05-24 | Qi Tan | Nanoparticle enhanced thermoplastic dielectrics, methods of manufacture thereof, and articles comprising the same |
US7492504B2 (en) | 2006-05-19 | 2009-02-17 | Xerox Corporation | Electrophoretic display medium and device |
US20080032049A1 (en) * | 2006-07-29 | 2008-02-07 | Lex Kosowsky | Voltage switchable dielectric material having high aspect ratio particles |
EP2418657A3 (en) | 2006-07-29 | 2013-05-01 | Shocking Technologies, Inc. | Voltage Switchable dielectric material having high aspect ratio particles |
US20080029405A1 (en) * | 2006-07-29 | 2008-02-07 | Lex Kosowsky | Voltage switchable dielectric material having conductive or semi-conductive organic material |
US20080047930A1 (en) | 2006-08-23 | 2008-02-28 | Graciela Beatriz Blanchet | Method to form a pattern of functional material on a substrate |
JP4920342B2 (ja) * | 2006-08-24 | 2012-04-18 | 浜松ホトニクス株式会社 | シリコン素子の製造方法 |
WO2008036984A2 (en) | 2006-09-24 | 2008-03-27 | Shocking Technologies Inc | Technique for plating substrate devices using voltage switchable dielectric material and light assistance |
DE102006047377A1 (de) | 2006-10-06 | 2008-04-10 | Robert Bosch Gmbh | Elektrostatischer Entladungsschutz |
US20120119168A9 (en) | 2006-11-21 | 2012-05-17 | Robert Fleming | Voltage switchable dielectric materials with low band gap polymer binder or composite |
EP1990834B1 (en) | 2007-05-10 | 2012-08-15 | Texas Instruments France | Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection |
US7793236B2 (en) * | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
US20090050856A1 (en) | 2007-08-20 | 2009-02-26 | Lex Kosowsky | Voltage switchable dielectric material incorporating modified high aspect ratio particles |
DE102007044302A1 (de) * | 2007-09-17 | 2009-03-19 | Bühler PARTEC GmbH | Verfahren zur Dispergierung von feinteiligen anorganischen Pulvern in flüssigen Medien unter Verwendung von reaktiven Siloxanen |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US20090220771A1 (en) | 2008-02-12 | 2009-09-03 | Robert Fleming | Voltage switchable dielectric material with superior physical properties for structural applications |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
US20100047535A1 (en) | 2008-08-22 | 2010-02-25 | Lex Kosowsky | Core layer structure having voltage switchable dielectric material |
WO2010033635A1 (en) * | 2008-09-17 | 2010-03-25 | Shocking Technologies, Inc. | Voltage switchable dielectric material containing boron compound |
US9208931B2 (en) * | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
EP2342722A2 (en) * | 2008-09-30 | 2011-07-13 | Shocking Technologies Inc | Voltage switchable dielectric material containing conductive core shelled particles |
-
2007
- 2007-09-24 US US11/860,530 patent/US7793236B2/en not_active Expired - Fee Related
- 2007-09-25 JP JP2010512142A patent/JP2010529688A/ja not_active Ceased
- 2007-09-25 EP EP07843113A patent/EP2171622A1/en active Pending
- 2007-09-25 KR KR1020107000760A patent/KR20100036318A/ko not_active Application Discontinuation
- 2007-09-25 WO PCT/US2007/079377 patent/WO2008153584A1/en active Application Filing
- 2007-09-25 CN CN2007800533540A patent/CN101689212B/zh not_active Expired - Fee Related
-
2008
- 2008-06-23 TW TW097123392A patent/TWI386827B/zh not_active IP Right Cessation
-
2010
- 2010-07-12 US US12/834,296 patent/US20100281454A1/en not_active Abandoned
- 2010-07-12 US US12/834,273 patent/US20100281453A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104247013A (zh) * | 2012-01-25 | 2014-12-24 | 保险丝公司 | 包括电压可切换介电材料的柔性电路和基底 |
Also Published As
Publication number | Publication date |
---|---|
US20100281453A1 (en) | 2010-11-04 |
JP2010529688A (ja) | 2010-08-26 |
TWI386827B (zh) | 2013-02-21 |
CN101689212B (zh) | 2013-12-25 |
US7793236B2 (en) | 2010-09-07 |
EP2171622A1 (en) | 2010-04-07 |
WO2008153584A1 (en) | 2008-12-18 |
TW200919245A (en) | 2009-05-01 |
KR20100036318A (ko) | 2010-04-07 |
US20080313576A1 (en) | 2008-12-18 |
US20100281454A1 (en) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101689212B (zh) | 在衬底器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法 | |
US11277918B2 (en) | Current redistribution in a printed circuit board | |
KR102426097B1 (ko) | 전자 장치의 안테나 | |
CN103488333B (zh) | 触控面板及触控显示面板的制造方法 | |
EP2395444B1 (en) | Power grid optimization | |
JP5320101B2 (ja) | プリント基板の設計方法及びプリント基板の設計支援装置 | |
CN105631087B (zh) | 用于集成电路布局生成的方法、器件和计算机程序产品 | |
CN107678800A (zh) | 后台应用清理方法、装置、存储介质及电子设备 | |
CN107943571A (zh) | 后台应用管控方法、装置、存储介质及电子设备 | |
US20120200963A1 (en) | System and method for protecting a computing device using vsd material, and method for designing same | |
US20070033555A1 (en) | Reliability analysis of integrated circuits | |
KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
Schierholz et al. | Evaluation of neural networks to predict target impedance violations of power delivery networks | |
US9741707B2 (en) | Immunity to inline charging damage in circuit designs | |
KR101991415B1 (ko) | Pcb 제조 공정에서 불량 컴포넌트 위치 검출 방법 및 시스템 | |
CN104657532B (zh) | 半导体器件设计方法和导电凸块图案增强方法 | |
CN104715786B (zh) | 执行电子装置中存储器界面校准的方法、相关装置以及相关存储器控制器 | |
US9679099B2 (en) | De-coupling capacitance placement | |
US7143389B2 (en) | Systems and methods for generating node level bypass capacitor models | |
EP3166139A1 (en) | Integrated circuit and method of making an integrated circuit | |
US20130151226A1 (en) | Circuit simulation method | |
Maffezzoni et al. | Analysis of substrate coupling by means of a stochastic method | |
CN107748682A (zh) | 后台应用管控方法、装置、存储介质及电子设备 | |
Noori | Studies on performance aspects of smart wireless devices and related network services | |
Vashchenko et al. | System Level ESD Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1142698 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131225 Termination date: 20140925 |
|
EXPY | Termination of patent right or utility model | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1142698 Country of ref document: HK |