CN101529587A - 具有多触点弹性体连接器接触区的装置的封装方法及装置 - Google Patents

具有多触点弹性体连接器接触区的装置的封装方法及装置 Download PDF

Info

Publication number
CN101529587A
CN101529587A CNA200780039517XA CN200780039517A CN101529587A CN 101529587 A CN101529587 A CN 101529587A CN A200780039517X A CNA200780039517X A CN A200780039517XA CN 200780039517 A CN200780039517 A CN 200780039517A CN 101529587 A CN101529587 A CN 101529587A
Authority
CN
China
Prior art keywords
contact
semiconductor device
insulating barrier
contacts
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780039517XA
Other languages
English (en)
Other versions
CN101529587B (zh
Inventor
M·A·曼格鲁姆
K·R·布尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101529587A publication Critical patent/CN101529587A/zh
Application granted granted Critical
Publication of CN101529587B publication Critical patent/CN101529587B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

形成包括具有第一主表面和第二主表面半导体器件(14)的封装的装置(10)包括：在半导体器件(14)的第二主表面上和半导体器件(14)的侧面周围形成包封层(18)，并且保留第一半导体器件的第一主表面暴露。在第一主表面上形成第一绝缘层(46)。在第一绝缘层(46)中形成多个通路(48－56)。形成通过多个第一通路(48－56)到半导体器件(14)的多个触点(58－66)，其中所述多个触点(58－66)中的每一个具有在第一绝缘层(46)之上的表面。在第一绝缘层(46)上形成支撑层(72)，保留在所述多个第一触点(58－66)上的开口(70)，其中开口(70)具有围绕所述多个触点(58－66)的侧壁。

Description

具有多触点弹性体连接器接触区的装置的封装方法及装置
技术领域
[0001]本发明一般涉及对装置的封装，更具体地，涉及封装具有多触点弹性体连接器接触区的装置。
背景技术
[0002]典型地，为了在工作期间保护器件而封装器件。这些封装的器件和其它器件一起被置于印刷电路板(PCB)上。具有这些装置的PCB用于诸如计算机或蜂窝电话的产品中，并且在很多情况下被耦合到诸如液晶显示器的外部外围设备以提供附加的功能性，例如数字输出(numerical outputs)。然而，增加这些外部外围设备可能进一步增加产品的尺寸。由于希望减小诸如计算机和蜂窝电话的产品的尺寸，因此，需要减小PCB和封装装置的尺寸，而不牺牲功能性(诸如由外部外设所提供的功能性)。另外，还要关注成本。因此，需要一种可以增加功能性的成本有效的封装方法。
附图说明
[0003]通过附图以示例的方式说明本发明，但本发明不局限于附图，在附图中同样的附图标记指示类似的元件。技术人员应当理解，图中的元件是为了简单和清楚而示出，不必按比例绘制。
[0004]图1示出根据本发明实施例的包括粘合剂、半导体器件和包封层的一部分的部分面板的横截面。
[0005]图2示出根据本发明实施例在移除粘合剂并且形成导电区之后的面板。
[0006]图3示出根据本发明实施例在形成壁之后的面板。
[0007]图4示出根据本发明实施例在形成横向地邻近壁的第三电介质层之后的面板。
[0010]图5示出根据本发明实施例的图4的面板或半导体封装的顶视图。
[0011]图6示出根据本发明实施例在形成第三电介质层之后沿着触点的宽度的面板的横截面。
[0012]图7示出根据本发明实施例在多触点弹性体连接器接触区内插入多触点弹性体连接器之后的图4的面板或半导体封装(沿着触点的纵向横截面)。
[0013]图8示出根据本发明实施例在将多触点弹性体连接器插入到多触点弹性体连接器接触区中之后的图6的面板或半导体封装。
[0014]图9示出根据本发明实施例在形成数字显示器并且挤压多触点弹性体连接器之后的图7的面板或半导体封装的横截面。
[0015]图10示出根据本发明实施例在形成数字显示器并且挤压多触点弹性体连接器之后的图8的面板或半导体封装的横截面。
[0016]图11示出根据本发明其它实施例在形成多触点弹性体接触区之后的图2的面板。
[0017]图12示出根据本发明实施例具有壁的面板或半导体封装的一部分的横截面。
[0018]图13示出根据本发明实施例在形成支撑层之后的图12的面板或半导体封装。
[0019]图14示出根据本发明实施例在移除空腔壁以形成开口之后的图13的面板或半导体封装。
[0020]图15示出根据本发明实施例具有一部分空腔壁或另一个空腔壁的面板或半导体封装的横截面。
[0021]图16示出根据本发明实施例的面板或半导体封装的横截面，其中半导体管芯以及在耦合到该半导体管芯的有形(tangible)元件上的壁在同一层中并且彼此邻近。
[0022]图17示出在本发明实施例中在移除壁之后的图16的面板或半导体封装。
具体实施方式
[0023]可以增加功能性的成本有效的封装方法包括有形元件(如触点或麦克风)。有形元件在工艺期间由壁保护。壁可以被移除，或者可以不移除，并且壁可以是任何壁，例如空腔壁。有形元件耦合到封装内的半导体管芯。可以在完成工艺之后暴露有形元件，并且如果适用的话，可以移除壁(或其一部分)。有形元件可以通过多触点弹性体连接器耦合到封装内除半导体管芯之外的其它元件(如数字显示器(numerical display)，例如α数字型，或全图形显示器)。
[0024]多触点弹性体连接器(也称为多触点弹性条)用于将诸如液晶显示器(LCD)的数字显示器耦合到半导体器件。多触点弹性体连接器包括交替的绝缘弹性体和导电弹性体的层。在一个实施例中，绝缘弹性体是基于硅橡胶的(silicon rubber-based)材料，而导电弹性体是填充有导电颗粒(如金属微粒或碳粒)的相同材料。绝缘弹性体将导电弹性体的每个彼此隔离，而导电弹性体将来自两个装置或部分的触点耦合在一起，在进一步解释之后将得到更好的理解。在一个实施例中，每一层(绝缘的或导电的)大约0.064mm厚。多触点弹性体连接器可以包括任意数目的交替层，例如每英寸200(每种类型的层有100层)到400(每种类型的层有200层)个交替层。连接器具有类似于斑马条纹图案的交替层的重复图案。在封装了的装置(其中该封装了的装置可以包括一个或多个半导体器件、一个或多个分立电路元件、或其组合)内集成多触点弹性体连接器的能力可以产生较小的便携式产品，例如腕表尺寸的蜂窝手持机和可以从集成的多触点弹性体连接器中受益的其它产品。因此，期望半导体封装包括多触点弹性体连接器接触区，使得半导体制造商或半导体封装的买方在需要时可以将多触点弹性体连接器插入到接触区中。
[0025]图1示出根据本发明实施例的包括粘合剂12、半导体器件14和包封层18的一部分的部分面板10的横截面。在一个实施例中，粘合剂12是一种带(tape)。在一个实施例中，面板10包括多个装置集聚点(aggregated site)，其中图1示出包括至少一个半导体器件的集聚点。面板10的每个集聚点可以彼此相同或它们可以不是全都彼此相同的。此外，每个集聚点可以包括一个或多个半导体器件、一个或多个分立器件、或一个或多个任何其它类型的装置、或其组合。在工艺的后期某点，如下面将要描述的，将面板10单颗化(singulate)使得面板10的每个集聚点将对应于单个封装的器件；因此，在示出的实施例中，封装将包括半导体器件14。可以通过将已经通过诸如电、机械或两者的测试要求的半导体器件或管芯(即已知的好的管芯)，分立器件等等，或其组合置于粘合剂12上以形成面板10。半导体器件14包括暴露在半导体器件14的第一侧面(即正面或第一主表面)处的触点(如焊盘或表面触点)16。注意，在示出的实施例中，半导体器件14的第一侧面或正面对应于器件的具有有源电路的侧面，其中接触有源电路的触点16位于第一侧面或正面。此外，注意，半导体器件14可以被称为半导体管芯。
[0026]根据一个实施例，在将半导体器件14置于粘合剂12上之后，在半导体器件14的与第一侧面相对的第二面(即背面或第二主表面)上形成包封层18。在一个实施例中，包封层18是电介质(绝缘)层，诸如，例如旋涂上的聚合物或可以使用任何适当的工艺来施加的模制材料。替代地，包封层18可以是任何市场上可买到的包封物，例如基于环氧的和热固性的包封物。由于粘合剂12与半导体器件14的一侧(如正面)接触，所以包封层18形成在半导体器件14的(五个)侧面上。在示出的实施例中，与包封层18接触的半导体器件14的五个侧面包括除具有触点16的侧面之外的半导体器件14的所有侧面。因此，包封层18形成在半导体器件14的侧面上并且邻近半导体器件14的侧面。
[0027]图2示出根据一个实施例在移除粘合剂12并且形成导电区之后的面板10。可以使用任何工艺移除粘合剂12，例如加热(如UV光)、溶剂、等等、或上述的组合。在移除粘合剂12之后，翻转面板10使得半导体器件14的触点16在上面并且被暴露。
[0028]根据一个实施例，在形成移除粘合剂12并且翻转面板10之后，在半导体器件14的第一侧面(或第一主表面)上形成第一电介质层20。第一电介质层20可以是传统的旋涂的聚合物或通过任何适当的工艺(任何适当的沉积工艺)形成的任何其它适当的材料。在一个实施例中，第一电介质层20可以是大约20微米厚的旋涂的聚合物。注意，在半导体器件14的上侧面上形成第一电介质层20。也就是说，在具有暴露的触点16的半导体器件14的侧面上形成第一电介质层20。在形成第一电介质层20之后，通过图案化并且刻蚀第一电介质层20形成通孔(via hole)以暴露每个触点16的至少一部分。接着，用任意导电材料(诸如铜)填充通孔以形成“通路”(via)22、24、26、28、30和32。因此，注意，通路是指填充了导体的通孔。可以使用任何适当的工艺(如化学气相沉积(CVD)、原子层沉积(ALD)、镀敷、等等、及上述的组合)来沉积导电材料以填充通孔，并且在第一电介质层20上形成足够厚的材料用于后续互连。可以根据需要将位于通路22、24、26、28、30和32外面且在第一电介质层20上的材料图案化，以形成互连或作为一种类型互连的触点。如图2所示，通路32耦合到互连44，如果适用的话，互连44将通路32和下面的触点16耦合到在面板10的不同部分中的另一装置。互连可以电耦合两个通路，在层内路由信号，等等。注意，互连可以在进出页面的方向行进。剩余的触点16，举例来说，具有在通路22、24、26、28和30上分别形成的触点34、36、38、40和42。技术人员应该认识到，如图2所示的互连44和触点34、36、38、40和42仅仅是可以形成的互连的例子。
[0029]根据一个实施例，在形成触点34、36、28、40和42以及互连44之后，在第一电介质层20上形成第二电介质层46。第二电介质层46可以是旋涂的聚合物或其它适当的材料。第二电介质层46可以是与第一电介质层20相同的材料或不同的材料，并且可以通过或可以不通过与第一电介质层20相同的工艺来形成第二电介质层46。在示出的实施例中，在触点34、36、38、40和42以及互连44上形成第二电介质层46。在一个实施例中，第二电介质层46是大约20微米厚。
[0030]根据一个实施例，在形成第二电介质层46之后，形成通路48、50、52、54和56以及触点58、60、62、64和66，其中，上面提供的用于形成通路和互连的说明也可用于形成这些通路和互连。在一个实施例中，触点58、60、62、64和66具有在第二绝缘层46之上的表面。在一个实施例中，触点58、60、62、64和66在一条线上。注意，触点58通过通路48和22以及触点34和16耦合到半导体器件14；触点60通过通路50和24以及触点36和16耦合到半导体器件14；触点62通过通路52和26以及触点38和16耦合到半导体器件14；触点64通过通路54和28以及触点40和16耦合到该半导体器件；并且，触点66通过通路56和30以及触点42和16耦合到该半导体器件。
[0031]图3示出根据一个实施例在形成壁或隔障68(诸如多触点弹性体连接器壁或隔障(barrier)或空腔壁或空腔隔障)之后的面板10。在一个实施例中，壁68形成有形元件位于其中的区域，并且壁68保护装置免受后续工艺的影响。有形元件可以是半导体管芯、MEM(微电机械)装置、传感器(如光传感器)、LED(发光二极管)、开关、变换器、传感器、照相机、扬声器、麦克风、等等、上述的一些部分(如上述之一的触点)、或上述的组合。在图3-11示出的实施例中，有形元件是触点58、60、62、64或66。在图12-17示出的实施例中，有形元件可以是麦克风。在进一步解释之后将理解，有形元件可以是具有至少一个希望被暴露的部分的元件。在一个实施例中，所述壁是多触点弹性体连接器壁，所述多触点弹性体连接器壁用于形成保护触点免受后续工艺影响的区域，并且限定多触点弹性体连接器随后形成于其中或置于其中的区域。
[0032]在图3中，在第二电介质层46上和触点58、60、62、64和66之上形成壁68。壁68具有第一面，其具有第一面朝向触点58、60、62、64和66而第二面远离触点58、60、62、64和66的侧壁。如所示，在第二电介质层46足够粘或发粘使得壁68将粘附到第二电介质层46时，壁68被置于第二电介质层46上。在示出的横截面中，壁68基本上是L形，使壁68的最接近于第二电介质层46的部分的表面积大于壁68的相对的部分的表面积，因此，在一个实施例中，该形状看上去类似于大写字母“L”。换句话说，在一个实施例中，基本上是L形的壁68是与其中顶部和底部具有相同的表面积的小写字母“l”相对的大写字母“L”的形状。如所示，壁68的具有大写字母“L”形的下部的部分远离触点58、60、62、64和66而延伸，从而可以使壁68比在大写字母“L”的下部面向触点58和66时更接近触点58和66。壁68的形状可以是任何想要的形状，并且技术人员应当理解，图3中示出的壁68的形状仅仅是一个例子。另外，在其它实施例中，壁68可以在底部上不具有比在顶部上更大的表面积；例如，壁68可以是小写字母“l”的形状。技术人员应当认识到，在壁68的其它部分或在其它实施例中获得的横截面中，横截面可以具有不同的形状，例如基本上“U形”或基本上“O形”。此外，在其它实施例中，可以在第二电介质层46和壁68之间形成粘合剂以将壁68粘附到第二电介质层46。在一个实施例中，粘合剂可以是一种带。另外，壁68可以相对于第二电介质层46成角度。在一个实施例中，壁68远离触点58、60、62、64和66成角度，使得在与触点58、60、62、64和66的相反的壁68的侧面上，壁68和第二电介质层46之间的角度较小。换句话说，在(横向地)邻近触点58、60、62、64和66的壁68的侧面上，壁68和第二电介质层46之间的角度较大。如果在形成邻近层(如第三电介质层)之后随后移除壁68，则这可能是有益的。壁68可以是任何适当的材料，例如塑料。在一个实施例中，壁68提供支撑以限定多触点弹性体接触区70，并且在后续工艺期间保持这个区域。在一个实施例中，多触点弹性体接触区70是矩形并且该区域的侧壁邻近触点58、60、62、64和66。优选的，壁68是非导电材料，从而在随后将多触点弹性体连接器插入到多触点弹性体接触区70时，优选不将其耦合到多触点弹性体连接器壁68(尽管可以)。然而，如果绝缘弹性体层与壁68接触，则多触点弹性体接触区70可以不耦合到壁68(即使壁68是导电的)。壁68优选具有将比随后形成的横向邻近层(例如，支撑层)更大的高度，以防止该横向邻近层形成在多触点弹性体接触区70内。尽管未示出，但是可以在多触点弹性体接触区70中形成材料以保护触点58、60、62、64和66不被随后形成的邻近层覆盖。选择用来保护触点58、60、62、64和66的材料可以是任何适当的材料，例如凝胶(如室温硫化(RTV)硅酮)。该材料可以充当插塞，并且在进一步工艺之后且在插入多触点弹性体连接器之前被移除。
[0033]图4示出根据一个实施例在形成横向邻近壁68而不在这些壁之间的层72之后的面板10。在一个实施例中，层72是电介质层，并且在一个实施例中它是另一种类型的材料，例如聚合物。由于层72优选是电介质层以避免短路，所以该描述将该层称为第三电介质层72，但是技术人员应当理解这仅是一个实施例。第三电介质层72可以是任何适当的材料，诸如用于第一电介质层20和第二电介质层46的材料，并且可以通过任何适当的工艺形成，例如用于形成第一电介质层20和第二电介质层46的工艺。然而，第三电介质层72不必是与第一电介质层20或第二电介质层46相同的材料或使用与形成第一电介质层20或第二电介质层46相同的工艺形成。在一个实施例中，通过在第二电介质层46上沉积液体形成第三电介质层72，使得液体邻近壁68的第二面并且防止液体到达壁68的第一面。在一个实施例中，液体包括环氧树脂。液体的粘滞度、密度和组分可以变化。之后，固化液体以完成支撑层的形成，在该实施例中其包括第三电介质层72。在形成第三电介质层72时，多触点弹性体连接器壁68(和插塞，如果存在的话)基本防止第三电介质层72在多触点弹性体接触区70内形成。(可能在多触点弹性体接触区70中形成某些最少量的第三电介质层72，但是基本上不在多触点弹性体接触区70中形成，因为在多触点弹性体接触区70中形成任意量都不阻止触点58、60、62、64和66耦合到随后放置的多触点弹性体连接器。)再一次地，可以选择壁68和第三电介质层72的高度使得在多触点弹性体接触区70中没有形成相当量的第三电介质层。在一个实施例中，第三电介质层大约为1.0mm厚并且壁68大约为1.2mm高，以供与大约1.5mm高的多触点弹性体连接器74一起使用。
[0034]半导体制造商可以在此时将面板10单颗化以形成封装的装置。另外，在单颗化之后，半导体制造商可以将封装的装置发货给客户，客户可以接着继续进一步的处理。(然而，在单颗化前可以执行未讨论但技术人员已知的附加工艺，例如在封装外形成焊料凸块或其它电触点。)如果RTV硅酮(或其它适当的材料)用作插塞，则半导体制造商可以发货具有或者不具有RTV硅酮(或其它适当的材料)的产品。RTV硅酮(或其它适当的材料)，如果存在的话，可以在运送期间保护触点58、60、62、64和66。因此，前述的图中对元件10的所有引用是对于面板10或者半导体封装10的，并且取决于单颗化是否已经发生，在这些图中可互换地使用这些术语。
[0035]图5示出根据一个实施例图4的面板或半导体封装10的顶视图。如示，多触点弹性体连接器壁68围绕触点58、60、62、64和66，以产生基本上没有第三电介质72的多触点弹性体接触区70。如图5所示，图4是沿着所有触点58、60、62、64和66(纵向的)横截面，并且图6是沿着触点58的宽度的横截面。
[0036]图6示出根据一个实施例在形成第三电介质层72之后触点58的横截面。如所示，多触点弹性体壁68基本防止在多触点弹性体接触区70中形成第三电介质层72。由于在示出的实施例中，多触点弹性体连接器长大于宽，所以在图4中多触点弹性体壁68比在图6中被进一步分开，由此，多触点弹性体接触区70长大于宽。然而，技术人员应当认识到，多触点弹性体连接器可以具有任何形状，因此多触点接触区70可以不必长大于宽。
[0037]图7示出根据一个实施例在多触点弹性体连接器接触区70内插入多触点弹性体连接器74之后图4的面板10或半导体封装10。可以利用任何方法例如手工地或用机器插入多触点弹性体连接器74。多触点弹性体连接器74包括导电弹性体层76和绝缘弹性体层78的交替层。多触点弹性体连接器接触区70长度比多触点弹性体连接器74大，由此在多触点弹性体连接器74和壁68之间存在间隙80。虽然在图7中示出两个间隙80，但是可以仅有一个间隙，因为取决于在多触点弹性体连接器接触区中怎样放置多触点弹性体连接器74，多触点弹性体连接器74的另一侧可以邻接壁68。注意，在一个实施例中，在多触点弹性体连接器接触区70中，多触点弹性体连接器74位于触点58、60、62、64和66上，并且没有填充每个这些触点58、60、62、64和66之间的间隙。还要注意，多触点弹性体连接器74在多触点弹性体连接器接触区70外延伸。换句话说，多触点弹性体连接器74具有大于壁68和第三电介质层72的高度。在一个实施例中，弹性体连接器74比壁68高0.3mm。
[0038]图8示出根据一个实施例在将多触点弹性体连接器74插入到多触点弹性体连接器接触区70之后的图6的面板10或半导体封装10。多触点弹性体连接器接触区70的宽度比多触点弹性体连接器74大，由此在多触点弹性体连接器74和壁68之间存在间隙80。虽然在图8中示出两个间隙80，但是可以仅有一个间隙，因为取决于在多触点弹性体连接器接触区70中怎样放置多触点弹性体连接器74，多触点弹性体连接器74的另一侧可以紧靠壁68。如上所述，在一个实施例中，多触点弹性体连接器74位于触点58之上。由于多触点弹性体连接器74的层是导电弹性体层76和绝缘弹性体层78的交替层(像三明治)，在沿着其宽度获得的触点58的横截面时，仅交替层之一是可见的。例如，在图8中示出绝缘弹性体层78。
[0039]图9示出根据本发明实施例在形成数字显示器82并且挤压多触点弹性体连接器74之后的图7的面板10或半导体封装10的横截面。将诸如LCD的数字显示器82(或更具体地，数字显示器82的触点)置于与多触点弹性体连接器74接触的面板10或半导体封装10上，并且施加压力使得在数字显示器82上的触点(未示出)通过多触点弹性体连接器74；触点58、60、62、64和66；通路48、50、52、54和56；触点34、36、38、40和42；通路22、24、26、28、30和32；以及触点16，耦合到半导体器件14。可以利用任何方法例如手工地或用机器施加压力。在一个实施例中，多触点弹性体连接器74被挤压其未挤压高度的大约5％到大约15％。在一个实施例中，施加大约每厘米一磅的压力。在施加压力时，多触点弹性体连接器74的高度降低而多触点弹性体连接器74的长度和宽度增加。取决于间隙80的尺寸，多触点弹性体连接器74的宽度和长度可以充分增大使得间隙80不再存在。在压力被施加到多触点弹性体连接器74时，多触点弹性体连接器74变形，尤其是在其边缘处，从而一些弹性体层弯曲，如图所示。由于与触点58、60、62、64和66的长度相比，存在如此多层的由绝缘弹性体层分开的导电弹性体层，所以形变没有产生任何对准(alignment)问题，并且对准通常不是问题。因此，导电弹性体层没有变形到使一个导电弹性体层76耦合两个相邻触点的程度。由于在一些实施例中，触点58、60、62、64和66可以是大约100毫英寸(mills)或大约1/2毫米小，并且可以存在从每英寸200到超过400个交替层，所以并不关注在变形期间的对准问题以及耦合两个触点的可能性。注意，在示出的实施例中，在挤压多触点弹性体连接器74之后，多触点弹性体连接器74的一些部分位于每个触点58、60、62、64和66之间。然而，由于触点58、60、62、64和66非常薄，在实际上多触点弹性体连接器74在触点58、60、62、64和66之间可能不是明显的，如同在图7中多触点弹性体连接器74位于触点58、60、62、64和66之上而不在触点58、60、62、64和66之间可能不是明显的一样。壁68用来约束多触点弹性体连接器74使得其无法在多触点弹性体接触区70外在长度上延伸。多触点弹性体接触区70具有向多触点弹性体连接器74提供结构的或机械的支撑，并且防止多触点弹性体连接器74扭曲或弯曲得非常严重以致其不能再用作连接器或将两个触点耦合在一起。
[0040]图10示出根据一个实施例在形成数字显示器82并且挤压多触点弹性体连接器74之后的图8的面板10或半导体封装10的横截面。在挤压之后，多触点弹性体连接器74的绝缘弹性体层78被示出为邻接壁68，并且间隙80在多触点弹性体接触区70的底角处体积减少。如上所述，在其他实施例中，取决于尺寸，间隙80的一些部分可以存在，或者间隙80可以被消除。
[0041]图11示出根据其它实施例在形成多触点弹性体接触区70之后的图2的面板10。在一个实施例中，通过刻蚀第三电介质层72形成多触点弹性体接触区70。刻蚀可以是化学刻蚀、激光刻蚀、等等、或上述的组合。在另一实施例中，通过使用掩模并且用第三电介质层72底填充(underfill)该掩模或通过使用其它方法在掩模周围形成第三电介质层72，来形成多触点弹性接触区70；在形成第三电介质层72之后移除掩模。在这个实施例中，将模(mold)(或夹具(fixture))应用在第二电介质层46之上，其防止模制化合物(或包封材料)被应用到触点58、60、62、64和66，并且模制化合物被应用到所述模。模制化合物可以是低温或高温类型，并且被固化以形成支撑层。另外，该模被移除。在这些实施例中，第三电介质层72单独形成用于多触点弹性体接触区70的结构的或机械的支撑。第三电介质层72的侧壁73将提供与壁68相同的功能。此外，如在其它实施例中一样，层72可以是除电介质层之外的其它材料。
[0042]图12示出根据一个实施例面板100或半导体封装100(对于面板100可能已经被单颗化)的一部分的横截面。面板100包括包封层104和半导体管芯102，半导体管芯102包括触点106、108和110。在半导体管芯102上形成第一电介质层112。在第一电介质层112内形成通路114、116和118。在第一电介质层112之上形成第二电介质层126。在第二电介质层126内形成通路128和129，并且在第二电介质层126之上形成触点120和122以及互连124。在通路128和130上形成的是触点132和134。触点、互连、电介质层、包封层和和半导体管芯如果不是与前面图中相同的层一致就是与其类似，因此可以是相同的材料和利用相同的工艺来形成。
[0043]有形元件136通过形成在有形元件136内的触点138和140耦合到触点132和134。有形元件136可以是上述任何有形元件，例如麦克风。注意，如果触点132和134包括铜，则希望触点138和140包括铜用于接触粘接(contact adhesion)。在一个实施例中，有形元件136包括用于将有形元件136物理耦合到触点138和140的焊球或引线。在将有形元件136置于触点138和140上(手动地或人工地)之后，执行回流工艺以将有形元件136物理粘附到触点132和134。在将有形元件136耦合到触点132和134之后，有形元件136通过触点132、143、120、122、106、108和110；以及通路128、130、114、116和118耦合到半导体管芯102。接下来，壁142(在示出的实施例中是空腔壁，例如被预制或预先形成的空腔壁)被置于有形元件136上。在一个实施例中，空腔壁142围绕有形元件136的至少一部分，并且空腔壁142具有朝向有形元件136的第一面以及远离有形元件136的第二面。空腔壁142可以是任何材料，例如陶瓷、金属、塑料、半导体材料(如硅)、等等、或上述的组合。在示出的实施例中，空腔壁142包括基本垂直的部分或侧面部分144以及基本水平的部分或顶端部分146。基本垂直的部分144每个都具有与有形元件136相邻的内部侧壁，以及外部侧壁。基本垂直的部分144可以近似垂直于电介质层126或可以相对于电介质层126成角度。在一个实施例中，基本垂直的部分144远离有形元件136成角度，使得在空腔壁142的基本垂直的部分144和电介质层126之间的小角在与有形元件136相反(即不与有形元件136横向相邻，或是空腔壁142的外侧)的空腔壁142的基本垂直的部分144的侧壁上较小。换句话说，在空腔壁142的基本垂直的部分144和电介质层126之间的大角在与有形元件136相邻的基本垂直的部分144的侧壁上较大。作为在有形元件136上形成空腔壁142的结果，在有形元件136周围形成间隙(空腔)148。在进一步讨论之后将被更好地理解的是，空腔壁68在后续工艺期间保护有形元件136。换句话说，空腔壁68保护有形元件136免受导电(如金属)层或其它层的影响。因此，壁68防止导电层或其它层形成在间隙148中以及与有形元件136接触。
[0044]图13示出根据一个实施例在形成支撑层之后的图12的面板100或半导体封装100。支撑层150可以是任何适当的材料，例如之前在上面讨论的电介质层。空腔壁142的基本垂直的部分144防止支撑层150形成在间隙148中。因此，支撑层150不与有形元件136接触。类似地，基本水平的部分146可以防止支撑层150形成在间隙148中。然而，如下面将示出的，可以不需要基本水平的部分146来保护有形元件136免受支撑层150的影响。
[0045]图14示出根据一个实施例在移除空腔壁142以形成开口152之后图13的面板100或半导体封装100。为了移除空腔壁142，可以将真空应用于空腔壁142的基本水平的部分146，然后施加力以从支撑层150之间移除空腔壁142。如上所述，可能期望使空腔壁142的基本垂直的壁144相对于电介质层126倾斜或成一定角度以有助于移除工艺。虽然基本水平的部分146可以不用于防止支撑层150被形成为与有形元件136接触，但是基本水平的部分146可以用于移除空腔壁142。任何其它适当的工艺可以用于移除空腔壁142。然而，在一个实施例中，可以不在此时移除空腔壁142。代替地，可以进行单颗化(如果之前没有进行过)并且可以将具有空腔壁142的半导体封装100发货给客户。接着，客户可以移除空腔壁142。无论何时移除空腔壁142，在一些实施例中移除空腔壁142以通过形成开口152来暴露有形元件136。在一个实施例中，开口152是从支撑层150的顶表面向由支撑层150横向围绕的有形元件(的至少一部分)延伸的区域。在一些实施例中，期望暴露有形元件136以使有形元件136可以执行其功能。例如，如果有形元件136是麦克风，则移除空腔壁142以使麦克风可以接收声波并且转换声波以及将它们发送到半导体管芯102。在示出的实施例中，开口152具有向外倾斜的侧壁，从而开口的顶部比底部大。开口152的侧壁向外的倾斜可以允许有形元件136更好地接收信号(如麦克风能接收更多的声波)。然而，技术人员应当认识到，开口152的侧壁可以具有任何角度并且可以是任何形状。例如，侧壁可以基本垂直于电介质层126并且从顶视图可以形成任何形状，例如方形、圆形、矩形、等等。
[0046]图15示出根据其它实施例具有一部分空腔壁142或不同的空腔壁142的面板100或半导体封装100的横截面。图15中的空腔壁142仅包括基本垂直的部分而不包括图12和13的空腔壁的基本水平的部分，因此，其可以是空腔壁的一部分或不同的空腔壁。在一个实施例中，基本水平的部分从未存在。在另一实施例中，基本水平的部分被移除。因此，空腔壁的顶部的至少一部分被移除或从未存在，以便暴露有形元件136。移除的部分可以通过任何工艺被移除，例如通过锯割、激光切割以及碾磨。在这个实施例中，由于即使在空腔壁142存在时有形元件136也被暴露，所以半导体制造商在发货前或客户可以不移除空腔壁142。因此，通过使用暴露有形元件的空腔壁或者其一部分被移除以暴露有形元件的空腔壁，即使当有形元件136正在被客户用于其预定目的时，有形元件136(或其一部分)也可以保留。如果空腔壁被保留在有形元件之上并且它具有凸出在最顶层(如电介质层126)的表面之上的基本水平的部分，则最顶层的表面可以被磨(lapped)平以打开空腔壁并且移除至少一部分所述基本水平的部分。如果空腔壁保留在有形元件之上并且它被形成为与要形成的最顶层相平或在最顶层之下，则可以使用激光削减(laser abatement)工艺或其它适当的工艺打开空腔。如图15所示，如果支撑层150具有等于或小于空腔壁142的垂直高度的厚度，则可能不会在开口152内形成支撑层150，因此，不需要空腔壁142的基本水平的部分保护有形元件136。(如果空腔壁142相对于电介质层126成除了90度之外的角度，则由于垂直高度可以小于侧壁的长度，所以空腔壁142的垂直高度是空腔壁142从电介质层126到空腔壁142最上面的部分的高度，而不是侧壁的长度。)
[0047]图12-15所示的有形元件136被形成在半导体管芯102上。因此，在一些实施例中，有形元件136位于与半导体管芯102不同的高度。技术人员将认识到，有形元件136还可以位于半导体管芯102之下。无论有形元件136是在半导体管芯102之上还是之下，它都耦合到半导体管芯102(如通过触点132、134、120、122、124、138、140、106、108和110以及通路12、130、114、116和118)。在另一实施例中，有形元件与半导体管芯在相同的高度。在一些实施例中，有形元件横向地邻近其耦合的半导体管芯。
[0048]图16示出根据一个实施例的面板100或半导体封装100的横截面，其中半导体管芯102以及耦合到该半导体管芯102的有形元件160在同一层中并且彼此相邻。在图12-15中，互连124被示出为耦合到图中未示出的另一元件，但在图16中，互连通过触点110和164以及组件160耦合到有形元件160。组件160可以是另一半导体管芯并且有形元件可以是例如麦克风或LED。空腔壁166包括基本垂直的部分和基本水平的部分，但是，如前面讨论的，基本水平的部分可以不存在。另外，基本垂直的部分被示出为相对于组件160成一定角度，但如前面所讨论的，也可以成任何角度，包括基本垂直于组件160。在形成电介质112，通路114、116和118，电介质126，互连124，触点120和122，通路128和130，以及触点132和134之前，使用之前论述的任何工艺将空腔壁166置于组件160上。在这个实施例中，空腔壁166防止有形元件162形成电介质112、126或用于形成与有形元件162接触的导电区114、116、118、120、122、124、128、130、132和134的导电层。尽管空腔壁166可以是任何材料，但希望是这样的材料(如塑料)，即可以将用于形成导电区的材料(如铜)从该材料移除。在形成后面将图案化以形成触点120、122、132和134以及互连124的导电层时，可以在空腔壁166的基本水平的部分上形成该导电层，并且这部分的导电层应当被移除。
[0049]图17示出在一个实施例中在移除空腔壁166之后的图16的面板100或半导体封装100。可以使用之前描述的用于移除图14中的空腔壁的任何工艺移除空腔壁166。通过移除空腔壁144，形成开口170。开口170至少暴露有形元件162；它还可以暴露邻近有形元件162的、组件的其它部分(如组件160的附加部分)，如图17所示。之后可以执行进一步的工艺处理。例如，焊料球或其它元件可以耦合到触点132和134。
[0050]因此，现在可以理解怎样在电介质层之上形成支撑层以及在有形元件(如触点)之上保留开口，其中开口(如多触点弹性体连接器接触区70)具有围绕有形元件(如触点58、60、62、64和66)的侧壁(如在一个实施例中的侧壁73)。支撑结构可以是材料的支撑层(如第三电介质层72)、壁(如壁68)、插塞、或其它类似结构、或上述的组合。在一个实施例中，侧壁(无论它是否为例如侧壁73或壁68的侧壁)用于接收多触点弹性体连接器74。在一个实施例中，壁68用于在后续工艺期间保护有形元件，并且在后面被移除以暴露有形元件。在一个实施例中，尽管壁保护有形元件免受后续工艺的影响，但它后来不被移除。
[0051]也应当理解的是，多触点弹性体连接器可以是在半导体封装内的半导体管芯和外部组件之间的接口和互连。在一个实施例中，形成空腔并且使用可移除的插塞保护触点。在上面的那些图中，半导体管芯14的正面上形成多触点弹性体连接器、有形元件或两者，但是技术人员将认识到，多触点弹性体连接器、有形元件、或两者可以在半导体管芯14的底面上也形成，或替换的，在半导体管芯14的底面上形成。此外，在其它实施例中，半导体器件14也可以包括在与其中设置触点的正面的相反的装置的背面上的触点。
[0052]至此，应当理解，已经提供一种利用构建(build-up)技术制造并且嵌入具有多触点弹性体接触区和多触点弹性体连接器的封装的低成本方法，用以产生暴露元件的封装装置。由于在一层或多层之间路由或再分布互连以使封装的面积最小化，所以所得到的封装可以是再分布芯片封装(redistributed chip package，RCP)。不需要用引线接合或传统的衬底(引线架或封装衬底)来形成RCP。这增加产率并且降低成本。
[0053]在前面的说明书中，已经参考具体实施例描述本发明。然而，本领域技术人员应当理解，可以进行各种修改和变化，而不偏离由下面的权利要求所阐明的本发明的范围。因此，说明书和图将被认为是说明性的而不是限制性的意义，并且所有这样的修改将被包括在本发明的范围之内。
[0054]益处、优点、问题的解决方案，以及可能使任何益处、优点或解决方案出现或变得更加显著的任何元素，不应被理解为任何或全部的权利要求的关键的、要求的或必需的特征或元素。本文中使用的术语“一”被定义为一个或多于一个，即使其它元件在权利要求书或说明书中被清楚地声明为是一个或多个。本文使用的术语“多个”被定义为两个或多于两个。本文使用的术语“另一”被定义为至少第二或至少更多。本文使用的术语“耦合”被定义为连接，不过不必直接地连接，也不必机械地连接。此外，说明书和权利要求中的术语“前”、“后”、“顶”、“底”、“之上”、“之下”、等等(如果有的话)是用于描述的目的，且并不必然描述不变的相对位置。应当理解，如是如此使用的术语在适当的环境下是可互换的，从而使得本文描述的本发明的实施例例如能够在除了这里示出或以其他方式描述的这些取向之外的取向上工作。

Claims (19)

1.一种形成具有半导体器件的被封装的装置的方法，该半导体器件具有第一主表面和第二主表面，该方法包括：
在所述半导体器件的第二主表面上和所述半导体器件的侧面周围形成包封层，并且保留第一半导体器件的所述第一主表面暴露；
在所述第一主表面上形成第一绝缘层；
在所述第一绝缘层中形成多个通路；
形成通过多个第一通路到所述半导体器件的多个触点，其中所述多个触点中的每一个具有在所述第一绝缘层之上的表面；以及
在所述第一绝缘层上形成支撑层，保留在所述多个第一触点上的开口，其中所述开口具有围绕所述多个触点的侧壁。
2.根据权利要求1的方法，其中所述形成所述支撑层的步骤特征还在于，所述侧壁用于接收多触点弹性体连接器。
3.根据权利要求1的方法，其中所述形成多个第一触点的步骤特征还在于，所述多个触点的表面在一条线上。
4.根据权利要求3的方法，其中所述形成所述支撑层的步骤特征还在于，所述开口是矩形的并且所述侧壁与所述多个触点邻近。
5.根据权利要求1的方法，其中所述形成所述支撑层的步骤包括：
在所述第一绝缘层上和所述多个触点周围放置连接器壁，所述连接器壁具有朝向所述多个触点的第一面以及远离所述多个触点的第二面，其中所述第一面包括所述侧壁；以及
在放置所述连接器壁的步骤之后，在所述第一绝缘层上沉积液体，使得所述液体与所述第二面邻近并且防止所述液体到达所述第一面；以及
固化所述液体以完成所述支撑层的形成。
6.根据权利要求5的方法，其中所述沉积所述液体的步骤特征还在于，所述液体包括环氧树脂。
7.根据权利要求6的方法，其中所述放置所述连接器壁的步骤特征还在于，所述连接器壁包括塑料。
8.根据权利要求1的方法，其中所述形成所述支撑层的步骤包括：
在所述第一绝缘层上形成基于聚合物的电介质层；以及
在所述基于聚合物的电介质层中刻蚀开口。
9.根据权利要求1的方法，其中所述形成所述支撑层的步骤包括：
将模应用在所述第一绝缘层之上，其防止模制化合物被用于所述多个触点；
将所述模制化合物应用到所述模；以及
固化所述模制化合物以形成所述支撑层。
10.根据权利要求1的方法，还包括用凝胶填充所述开口。
11.一种封装的半导体器件，包括：
具有第一主表面和第二主表面的半导体器件；
在所述第二主表面上和所述半导体器件的侧面周围的包封物；
在所述第一主表面上的第一绝缘层；
在所述第一绝缘层中的多个通路；
通过多个第一通路到所述半导体器件的多个触点，其中所述多个触点中的每一个具有在所述第一绝缘层之上的表面；以及
在所述第一绝缘层上的支撑层，具有在所述多个第一触点上的开口，其中所述开口具有围绕所述多个触点的侧壁。
12.根据权利要求1的封装的半导体器件，其中所述侧壁包括用于接收多触点弹性体连接器的装置。
13.根据权利要求11的封装的半导体器件，其中：
所述开口是矩形的；
所述侧壁与所述多个触点邻近；以及
所述多个触点在一条线上。
14.根据权利要求11的封装的半导体器件，还包括在所述第一绝缘层上和所述多个触点周围的连接器壁，所述连接器壁具有朝向所述多个触点的第一面以及远离所述多个连接器的第二面，其中所述第一面包括所述侧壁。
15.根据权利要求15的封装的半导体器件，其中所述多个触点与在所述半导体器件的所述第一表面上的表面触点接触。
16.一种形成封装的装置的方法，所述封装的装置具有半导体器件，该半导体器件具有第一主表面和第二主表面，该方法包括：
在所述半导体器件的第二主表面上和所述半导体器件的侧面周围形成包封层，并且保留第一半导体器件的所述第一主表面暴露；
在所述第一主表面上形成第一绝缘层；
在所述第一绝缘层中形成多个通路；
形成通过多个第一通路到所述半导体器件的多个触点，其中所述多个触点中的每一个具有在所述第一绝缘层之上的表面；以及
在所述第一绝缘层上形成支撑层，保留在所述多个第一触点上的开口，其中所述开口具有接收多触点弹性体连接器的侧壁装置。
17.根据权利要求17的方法，其中所述形成所述支撑层的步骤包括：
在所述第一绝缘层上和所述多个连接器周围放置连接器壁，所述连接器壁具有朝向所述多个触点的第一面以及远离所述多个连接器的第二面，其中所述第一面包括所述侧壁；
在放置所述连接器壁的步骤之后，在所述第一绝缘层上沉积液体，使得所述液体与所述第二面邻近并且防止所述液体到达所述第一面；以及
固化所述液体以完成所述支撑层的形成。
18.根据权利要求17的方法，其中所述形成所述支撑层的步骤包括：
在所述第一绝缘层上形成第二绝缘层；以及
在所述第二绝缘层中刻蚀所述开口。
19.根据权利要求17的方法，其中所述形成所述支撑层的步骤包括：
将模应用在所述第一绝缘层上，其防止模制化合物被应用于所述多个触点；以及
应用所述模制化合物到所述模；以及
固化所述模制化合物以形成所述支撑层。
CN200780039517XA 2006-11-17 2007-10-03 具有多触点弹性体连接器接触区的装置的封装方法及装置 Expired - Fee Related CN101529587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/561,234 2006-11-17
US11/561,234 US7807511B2 (en) 2006-11-17 2006-11-17 Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
PCT/US2007/080241 WO2008060772A1 (en) 2006-11-17 2007-10-03 Method of packaging a device having a multi-contact elastomer connector contact area and device thereof

Publications (2)

Publication Number Publication Date
CN101529587A true CN101529587A (zh) 2009-09-09
CN101529587B CN101529587B (zh) 2011-10-05

Family

ID=39402805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780039517XA Expired - Fee Related CN101529587B (zh) 2006-11-17 2007-10-03 具有多触点弹性体连接器接触区的装置的封装方法及装置

Country Status (4)

Country Link
US (1) US7807511B2 (zh)
CN (1) CN101529587B (zh)
TW (1) TW200830513A (zh)
WO (1) WO2008060772A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117262A (zh) * 2011-11-16 2013-05-22 东琳精密股份有限公司 具有连接接口的电子装置、其电路基板以及其制造方法
CN104952865A (zh) * 2014-03-28 2015-09-30 英特尔公司 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224771B (zh) * 2008-10-31 2015-04-01 太阳诱电株式会社 印刷线路板及其制造方法
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
US8482136B2 (en) * 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088546A (en) * 1977-03-01 1978-05-09 Westinghouse Electric Corp. Method of electroplating interconnections
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US4866501A (en) 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6400573B1 (en) 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US5438877A (en) * 1994-06-13 1995-08-08 Motorola, Inc. Pressure sensor package for reducing stress-induced measurement error
US6254815B1 (en) * 1994-07-29 2001-07-03 Motorola, Inc. Molded packaging method for a sensing die having a pressure sensing diaphragm
US6148673A (en) * 1994-10-07 2000-11-21 Motorola, Inc. Differential pressure sensor and method thereof
US5967844A (en) * 1995-04-04 1999-10-19 Berg Technology, Inc. Electrically enhanced modular connector for printed wiring board
US5746307A (en) * 1997-04-07 1998-05-05 Motorola, Inc. Switch assembly for a portable radio
US5977826A (en) * 1998-03-13 1999-11-02 Behan; Scott T. Cascaded error correction in a feed forward amplifier
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
GB9818840D0 (en) * 1998-08-29 1998-10-21 Koninkl Philips Electronics Nv Personal communications apparatus
KR100300527B1 (ko) * 1998-09-03 2001-10-27 윤덕용 밀봉형무선압력측정소자및그제조방법
US6346742B1 (en) * 1998-11-12 2002-02-12 Maxim Integrated Products, Inc. Chip-scale packaged pressure sensor
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6350623B1 (en) 1999-10-29 2002-02-26 California Institute Of Technology Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
US6307282B1 (en) * 1999-12-06 2001-10-23 Motorola, Inc. Smart switch
NL1014082C2 (nl) 2000-01-17 2001-07-18 Franciscus Antonius Maria Van Systeem voor het verbinden van elementen.
US6401545B1 (en) * 2000-01-25 2002-06-11 Motorola, Inc. Micro electro-mechanical system sensor with selective encapsulation and method therefor
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6890829B2 (en) * 2000-10-24 2005-05-10 Intel Corporation Fabrication of on-package and on-chip structure using build-up layer process
US6441753B1 (en) * 2000-10-25 2002-08-27 Motorola, Inc. Multi-function key assembly for an electronic device
GB2371436B (en) * 2001-01-22 2004-09-08 Nokia Mobile Phones Ltd Portable telephone
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
GB0115793D0 (en) 2001-06-28 2001-08-22 Univ Cranfield A novel mediator for electrochemical detection
CN2534677Y (zh) 2002-01-21 2003-02-05 威盛电子股份有限公司 可插拔集成电路装置
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
WO2004034759A1 (ja) * 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US7053799B2 (en) * 2003-08-28 2006-05-30 Motorola, Inc. Keypad with illumination structure
TWI251920B (en) 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7015075B2 (en) 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US20050242425A1 (en) 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
US20060146027A1 (en) * 2004-12-31 2006-07-06 Tracy James L Keypad and button mechanism having enhanced tactility
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US20080119004A1 (en) * 2006-11-17 2008-05-22 Burch Kenneth R Method of packaging a device having a keypad switch point

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117262A (zh) * 2011-11-16 2013-05-22 东琳精密股份有限公司 具有连接接口的电子装置、其电路基板以及其制造方法
CN104952865A (zh) * 2014-03-28 2015-09-30 英特尔公司 电子封装和将第一管芯连接到第二管芯以形成电子封装的方法

Also Published As

Publication number Publication date
CN101529587B (zh) 2011-10-05
US20080116573A1 (en) 2008-05-22
TW200830513A (en) 2008-07-16
WO2008060772A1 (en) 2008-05-22
US7807511B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN101529587B (zh) 具有多触点弹性体连接器接触区的装置的封装方法及装置
TWI377658B (en) Integrated circuit package system with leadframe array
CN101278383B (zh) 电子电路装置及其制造方法
CN102884623A (zh) 在介电体上具有端子的微电子封装
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
CN102299082A (zh) 半导体承载元件的制造方法及应用其的封装件的制造方法
CN1723567A (zh) 具有外露的集成电路设备的封装
CN103367265B (zh) 多层半导体装置、印刷电路板和多层半导体装置制造方法
CN101335265A (zh) 具有晶粒功能之半导体封装结构
US7745244B2 (en) Pin substrate and package
TW390014B (en) Semiconductor device and method for manufacturing the same
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
US8631566B2 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
US7696016B2 (en) Method of packaging a device having a tangible element and device thereof
TWI620258B (zh) 封裝結構及其製程
CN211125635U (zh) 半导体设备和电子设备
US20060170080A1 (en) Semiconductor device having directly attached heat spreader
JP5080551B2 (ja) 半導体装置の製造方法
CN103531695A (zh) 发光装置用封装成形体及采用了其的发光装置
CN103137498B (zh) 半导体封装结构及其制作方法
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
TW200529383A (en) Electrode package for semiconductor device
TW434665B (en) Multi-chip module structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20191003

CF01 Termination of patent right due to non-payment of annual fee