CN101236993A - 薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN101236993A
CN101236993A CNA200810009260XA CN200810009260A CN101236993A CN 101236993 A CN101236993 A CN 101236993A CN A200810009260X A CNA200810009260X A CN A200810009260XA CN 200810009260 A CN200810009260 A CN 200810009260A CN 101236993 A CN101236993 A CN 101236993A
Authority
CN
China
Prior art keywords
film
conductive layer
zone
semiconductor film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810009260XA
Other languages
English (en)
Other versions
CN101236993B (zh
Inventor
竹口彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101236993A publication Critical patent/CN101236993A/zh
Application granted granted Critical
Publication of CN101236993B publication Critical patent/CN101236993B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

在具有使用半导体膜的薄膜晶体管的显示装置中，得到初始故障较少并且能够进行薄膜晶体管的小型化引起的高精细的显示的显示装置。在多晶半导体膜(4)的上层隔着栅极绝缘膜(5)形成栅电极(6)的薄膜晶体管中，多晶半导体膜(4)和栅电极(6)交叉的区域的多晶半导体膜(4)的图形端部剖面的锥角θ2形成得比其以外的区域的锥角度θ1低。

Description

薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置
技术领域
本发明涉及薄膜晶体管的结构和制法、以及使用该薄膜晶体管的显示装置。
背景技术
作为以往的一般的薄型面板之一的液晶显示装置(LCD)有效利用低功耗或小型轻量的优点而被广泛使用于个人计算机的监视器或者便携信息终端设备的监视器中。此外，近年来，作为TV用途，被广泛使用，阴极射线管是公知的。并且，消除在液晶显示装置中成为问题的视角或者对比度的限制、或者针对动态图像对应的高速响应的追随困难的问题的自发光型中有效利用宽视角、高对比度、高速响应等LCD中不存在的特长的EL元件这样的发光体使用于像素显示部的电场发光型EL显示装置也作为下一代的薄型面板用器件来使用。
在这样的显示装置的像素区域上形成薄膜晶体管(TFT)等开关元件。作为常用的TFT，可列举出使用了半导体膜的MOS结构。在TFT中，存在反堆叠型或顶栅型的种类，半导体膜也具有非晶半导体膜和多晶半导体膜，但是，可根据显示装置的用途或性能适当地选择它们。在小型的面板中，在能够提高显示区域的开口率的这一点上，多使用能使TFT的小型化的多晶半导体膜。
将使用了多晶半导体膜的薄膜晶体管(LTPS-TFT)使用于显示装置外围的电路形成中，由此，减少IC以及IC安装衬底，可简化显示装置的外围，能实现窄边缘高可靠性的显示装置。此外，在显示装置中，不仅按照每个像素的开关Tr的电容变小，而且与漏极侧连接的保持电容的面积也缩小，所以，能够实现高分辨率、高开口率的液晶显示装置。因此，在以便携电话用程度的小型面板QVGA(像素数：240×320)或VGA(像素数：480×640)的高分辨率液晶显示装置中，LTPS-TFT起到主导作用。这样，LTPS-TFT与非晶硅TFT相比较，在性能方面，有很大的优点，可以预想到今后高精细化发展。
作为LTPS-TFT中所使用的多晶半导体膜的制作方法，公知如下方法：首先，作为衬底上的基底膜而形成的氧化硅膜等的上层上形成非晶半导体膜之后，照射激光，由此，使半导体膜多晶化。(例如，参照专利文献1)公知在制作这样的多晶半导体膜之后来制造TFT的方法。具体地说，首先，在多晶半导体膜上形成由氧化硅膜构成的栅极绝缘膜，形成栅电极之后，隔着栅极绝缘膜在多晶半导体膜中引入磷或者硼等杂质，由此，形成源极漏极区域。然后，以覆盖栅电极或者栅极绝缘膜的方式形成层间绝缘膜之后，在层间绝缘膜和栅极绝缘膜上开出到达源极漏极的接触孔。在层间绝缘膜上形成金属膜，以与形成在多晶半导体膜上的源极漏极区域连接的方式进行构图来形成源极漏极电极。然后，以与漏电极连接的方式形成像素电极或自发光元件，由此，形成顶栅型的TFT。
在LTPS-TFT中，一般使用顶栅型的TFT。在该TFT中，作为栅极绝缘膜，使用以100nm左右的非常薄的膜厚所形成的氧化硅膜，被栅电极和多晶半导体夹持，形成MOS结构。并且，对于该氧化膜来说，被引入杂质而低电阻化之后的多晶半导体膜和导电膜夹持，在形成保持电容中使用，由于其膜厚较薄，能够使保持电容面积较小，有助于高精细化。
但是，关于栅极绝缘膜，其膜厚非常薄，所以，特别是在形成在栅极绝缘层的下层的多晶半导体膜的端部，存在栅极绝缘膜的电耐压较低的问题。对于该问题，以成为锥形形状的方式对半导体膜的图形端部进行加工，提高栅极绝缘膜的覆盖性，由此进行应对。(例如，参照专利文献2)在锥形形状的加工中，有时使用利用干法刻蚀的抗蚀剂后退法。(例如，参照专利文献3)并且，还公知利用抗蚀剂的体积的不同来形成不同的锥形形状的方法。(例如，参照专利文献4)
专利文献1  特开2003-17505号公报(图2)
专利文献2  特开平8-255915号公报(图2)
专利文献3  特开2004-294805号公报(第9页)
专利文献4  特开2006-128413号公报(图3c)
但是，在使用抗蚀剂后退法的方法中，多晶半导体膜全部的图形端部被加工成锥形形状，所以，存在如下问题。即，在作成抗蚀剂的掩模时，需要预先估计抗蚀剂后退量，对多晶半导体膜的图形间的空间进行测量，所以，对于细微化、高精细化是不利的。在需要是锥形形状的部分、和为了使精细化优先而不需要是锥形形状的部分混合存在的情况下，该问题更加严重。因此，需要提高栅极绝缘膜的电耐压得到可靠性较高的薄膜晶体管，并且，使图形的版面面积较小并进行薄膜晶体管的细微性，得到高精细的显示装置。
发明内容
本发明的薄膜晶体管的多晶半导体膜的图形端部的锥形形状具有至少两种锥角，在需要锥形加工之处锥角最低。并且，具体地说，多晶半导体膜和栅电极交叉的区域的多晶半导体膜的锥角形成得比其以外的锥角低。
在本发明的薄膜晶体管中，对于多晶半导体膜的图形端部来说，至少在和栅电极交叉的区域作成较低的锥角，由此，可充分保持形成在其表面的栅极绝缘膜的覆盖性，在不与栅电极交叉的区域，因为抑制抗蚀剂后退的锥形形状，所以，能够使多晶半导体膜的版面面积的较小。因此，提高薄膜晶体管的栅极绝缘膜的电耐压，得到可靠性较高的薄膜晶体管，并且，使版面面积较小，可进行薄膜晶体管的细微化，得到高精细的显示装置。并且，本发明不仅可应用于液晶显示装置，也可应用于EL显示装置等有源矩阵型显示装置。
附图说明
图1是表示实施方式1的TFT衬底的结构的平面图。
图2是实施方式1的TFT的平面图。
图3是实施方式1的TFT的剖面图。
图4是表示实施方式1的TFT的第一次照相制版的曝光的步骤剖面图。
图5是表示实施方式1的TFT的第一次照相制版的显影后的步骤剖面图。
图6是表示实施方式1的TFT的第一次刻蚀后的步骤剖面图。
图7是表示实施方式1的TFT的离子掺杂后的步骤剖面图。
图8是表示实施方式1的TFT的接触孔开口后的剖面图。
图9是表示形成与实施方式1的TFT连接的像素电极后的步骤剖面图。
图10是表示实施方式1的TFT的多晶半导体膜的锥角和绝缘耐压的关系的图表。
具体实施方式
实施方式1
首先，使用图1对应用了本发明的TFT衬底的有源矩阵型的显示装置进行说明。图1是表示显示装置中所使用的TFT衬底的结构的正面图。对于本发明的显示装置来说，以液晶显示装置为例进行说明，但是，只是例子，也可使用有机EL显示装置等平面型显示装置(平面显示器)等。
本发明的显示装置具有TFT衬底110。TFT衬底110例如是TFT阵列衬底。在TFT阵列衬底110中，设置显示区域111和以包围显示区域111的方式所设置的框架区域112。在该显示区域111中，形成多个栅极布线(扫描信号线)121和多个源极布线(显示信号线)122。多个栅极布线121平行地设置。同样，多个源极布线122平行地设置。源极布线121和源极布线122彼此交叉地形成。栅极布线121和源极布线122正交。并且，由临接的栅极布线121和源极布线122包围的区域成为像素117。因此，在TFT阵列衬底110中，像素117矩阵状地排列。并且，与栅极布线121平行地形成横跨像素117的存储电容布线123。
并且，在TFT阵列衬底110的框架区域112设置扫描信号驱动电路115和显示信号驱动电路116。栅极布线121从显示区域111延伸设置到框架区域112。栅极布线121在TFT阵列衬底110的端部与扫描信号驱动电路115连接。源极布线122也同样地，从显示区域111延伸设置到框架区域112。栅极布线122在TFT阵列衬底110的端部与显示信号驱动电路116连接。在扫描信号驱动电路115的附近，连接外部布线118。此外，在显示信号驱动电路116的附近，连接外部布线119。外部布线118、119例如是FPC(Flexible Printed Circuit：柔性印刷电路)等的布线衬底。
通过外部布线118、119向扫描信号驱动电路115以及显示信号驱动电路116供给来自外部的各种信号。扫描信号驱动电路115基于来自外部的控制信号，将栅极信号(扫描信号)向栅极布线121供给。基于该栅极信号，依次选择栅极布线121。显示信号驱动电路116基于来自外部的控制信号或者显示数据向源极布线122供给显示信号。由此，可将对应于显示数据的显示电压向各像素117供给。
在像素117内形成至少一个TFT120、与TFT120连接的存储电容元件130。TFT120配置在源极布线122和栅极布线121的交叉点附近。例如，该TFT120向像素电极供给显示电压。即，根据来自栅极布线121的栅极信号，作为开关元件的TFT120导通。由此，从源极布线122向与TFT的漏电极连接的像素电极施加显示电压。并且，在像素电极和对置电极之间产生对应于显示电压的电场。另一方面，存储电容元件130不仅与TFT120电连接，而且通过存储电容布线123与对置电极电连接。因此，存储电容元件130与像素电极和对置电极之间的电容并联连接。此外，在TFT衬底110的表面形成取向膜(未图示)。
并且，与TFT衬底110对置地配置对置衬底。对置衬底例如是滤色片衬底，配置在可视侧。在对置衬底上形成滤色片、黑矩阵(BM)、对置电极以及取向膜等。并且，也存在对置电极配置在TFT衬底110侧的情况。并且，在TFT衬底110和对置衬底之间夹持液晶层。即，在TFT衬底110和对置衬底之间注入液晶。并且，在TFT衬底110与对置衬底的外侧的面设置偏光板以及相位差板。此外，在液晶显示面板的可视侧的相反侧，配置背光灯等。
利用像素电极和对置电极之间的电场来驱动液晶。即，衬底间的液晶的取向方向改变。由此，通过液晶层的光的偏振状态改变。即，由于液晶层，通过偏光板而成为直线偏振光的光的偏振状态改变。具体地说，来自背光灯的光由于阵列衬底侧的偏光板而变为直线偏振光。并且，该直线偏振光通过液晶层，由此，偏振状态改变。
因此，根据偏振状态，通过对置衬底侧的偏光板的光量改变。即，从背光灯透过液晶显示面板的透过光中的通过可视侧的偏光板的光的光量改变。液晶的取向方向根据所施加的显示电压而改变。因此，对显示电压进行控制，由此，能够改变通过可视侧的偏光板的光量。即，按每个像素改变电压，由此，能够显示所希望的图像。即，在这一系列的动作中，在存储电容元件130中，与像素电极和对置电极之间的电场并列地形成电场，由此，有助于显示电压的保持。
然后，使用图2、图3(a)、图3(b)对设置在TFT衬底110上的TFT120的结构进行说明。图2是TFT120的平面图，图3(a)是在图2中以A-A表示之处的剖面图，图3(b)是在图2中以B-B表示之处的剖面图。以下，使用图2、图3(a)、图3(b)对本发明的实施方式进行说明。在玻璃衬底1上的SiN膜2和SiO2膜3上形成由多晶硅等构成的多晶半导体膜4，作为第一导电层，多晶半导体膜4分为源极区域4a、沟道区域4b、漏极区域4b。在源极区域4a和漏极区域4b中引入杂质，与沟道区域4c相比，成为低电阻。此外，多晶半导体膜4的图形端部的剖面以成为锥形形状的方式进行加工，作为锥角，示出图3(a)的θ1和图3(b)的θ2这两种。锥角的这样的不同所带来的效果后述。
以覆盖多晶半导体膜4和SiO2膜3上的方式形成作为由SiO2构成的绝缘膜的栅极绝缘膜5，在栅极绝缘膜5上形成作为第二导电层的第二栅电极6。作为第二导电层的第二栅电极6隔着形成在第一导电层即多晶半导体膜4上的作为绝缘膜的栅极绝缘膜5，以具有与多晶半导体膜4交叉的区域的方式配置。此处，在交叉的区域，由图3(a)可知，栅电极6隔着栅极绝缘膜5与沟道区域4c对置。并且，在以覆盖栅电极6的方式所形成的层间绝缘膜7和栅极绝缘膜5上开出接触孔8，层间绝缘膜7上的源电极9a、漏电极9b通过接触孔8分别与源极区域4a和漏极区域4b连接。此处未图示，但是，源电极9a或者漏电极9b与像素电极连接，对液晶或者自发光材料等的光电材料施加电压，由此，进行显示。
此处，如作为剖面图的图3(a)、图3(b)可知，作为多晶半导体膜4的图形端部的锥角，有与栅电极6交叉的区域的锥角θ2和不与栅电极6交叉地与邻接的多晶半导体膜4对置的区域的锥角θ1。在本发明的实施方式中，以θ2比θ1低为特征。因此，在多晶半导体膜4的图形端部，因为以具有良好的覆盖性的方式形成栅电极6，所以，能够充分抑制在栅电极6和多晶半导体膜4之间所产生的绝缘破坏等不良。此处，图10示出锥角和栅极绝缘膜5的绝缘耐压的关系。由图10可知，在锥角为50℃以下的范围，随着锥角的减小，绝缘耐压提高。从绝缘耐压的观点看，看不到锥角的下限值，但是，实际上，在锥角小于20°的情况下，在TFT特性中，因为出现所谓的峰特性，所以不优选。因此，锥角优选在20°以上且50°以下的范围。并且，在不与栅电极6交叉、不需考虑所述的绝缘破坏的区域，例如，多晶半导体膜4的邻接间的区域，因为不需要较低的锥角，所以，能够抑制多晶半导体膜4的构图时的抗蚀剂后退量，能够有助于版面面积的缩小化或薄膜晶体管的细微化。
使用图4到图8对本实施方式的TFT衬底的制造方法进行说明。图4到图8是表示图3(a)或图3(b)所示的剖面图的制造步骤的步骤剖面图。例如，图4(a)相当于图3(a)的步骤剖面图，图4(b)相当于图3(b)的步骤剖面图。首先，在图4(a)、图4(b)中，在玻璃衬底或者石英衬底等具有透过性的作为绝缘性衬底的玻璃衬底1上，使用CVD法，形成作为透过性绝缘膜的SiN膜2或者SiO2膜3，作为多晶半导体膜4的基底膜。在本实施方式中，在玻璃衬底上，形成40～60nm的膜厚的SiN膜，并且，作成以180～220nm的膜厚形成SiO2膜的层叠结构。这些基底膜是以主要防止来自玻璃衬底1的Na等的可动离子向多晶半导体膜4扩散为目的而设置的，并不限于所述的结构或者膜厚。
在基底膜之上利用CVD法形成非晶半导体膜。在本实施方式中，使用硅膜作为非晶半导体膜。硅膜形成为30～100nm的膜厚，优选为40～80nm的膜厚。这些基底膜以及非晶半导体膜优选在同一装置或者同一室内连续地形成。由此，能够防止存在于大气气氛中的硼等的污染物质进入各膜的界面。并且，优选在形成非晶半导体膜之后在高温中进行退火。这是为了降低利用CVD法所形成的非晶半导体膜的膜中含有的很多的氢而进行的。在本实施方式中，将在氮气氛的低真空状态下所保持的室内加热到480℃左右，将形成有非晶半导体膜的衬底保持45分钟。预先进行这样的处理，由此，在将非晶半导体膜结晶化时，即使温度上升也不会引起氢的过激的脱离。并且，能够抑制在非晶半导体膜结晶化后产生的表面龟裂。
并且，以缓冲氢氟酸酸等刻蚀除去形成在非晶半导体膜表面上的自然氧化膜。然后，一边对非晶半导体膜吹氮等的气体，一边从非晶半导体膜之上照射激光。激光通过预定的光学系统，变换为线状的光束后，对非晶半导体膜进行照射。在本实施方式中，作为激光，使用YAG激光器的二次谐波(振荡波长：532nm)，但是，也可取代YAG激光器的二次谐波而使用准分子激光器。此处，一边喷氮气一边对非晶半导体膜照射激光，由此，能够抑制在晶粒界面部分产生的隆起高度。在本实施方式中，能够使结晶表面的平均粗糙度减小到3nm以下。使用这样形成的多晶半导体膜4来形成TFT。在多晶半导体膜4上存在包括在后述的离子掺杂步骤中所引入的杂质的导电性区域，该部分构成源极区域4a、漏极区域4b。并且，被源极区域4a和漏极区域4b夹持的区域成为沟道区域4c。
然后，在多晶半导体膜4上利用旋涂来涂敷作为感光性树脂的正型抗蚀剂13，并对所涂敷的抗蚀剂13进行曝光、显影。图4(a)以及图4(b)示出该状况。在进行曝光时，使用图4(a)和图4(b)所示的曝光掩膜14。在曝光掩膜14中包括使来自曝光的光源的光透过的透过部14a、对光进行遮光的遮光部14b、光源的光的透过率比透过部14a低且比遮光部14b高的半透过部14c。在图4(a)中，示出涂敷抗蚀剂13后的曝光的状况，但是，对于半透过部14c的配置来说，对应于在图2中包括与栅电极6交叉的区域的位置。此外，对于遮光部14的配置来说，对应于在图2中包括形成有接触孔8的区域的位置。并且，对于透过部14a的配置来说，对应于在图2中未形成多晶半导体膜4的区域。此外，关于图4(b)，因为是与栅电极6交叉的区域，所以，在曝光掩膜14上也与如上所述相同地形成半透过部14c，另一方面，以对应于未形成多晶半导体膜4的区域的方式形成透过部14a。曝光掩膜14的这些配置预先以与形成在玻璃衬底1上的多晶半导体膜4的图形对准的方式来决定。
在图4(a)或图4(b)所示的曝光中，在以半透过部14c进行曝光的区域，产生所照射的光的衍射光等的影响，所以，其周边部的照射光量也阶段性地变化。在本实施方式中，在所使用的正型抗蚀剂中，存在照射光量越大显影后残留的抗蚀剂膜厚越薄的性质，所以，显影后的抗蚀剂13的端部形状也对应地阶段性地变化，其结果是，在显影后的抗蚀剂的端部，可得到锥形形状。在此次所使用的光掩膜14中，具有减光到与栅电极6交叉的区域的抗蚀剂膜厚为700nm的曝光量的半透过部14c。
在进行图4(a)和图4(b)所示的曝光处理之后，以碱显影液进行显影的状况在图5(a)和图5(b)中示出。在图5(a)和图5(b)的抗蚀剂13中，将对应于光掩膜14的遮光部14b、半透过部14c的区域分别作为抗蚀剂13b、抗蚀剂13c进行显示。并且，在透过部14a，照射充分的光量，在显影后除去抗蚀剂13，因为没有存留，所以，不特别地进行显示。并且，在负型的抗蚀剂中，相反地，除去对应于遮光部14c的区域的抗蚀剂，没有残留。此外，在图5(a)中，将与图4(a)所示的透过部14a和遮光部14b的边界对应的区域的锥角设为θ3。同样地，在图5(b)中，将与图4(b)所示的透过部14a和半透过部14c的边界对应的区域的锥角设为θ4。
此处，对抗蚀剂13b和抗蚀剂13c进行比较。首先，关于抗蚀剂的厚度，半透过部14c的光透过率比遮光部14b高，所以，对于显影后残留的抗蚀剂膜厚来说，抗蚀剂13c也比抗蚀剂13b薄。并且，如先前所说明的那样，在半透过部14c的周边部，透过光量阶段地变化。如图6(b)所示，锥角变低，其结果是，θ4变为比θ3低的值。在本实施方式中，得到θ3为70～80°、θ4为30～40°的值。此外，抗蚀剂13c的厚度是700nm，抗蚀剂13b的厚度是1.5μm。将这样形成的抗蚀剂13作为掩膜，在本实施方式中，由使用混合了CF4和O2的气体的干法刻蚀对多晶半导体膜进行加工。
在图6(a)、图6(b)示出从图5(a)、图5(b)对多晶半导体膜4进行刻蚀后的状况。在本实施方式的干法刻蚀时，使用由在形状加工的控制性上优良的各向异性刻蚀使抗蚀剂后退的刻蚀。在这样的刻蚀中，先前所说明的抗蚀剂13的锥角θ3与θ4的大小关系也基本上由多晶半导体膜4的锥角的大小关系反映，所以，能够得到如下的多晶半导体膜4：与和栅电极6交叉的区域的多晶半导体膜4的锥角θ2相比，在其以外的区域的锥角θ1较高。由此，在与栅电极6交叉的区域，得到覆盖性上有利的锥角较低的形状，另一方面，在图5(a)的θ3表示的区域，能够抑制使用抗蚀剂后退法的刻蚀中的抗蚀剂后退量，所以，能够使邻接的TFT间的距离较窄，可有助于高精细化。在本实施方式中，可得到如下的形状：具有在与栅电极6交叉的区域为25°、在其以外的区域为70°左右的锥角。并且，在图6(a)、图6(b)中的刻蚀完成后，以公知的方法除去抗蚀剂13。
然后，参照本实施方式的TFT的步骤剖面图即图7(a)和图7(b)，以覆盖衬底表面整体的方式形成栅极绝缘膜5。即，在多晶半导体膜4上形成栅极绝缘膜5。作为栅极绝缘膜5，使用SiN膜、SiO2膜等。在本实施方式中，使用SiO2膜作为栅极绝缘膜5，由CVD法以80～100nm的膜厚进行成膜。此外，使多晶半导体膜4的表面粗糙度为3nm以下、使与栅电极6交叉的图形的端部为锥形状，所以，栅极绝缘膜5的覆盖性较高，能够大幅度地降低初始故障。
并且，在形成用于形成栅电极6以及布线的导电膜之后，使用公知的照相制版法构图为所希望的形状，形成栅电极6或者布线(未图示)。在本实施方式中，由使用DC磁控管的溅射法以膜厚为200～400nm的膜厚形成Mo膜。此外，导电膜的刻蚀是由使用混合了硝酸和磷酸的药液的湿法刻蚀法来进行的。此处，使用Mo膜作为导电膜，但是，也可以使用Cr、W、Ta或者以这些为主要成分的合金膜。
然后，将所形成的栅电极6作为掩膜通过栅极绝缘膜5在多晶半导体膜4中引入杂质。此处作为所引入的杂质，可使用P、B。若引入P，则可形成n型的TFT。此外，虽然未图示，但是，将栅电极6的加工分为n型TFT用栅电极和p型TFT用栅电极的两次，则能够在相同的衬底上分开制作n型和p型的TFT。此处，在P或B的杂质的引入中使用离子掺杂法来进行。通过以上的步骤，如图7(a)所示，在形成源极区域4a、漏极区域4b的同时，利用栅电极6进行掩膜，形成未引入杂质的沟道区域4c。
然后，参照作为本实施方式的TFT的步骤剖面图的图8(a)、图8(b)，以覆盖衬底表面整体的方式形成层间绝缘膜7。即，在栅电极6上，形成层间绝缘膜7。在本实施方式中，利用CVD法形成膜厚为500～700nm的SiO2膜，作为层间绝缘膜7。并且，在氮气气氛中，在加热到450℃的退火炉中保持1小时左右。这是为了使引入到多晶半导体膜4的源极区域4a、漏极区域4b中的杂质元素活性化而进行的。
并且，使用公知的照相制版法将所形成的栅极绝缘膜5和层间绝缘膜7构图为所希望的形状。此处，形成到达多晶半导体膜4的源极区域4a以及漏极区域4b的接触孔8。即，在接触孔8中，除去栅极绝缘膜5和层间绝缘膜7，多晶半导体膜4的源极区域4a和漏极区域4b露出。在本实施方式中，接触孔8的刻蚀是由使用混合CHF3、O2、Ar的气体的干法刻蚀法来进行的。
然后，参照本实施方式的TFT的剖面图即图3(a)，在层间绝缘膜7上以覆盖接触孔8的方式形成导电膜9，使用公知的照相制版法构图为所希望的形状，形成源电极9a、漏电极9b以及布线(未图示)。作为本实施方式的导电膜，使用Mo/Al/Mo层叠结构，该Mo/Al/Mo层叠结构是由使用了DC磁控管的溅射法连续地形成Mo膜、Al膜、Mo膜而形成。对于膜厚来说，使Al膜为200～400nm，使Mo膜为50～150nm。此外，对于导电膜的刻蚀来说，利用使用SF6和O2的混合气体以及Cl2和Ar的混合气体的干法刻蚀法来进行。通过以上的步骤，如图2或者图3(a)所示，在源极区域4a上形成与多晶半导体膜4连接的源电极9a。在漏极区域4b上形成与多晶半导体膜4连接的漏电极9b。经过这些一系列的步骤，能够形成TFT。
将以如上方式形成的TFT应用于有源矩阵型的显示装置时，在漏电极9b上附加像素电极。以下，参照表示从图3(a)进一步形成像素电极后的情况的剖面图即图9进行说明。首先，以覆盖衬底表面整体的方式形成第二层间绝缘膜。即，在源电极9a和漏电极9b上形成第二层间绝缘膜10。然后，使用公知的照相制版法在第二层间绝缘膜10上开出到达漏电极9b的第二接触孔11。在本实施方式中，利用CVD法形成膜厚为200～300nm的SiN膜，作为第二层间绝缘膜10。第二接触孔11的开口是由使用CF4和O2混合后的气体的干法刻蚀进行的。
然后，形成ITO或IZO等具有透明性的导电膜，利用公知的照相制版法构图为所希望的形状，由此，形成通过接触孔11与漏电极9b连接的像素电极12。在本实施方式中，由使用将Ar气、O2气、H2O气混合后气体并使用DC磁控管的溅射法形成在加工性上优良的非晶透明导电膜作为导电膜。此外，导电膜的刻蚀是由使用了以草酸为主要成分的药液的湿法刻蚀来进行的。
然后，在除去无用的抗蚀剂后进行退火，由此，使由非晶导电膜构成的像素电极12结晶化，完成用于显示装置的TFT衬底110。使用这样完成的TFT衬底110，由此，能够得到没有多晶半导体膜和栅电极的电绝缘破坏引起的显示不良、在版面设计性上优良并且高精细的显示装置。
此外，在本实施方式的薄膜晶体管的多晶半导体膜4上，与接触孔8的区域附近相比，将与栅电极6交叉的区域的锥角度形成得较低，但是，相反地，以使与栅电极6交叉的区域的锥角度比接触孔8的区域附近的锥角度高的方式形成也可以。
在本实施方式中，对同时具有用于提高与栅电极交叉的区域时的覆盖性的较低的锥角度和用于高密度地配置薄膜晶体管等元件的较高的锥角度的多晶半导体膜图形和其形成方法进行了说明，但是，例如，即使目的或者效果不同，在相同的图形内以最优化的方式形成不同的锥角度的情况下同样可使用。
并且，在本实施方式中，对在相同的图形中具有不同的锥角度的多晶半导体膜进行了说明，但是，也可应用于离散的多个图形。即，按照每个应该形成的图形来形成抗蚀剂的图形时，能够以将要使锥角度较低的图形的抗蚀剂膜厚变薄的方式形成。
一般地，在以抗蚀剂形成离散的图形的时候，根据各个图形尺寸，抗蚀剂端部的锥角度受到影响。特别是，在图形的大小是抗蚀剂的膜厚的几倍以下的情况下，抗蚀剂的体积本身变小，形成较低的锥角度是困难的。另一方面，在本实施方式中，只在想使锥角度较低之处局部地使抗蚀剂的膜厚变薄，由此，能够减小所述的抗蚀剂的体积效果。因此，可在如与栅电极6的交叉部那样细的图形区域形成较低的锥角度。这在离散的图形中也是相同的。相反地，在需要较高的锥角度的情况下，不需要本实施方式中所示那样使抗蚀剂的膜厚较薄。
在本实施方式中，对应用于顶栅型LTPS-TFT的多晶半导体膜的情况进行了说明，但是，并不限于此。反堆叠型或者使用非晶半导体膜的薄膜晶体管中若存在相同的问题，也可应用。例如，在公知的反堆叠型TFT中，形成在非晶半导体层的上层的源极布线、漏电极、像素电极中若存在相同的问题，也可应用。并且，不仅薄膜晶体管，具有第一导电层和第二导电层隔着绝缘膜交叉的区域并且要求第一导电层至少具有两种锥角的电子器件中也可应用。
此外，也可在本实施方式中进行减少发明的效果的种类的变更。例如，在对多晶半导体膜4上的抗蚀剂3进行曝光时，对具有透过部14a和遮光部14b的光掩膜14进行了说明，但是，也可以分开进行形成有透过部14a和遮光部14b的第一光掩膜的曝光和形成有半透过部14c和遮光部14b的第二光掩膜的曝光。此时，第一光掩膜的遮光部14b至少需要包括相当于第二光掩膜的半透过部14c的区域。这样，使用包括透过部14a、遮光部14b、半透过部14c中的至少两种的光掩膜，在栅电极6与多晶半导体膜4交叉的区域利用透过半透过部14c的光进行抗蚀剂13的曝光即可。并且，换言之，在正型抗蚀剂的情况下对栅电极6与多晶半导体膜4交叉的区域照射的光量比其以外的区域的多晶半导体膜4上所照射的光量大即可。
并且，在实施方式中对具有两种锥角度的情况进行了说明，但是，也可以上三种以上。即，使对多晶半导体膜4的抗蚀剂13进行曝光时的光掩膜14的半透过部14c的透过率至少两种以上不同即可。按每个所希望的部位使透过率不同，由此，不仅曝光的光量，在显影后存留的抗蚀剂的膜厚也可多阶段地形成，所以，多晶半导体膜4的锥角度也按照每个所希望的部位多阶段地形成。

Claims (6)

1.一种薄膜晶体管，具有：形成在绝缘性衬底上的第一导电层；形成在所述第一导电层上的绝缘膜；第二导电层，形成在所述绝缘膜上，具有隔着所述绝缘膜与所述第一导电层交叉的区域，其特征在于，
所述第一导电层至少具有两种锥角。
2.如权利要求1的薄膜晶体管，其特征在于，
在所述第一导电层上，与所述第二导电层交叉的区域的锥角比与所述第二导电层交叉的区域以外的区域的锥角小。
3.如权利要求1的薄膜晶体管，其特征在于，
在所述第一导电层上，与所述第二导电层交叉的区域的锥角为20°以上且50°以下。
4.如权利要求1的薄膜晶体管，其特征在于，
所述第一导电层是多晶半导体膜，所述第二导电层是栅电极。
5.一种薄膜晶体管的制造方法，其特征在于，
具有如下步骤：在绝缘性衬底上形成半导体层；在所述半导体层上形成抗蚀剂；使用包括透过部、半透过部、遮光部的至少两种的光掩膜，对所述抗蚀剂进行曝光；在所述曝光后进行显影；在所述显影后对所述半导体层进行刻蚀之后，除去所述抗蚀剂；以覆盖所述半导体层的方式形成栅极绝缘膜；形成具有隔着所述栅极绝缘膜与所述半导体层交叉的区域的栅电极；形成与所述半导体层连接的源电极和漏电极，
所述显影中残留的抗蚀剂的膜厚在所述半导体层和栅电极交叉的区域比其他区域薄。
6.一种显示装置，其特征在于，
使用权利要求1的薄膜晶体管形成。
CN200810009260XA 2007-01-31 2008-01-31 薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置 Expired - Fee Related CN101236993B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007021364 2007-01-31
JP2007-021364 2007-01-31
JP2007021364A JP5266645B2 (ja) 2007-01-31 2007-01-31 薄膜トランジスタと該薄膜トランジスタを用いた表示装置

Publications (2)

Publication Number Publication Date
CN101236993A true CN101236993A (zh) 2008-08-06
CN101236993B CN101236993B (zh) 2011-03-02

Family

ID=39666941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810009260XA Expired - Fee Related CN101236993B (zh) 2007-01-31 2008-01-31 薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置

Country Status (5)

Country Link
US (1) US20080179600A1 (zh)
JP (1) JP5266645B2 (zh)
KR (1) KR20080071897A (zh)
CN (1) CN101236993B (zh)
TW (1) TW200834934A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929061A (zh) * 2012-11-19 2013-02-13 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法
CN105789204A (zh) * 2009-12-25 2016-07-20 株式会社半导体能源研究所 半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287366B1 (ko) 1997-11-24 2001-04-16 윤순조 엠피이지 방식을 이용한 휴대용 음향 재생장치 및 방법
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
TWI420670B (zh) * 2008-10-30 2013-12-21 Hitachi Displays Ltd 顯示裝置
US9035315B2 (en) * 2010-04-30 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device
WO2011158780A1 (ja) * 2010-06-15 2011-12-22 シャープ株式会社 半導体装置およびその製造方法
CN102646602B (zh) * 2012-04-23 2016-04-20 清华大学 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管
US8785938B2 (en) * 2012-04-23 2014-07-22 Tsinghua University Method for forming polycrystalline film, polycrystalline film and thin film transistor fabricated from the polycrystalline film
KR102287058B1 (ko) * 2013-12-06 2021-08-05 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법
CN109659371B (zh) * 2018-12-21 2020-11-24 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP3277403B2 (ja) * 1993-03-26 2002-04-22 ソニー株式会社 Ｓｏｉ基板のｍｏｓトランジスタの製造方法
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
TWI405242B (zh) * 2004-04-28 2013-08-11 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
KR101384247B1 (ko) * 2006-04-28 2014-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환소자 및 광전변환소자의 제작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789204A (zh) * 2009-12-25 2016-07-20 株式会社半导体能源研究所 半导体装置
US11676975B2 (en) 2009-12-25 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102929061A (zh) * 2012-11-19 2013-02-13 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法
WO2014075354A1 (zh) * 2012-11-19 2014-05-22 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法

Also Published As

Publication number Publication date
CN101236993B (zh) 2011-03-02
KR20080071897A (ko) 2008-08-05
JP5266645B2 (ja) 2013-08-21
TW200834934A (en) 2008-08-16
JP2008187127A (ja) 2008-08-14
US20080179600A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101236993B (zh) 薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置
JP6764897B2 (ja) 半導体装置の作製方法
KR100804378B1 (ko) 액정 표시 장치 및 그 제조 방법
EP2741135B1 (en) Tft-lcd array substrate
KR100915159B1 (ko) 표시 장치 및 그 제조 방법
US10490109B2 (en) Array substrate and testing method and manufacturing method thereof
US20030058376A1 (en) Liquid crystal display device and method of manufacturing the same
US9372376B2 (en) Liquid crystal display device and manufacturing method thereof
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
CN100399167C (zh) 平板显示器件
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
CN113140575A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN108400140B (zh) 阵列基板及其制造方法
CN105204251B (zh) 一种显示基板及其制作方法和显示装置
KR100366081B1 (ko) 액티브 매트릭스형 디스플레이장치 및 이의 제조방법
CN101471348B (zh) 面板结构及其制造方法
KR100284810B1 (ko) 액정표시장치 및 그 제조방법
KR100492728B1 (ko) 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법
KR101842715B1 (ko) 박막트랜지스터 및 이를 구비한 액정표시장치
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100487434B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20030058195A (ko) 액정 표시 소자의 스토리지 커패시터
JPH05273582A (ja) アクティブマトリクス駆動液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110302

Termination date: 20200131