CN101127386B - 用于限制电阻随机存取存储器熔化点的自对准结构及方法 - Google Patents

用于限制电阻随机存取存储器熔化点的自对准结构及方法 Download PDF

Info

Publication number
CN101127386B
CN101127386B CN2007101364880A CN200710136488A CN101127386B CN 101127386 B CN101127386 B CN 101127386B CN 2007101364880 A CN2007101364880 A CN 2007101364880A CN 200710136488 A CN200710136488 A CN 200710136488A CN 101127386 B CN101127386 B CN 101127386B
Authority
CN
China
Prior art keywords
programmable resistance
storage medium
high selectivity
resistance storage
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101364880A
Other languages
English (en)
Other versions
CN101127386A (zh
Inventor
赖二琨
何家骅
谢光宇
陈士弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101127386A publication Critical patent/CN101127386A/zh
Application granted granted Critical
Publication of CN101127386B publication Critical patent/CN101127386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造电阻随机存取存储器的方法，此存储器具有限定熔化区域，以在此可编程电阻存储器中切换相变。此工艺最初形成柱状结构其包括有衬底体、位于此衬底体上的第一导电材料、位于此第一导电材料之上的可编程电阻存储材料、位于此可编程电阻存储材料之上的高选择性材料、以及位于此高选择性材料之上的氮化硅材料。此柱状结构中的高选择性材料在其两侧被各向同性蚀刻，以在此长度被缩减的高选择性材料的两侧分别生成空洞。可编程电阻存储材料沉积于限定区域之内，此限定区域先前被此长度缩减的多晶硅所占据，且此可编程电阻存储材料沉积于先前被氮化硅材料所占据的区域中。

Description

用于限制电阻随机存取存储器熔化点的自对准结构及方法
技术领域
本发明涉及使用相变存储材料的高密度存储元件，相变材料包括含硫属化物的材料与其它材料。本发明还涉及制造这种元件的方法。
背景技术
以相变为基础的存储材料被广泛地运用于读写光盘中。这些材料包括有至少两种固态相，包括如一大部分为非晶态的固态相，以及大体上为晶态的固态相。激光脉冲用于读写光盘中，以在两种相中切换，并读取这种材料在相变之后的光学性质。
如硫属化物及类似材料的这种相变存储材料，可通过施加其幅度适用于集成电路中的电流，而致使晶相变化。一般而言非晶态的特征为其电阻高于晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可编程电阻材料以形成非易失性存储器电路等兴趣，此电路可用于随机存取读写。
从非晶态转变至晶态一般为低电流步骤。从晶态转变至非晶态(以下指称为重置(reset))一般为高电流步骤，其包括短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相变材料会快速冷却，抑制相变的过程，使得至少部份相变结构得以维持在非晶态。理想状态下，致使相变材料从晶态转变至非晶态的重置电流幅度应越低越好。欲降低重置所需的重置电流幅度，可通过降低在存储器中的相变材料元件的尺寸、以及减少电极与此相变材料的接触面积而达成，因此可针对此相变材料元件施加较小的绝对电流值而达成较高的电流密度。
此领域发展的一种方法致力于在集成电路结构上形成微小孔洞，并使用微量可编程的电阻材料填充这些微小孔洞。致力于这种微小孔洞的专利包括：1997年11月11日公布的美国专利第5,687,112号“Multibit Single Cell Memory Element Having Tapered Contact”，发明人为Ovshinky；1998年8月4日公布的美国专利第5,789,277号“Method of Making Chalogenide[sic]Memory Device”，发明人为Zahorik等；2000年11月21日公布的美国专利第6,150,253号“Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same”，发明人为Doan等。
公知相变存储器与结构的特定问题之一，在于公知设计中的热库效应(heat sink effect)。一般而言，现有技术中在相变存储元素的两侧使用金属电极，其中电级的尺寸大致与相变构件相同。这种电极作用为散热片，金属的高导热性会快速地把热量从相变材料抽离。由于相变现象是加热的结果，因此热库效应会导致需要更大的电流以产生理想的相变现象。
此外，在以非常小的尺度制造这些装置，以及欲满足生产大尺寸存储装置时所需求的严格工艺参数时，则会遭遇到问题。优选地提供一种存储单元(memory cell)结构，其包括有小尺寸以及低重置电流，以及用以制造这种结构的方法，其可满足生产大尺寸存储装置时的严格工艺参数规格。优选地，提供一种制造程序与结构，其相容于用以在同一集成电路上制造周边电路。
发明内容
本发明描述了一种制造可编程电阻存储器的方法，此存储器可举例如电阻随机存取存储器(RRAM)，并具有限定熔化区域以在此可编程电阻存储器中切换相变。此工艺最初形成柱状结构，其包括衬底体、位于此衬底体上的第一导电材料、位于此第一导电材料之上的可编程电阻存储材料、位于此可编程电阻存储材料之上的高选择性材料、以及位于此高选择性材料之上的氮化硅材料。此柱状结构中的高选择性材料在其两侧被各向同性蚀刻，以在此长度被缩减的高选择性材料的两侧分别生成空洞。旋转涂布玻璃(SOG)薄膜或旋转涂布用以填满这些空洞以及环绕此柱状结构的区域。此氮化硅材料通过湿式蚀刻或干蚀刻而被蚀刻移除，以外露此长度缩减的多晶硅。此长度缩减的多晶硅接着被蚀刻移除。可编程电阻存储材料沉积于限定区域(核心构件)中，此区域先前被长度缩减的多晶硅所占据，且可编程电阻存储材料沉积于先前被氮化硅材料所占据的区域(上可编程电阻存储构件)中。接着进行沉积与图案化上电极于上可编程电阻存储构件的步骤，以完成此工艺。
电流流经上可编程电阻存储构件、核心构件、与下可编程电阻存储构件之间。此核心构件与上及下可编程电阻存储构件自对准，使得电流流经实质上接近此核心构件的中心处。此核心构件位于限定区域中，此限定区域包括可编程电阻存储材料，其具有至少两个固态相，此两个固态相可通过电流而可逆地诱发。
本发明还描述了存储元件，其包括核心构件，此核心构件具有接触到上可编程电阻存储材料并接触到下可编程电阻存储材料的可编程电阻存储材料。上电极位于上可编程电阻存储材料之上。底电极位于此底可编程电阻存储材料底下、钨栓塞之上。电流从上电极流经此上可编程电阻存储材料、流经核心构件、下可编程电阻存储材料，而流至底电极。
优选地，本发明减少了发散的热量，其中上与下可编程电阻存储构件协助发散在核心构件中的加热区域所产生的热量。本发明还减少了可编程电流量。
本发明还描述了一种存储元件，包括：第一与第二电极，所述两个电极垂直地分离并具有相对的接触表面；上可编程电阻存储构件，其具有电接触至所述第一电极的接触表面；下可编程电阻存储构件，其具有电接触至所述第二电极的接触表面，所述下可编程电阻存储构件的各侧边对准至所述第二电极的各侧边；以及核心构件，其置于所述上可编程电阻存储构件与所述下可编程电阻存储构件之间，所述核心构件在其左侧与右侧分别具有第一空洞与第二空洞，所述第一空洞的截面横向宽度等于所述第二空洞的截面横向宽度，使得所述核心构件自对准接近熔化点的中心，以使电流流经所述上可编程电阻存储构件、所述核心构件以及所述下可编程电阻存储构件处。
以下详细说明本发明的结构与方法。本发明内容说明章节目的并非在于定义本发明。本发明由权利要求书所定义。所有本发明的实施例、特征、目的及优点等将可透过下列对权利要求书及附图的说明获得充分了解。
附图说明
图1为本发明的双稳态电阻随机存取存储阵列的示意图；
图2为本发明的集成电路的简化方块图；
图3为本发明的双稳态电阻随机存取存储器的制造步骤截面图，其示出了限定区域的熔化点结构；
图4根据本发明，示出制造此双稳态电阻随机存取存储器工艺的第一步骤截面图，其中沉积多层于共同源极阵列结构之上；
图5根据本发明，示出此双稳态电阻随机存取存储器工艺的第二步骤截面图，其中包括光刻与蚀刻柱状结构；
图6根据本发明，示出此双稳态电阻随机存取存储器工艺的第三步骤截面图，其中包括各向同性蚀刻以形成空洞；
图7根据本发明，示出此双稳态电阻随机存取存储器工艺的第四步骤截面图，其中包括旋涂玻璃并回流焊以填满空洞；
图8根据本发明，示出此双稳态电阻随机存取存储器工艺的第五步骤截面图，其中包括氮化硅浸渍；
图9根据本发明，示出此双稳态电阻随机存取存储器工艺的第六步骤截面图，其中蚀刻可编程电阻存储材料；
图10根据本发明，示出此双稳态电阻随机存取存储器工艺的第七步骤截面图，其中沉积并回蚀可编程电阻存储材料；
图11根据本发明，示出此双稳态电阻随机存取存储器工艺的第八步骤截面图，其中沉积并图案化顶电极。
具体实施方式
本发明的结构实施例与方法参照图1-11而进行说明。可以了解的是，本发明的范围并不限于所揭露的实施例，而可以使用其它特征、元素、方法及实施方式而实施。在不同实施例中的相似元素，以相似的标号指定。
请参照图1，其示出存储阵列100的示意图，其可如下所述而实施。在图1中，共同源极线128、字线123、以及字线124大致平行Y轴而排列。位线141与142大致平行X轴而排列。因此，在方块145中的Y轴解码器与字线驱动器，耦合到字线123、124。在方块146中的X轴解码器与一组感测放大器耦合到位线141与142。共同源极线128耦合到存取晶体管150、151、152、153的源极端。存取晶体管150的栅极耦合到字线123。存取晶体管151的栅极耦合到字线124。存取晶体管152的栅极耦合到字线123。存取晶体管153的栅极耦合到字线124。存取晶体管150的漏极耦合到侧壁脚位存储单元135的底电极构件132，此存储单元具有顶电极构件134。顶电极构件134耦合到位线141。相似地，存取晶体管151的漏极耦合到侧壁脚位存储单元136的底电极构件133，此存储单元具有顶电极构件137。此顶电极构件137耦合到位线141。存取晶体管152与153也是耦合到相对应的侧壁脚位存储单元的位线142。从图中可见，共同源极线128被两列存储单元所共用，其中一列如图所示以Y轴方向排列。在其它实施例中，这些存取晶体管可被二极管或其它结构所取代，这些结构可控制电流以在存储阵列中选定用以读取与写入数据。
如图2所示，其根据本发明的一个实施例，显示集成电路200的简化方块图。此集成电路275在半导体衬底上包括存储阵列，其利用侧壁活性脚位双稳态随机存取存储单元而实施。列解码器256耦合到多个字线262，字线沿着存储阵列255中的各列而设置。行解码器263耦合到多个位线264，位线沿着存储阵列255中的行而设置，以从侧壁脚位存储单元中读取并编程数据。位址经由总线258而提供至行解码器263与列解码器256。在方块259中的感测放大器与数据输入结构，经由数据总线267而耦合到行解码器263。数据从集成电路275的输入/输出端口或集成电路内部与外部的其它数据来源，而经由数据输入线271以将数据传输至方块259中的数据输入结构。在所示出的实施例中，其它电路274包括在此集成电路上，例如泛用目的处理器或特定目的应用电路或可提供单晶片系统功能的模块组合，其由薄膜保险丝双稳态电阻随机存取存储单元阵列所支持。数据从方块259中的感测放大器，经由数据输出线272而传输至集成电路275的输入/输出端口或其它位于集成电路275内部或外部的数据目的地。
在本实施例中，使用偏压安排状态器269的控制器，控制所施加的偏压安排供应电压268，例如读取、编程、擦除、擦除确认与编程确认电压。此控制器可使用在本领域中所周知的特定目的逻辑电路而实施。在一个替代实施例中，此控制器包括泛用目的处理器，此泛用目的处理器可安排于同一集成电路上，而此集成电路执行电脑程序以控制此元件的操作。在另一实施例中，可使用特定目的逻辑电路与泛用目的处理器的结合，以实施此控制器。
请参见图3，其示出工艺图案的截面图，显示在双稳态电阻随机存取存储器中的限定熔化点结构300。此限定熔化点结构300包括顶电极310，顶电极垂直地与底电极320分隔，底电极320则直接接触到钨栓塞330。上可编程电阻存储材料(或电阻薄膜)340接触到顶电极310，而下可编程电阻存储材料350接触到底电极320。可编程电阻存储材料位于窄区域中，称为核心构件360，置于上可编程电阻存储材料340与下可编程电阻存储材料350之间，并与二者接触。一层间电介质材料370如旋涂玻璃(SOG)等，被沉积以填满空洞及其环绕区域。核心构件360在其左侧具有第一空洞，在其右侧具有第二空洞。从限定熔化点结构300所产生的热量实质上限定于核心构件360的可编程电阻存储材料的中。电流380从顶电极310流经上可编程电阻存储材料340、可编程电阻存储材料360、下可编程电阻存储材料350、以及底电极320。
在图4中，示出工艺图的截面图，其为制造此双稳态电阻随机存取存储器400的第一步骤，其沉积多层结构于共同源极阵列结构402上。存取晶体管在衬底410中由n型端412作用为共同源极区域，而n型端414，416作用为漏极区域而形成。多晶硅字线(栅极)420，422形成这些存取晶体管的栅极。层间介质层430包括了电介质填充432、434、436、438，使得电介质填充434形成于多晶硅字线420之上，且介电填充436形成于多晶硅字线422之上。同时形成了导电结构，包括栓塞结构424、426、428。此导电材料可为钨或其它适用于栓塞结构的材料组合。栓塞结构426接触到源极区域412，且其作用相似于在阵列中沿着列排列的共同源极线。栓塞结构424、428分别接触至漏极端414与416。
作用为底电极的导电层440形成于介质填充层432、434、436、468以及接触栓塞424、426、428之上。此导电层440包括金属线，其构成材料选自如铝、氮化钛或其它类型的导电材料。导电层440的适当厚度约介于50埃至约200埃。可编程电阻存储材料(亦称为电阻薄膜)450沉积于导电层440之上。可编程电阻存储材料450的厚度典型地介于约100埃至约1000埃之间。多晶硅层460位于可编程电阻存储材料450之上。多晶硅层460的厚度也是典型地介于约100埃至约1000埃之间。其它具有高选择性邻接薄膜的材料也可用来取代多晶硅层460。厚度介于约200埃至约1000埃之间的氮化硅层470位于多晶硅层460之上。第一电流472从第一多晶硅栅极420流经漏极414、接触栓塞426、导电层440而流至可编程电阻存储材料450。第二电流474从共同源极区域412流经漏极416、接触栓塞428、导电层440、而流至可编程电阻存储材料450。
如图5所示，其为工艺图500的截面图，示出制造此双稳态电阻随机存取存储器的第二步骤，包括光刻并蚀刻柱状结构。光刻工艺将图案从掩模转移到双稳态电阻随机存取存储器的结构中，接着对所选定区域进行蚀刻而形成柱状结构510，520。柱状结构510包括氮化硅区段471、位于氮化硅区段471之下的多晶硅区段461、位于多晶硅区段461之下的可编程电阻存储材料区段451，以及位于可编程电阻存储材料区段451之下的导电区段441。每一柱状结构510、520的厚度介于约50纳米至约200内米之间。
图6示出工艺图600的截面图，其为制造此双稳态电阻随机存取存储器的第三步骤，包括各向同性蚀刻以形成空洞。柱状结构510中的多晶硅区段461被各向同性地蚀刻以在两侧形成空洞610、620，形成多晶硅构件630。换句话说，实施这种各向同性蚀刻步骤以侧削在氮化硅区段471之下的区域，以生成具有空洞610、620的多晶硅构件630。钨可以用做为多晶硅层460的适当替代材料。其它适当材料也可用以替代多晶硅构件630，只要替代材料的选择性与多晶硅区段461之上与之下的材料的选择性不同，使得多晶硅区段461的各向同性蚀刻并不会伤害多晶硅区段461之上或之下的各层。在此实施例中，多晶硅构件630之下的材料为可编程电阻存储材料区段451，其选择性特征与多晶硅构件630不同。多晶硅构件630之上的材料为氮化硅区段471，其选择性特征与多晶硅构件630亦不同。多晶硅构件630在各向同性蚀刻之后的适当长度介于约10纳米至约100纳米。
图7示出了工艺图700的截面图，其为制造此双稳态电阻随机存取存储器的第四步骤，包括旋涂玻璃与回流焊(Reflow)以填满空洞610、620。进行使用了二氧化硅与掺杂物710的混合物的旋涂玻璃与回流焊步骤，以填满空洞610、620环绕柱状结构510的区域。邻近于氮化硅区段471的上表面730的表面区域被研磨，以移除过量的回流焊材料。研磨工艺的实施例包括化学机械研磨工艺，接着进行毛刷清洁与液体或气体清洁程序，如此领域所公知。
在图8中，示出工艺图800的截面图，其为第五步骤，包括氮化硅的浸渍。“浸渍”指湿式蚀刻或干式蚀刻。此浸渍步骤的目的利用第一蚀刻化合物而移除被氮化硅区段471所占的区域，进而生成空洞空间810并将多晶硅构件630外露。
图9示出工艺图900的截面图，其为第六步骤，包括可编程电阻存储材料的蚀刻。第二蚀刻化合物的选择用以蚀刻先前被多晶硅构件630所占的区域，直到蚀刻抵达可编程电阻存储材料区段451的上表面为止，而生成空洞空间910。
图10示出工艺图1000的截面图，其为第七步骤，包括沉积与回蚀可编程电阻存储材料。可编程电阻存储材料1010沉积于空洞空间910内，此空洞空间910先前被多晶硅构件630所占据，接着在空洞空间810的内沉积可编程电阻存储材料1020，此区域先前被氮化硅471所占据。任何从可编程电阻存储材料的沉积步骤多余的材料经过回蚀，而形成跨越可编程电阻存储材料之上的平滑表面1030。
图11示出了工艺图的截面图，显示第八步骤，包括沉积与图案化顶电极。顶电极1110沉积于可编程电阻存储材料1030之上，使得顶电极1110接触至可编程电阻存储材料1030。
存储单元的实施例包括了以相变为基础的存储材料导桥，包括以硫属化物为基础的材料与其它材料。硫属化物包括下列四种元素的任意一种：氧(O)、硫(S)、硒(Se)以及碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括将硫属元素与更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其它物质如过渡金属等结合。硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)以及银(Ag)。许多以相变为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb100-(a+b)。一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般形态合金中的碲含量范围从最低23％至最高58％，且优选介于48％至58％的碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。优选地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。上述百分比为原子百分比，其所有组成元素总和为100％。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4以及GeSb4Te7。(Noboru Yamada，“Potential of Ge-Sb-TePhase-change Optical Disks for High-Data-RateRecording”，SPIE v.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)以及上述的混合物或合金，可与锗/锑/碲结合以形成相变合金其包括有可编程的电阻性质。可使用的存储材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，其范例在此列入参考。
相变合金能在此单元主动通道区域内依其位置顺序在材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些合金至少为双稳定态。此术语“非晶”用以指相对较无次序的结构，其较之单晶更无次序性，而带有可检测的特征，如较之晶态更高的电阻值。此术语“晶态”用以指相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征，例如比非晶态更低的电阻值。典型地，相变材料可电切换至完全晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与晶态的改变而影响的材料特征包括：原子次序、自由电子密度以及活化能。此材料可切换成为不同的固态或可切换成为由两种以上固态所形成的混合物，提供从非晶态至晶态之间的灰度部分。此材料中的电性质亦可能随之改变。
相变合金可通过施加电脉冲而从一种相态切换至另一相态。先前观察指出，较短、较大幅度的脉冲倾向于将相变材料的相态改变成大体为非晶态。较长、较低幅度的脉冲倾向于将相变材料的相态改变成大体为晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键结，同时够短因此可以防止原子再次排列成晶态。在没有不适当实验的情形下，可决定特别适用于特定相变合金的适当脉冲量变曲线。在本文的后续部分，此相变材料以GST代称，同时我们还需要了解，也可使用其它类型的相变材料。在本文中所描述的一种适用于PCRAM中的材料，为GexSbyTez，其中x∶y∶z＝2∶2∶5。其它GexSbyTez的成分包括：x：0～5；y：0～5；z：0～5。
可用于本发明其它实施例中的其它可编程的存储材料包括，掺杂N2的GST、GexSby或其它以不同晶态转换来决定电阻的物质；PrxCayMnO3、PrSrMnO、ZrOx、TiOx、NiOx、WOx、经掺杂的SrTiO3或其它利用电脉冲以改变电阻状态的材料；或其它使用电脉冲以改变电阻状态的物质；TCNQ(7，7，8，8-tetracyanoquinodimethane)、PCBM(methanofullerene 6，6-phenyl C61-butyric acid methylester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物质掺杂的TCNQ或任何其它聚合物材料，其包括有以电脉冲而控制的双稳定或多稳定电阻态；巨磁阻材料(CMR)，例如PrxCayMnO3，其中x∶y＝0.5∶0.5，或其它组成比例为x：0～1；y：0～1，或另一包括有锰氧化物的巨磁阻材料；以及双元素化合物例如NixOy，其中x∶y＝0.5∶0.5，或其它组成比例为x：0～1；y：0～1。
关于相变随机存取存储元件的制造、元件材料、使用与操作等额外信息，请参照美国专利申请号第11/155,067号“Thin Film Fuse Phase Change RAM and Manufacturing Method”，申请日为2005年6月17日，其申请人与本发明相同，且该申请列为本案的参考。
虽然本发明已参照优选实施例来加以描述，将为我们所了解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，并且其它替换方式及修改样式将为本领域技术人员所想到。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的都不脱离本发明的精神范围。因此，所有这种替换方式及修改样式都落在本发明于所附权利要求书及其等同物所界定的范围之中。任何在前文中提及的专利申请以及印刷文本，均列为本案的参考。

Claims (25)

1.一种用以制造电阻随机存取存储器的方法，包括：
提供衬底体，具具有上表面；
沉积第一导电层于所述衬底体的上表面上；
在所述第一导电层之上形成下可编程电阻存储材料；
在所述下可编程电阻存储材料之上形成高选择性层，所述高选择性层的选择性高于所述下可编程电阻存储材料；
在所述高选择性层之上形成氮化硅层；
通过蚀刻所述第一导电层、所述下可编程电阻存储材料、所述高选择性层以及所述氮化硅层而形成柱状结构，所述柱状结构包括导电区段、位于所述导电区段上的下可编程电阻存储材料区段、位于所述下可编程电阻存储材料区段上的高选择性区段以及位于所述高选择性区段上的氮化硅区段；以及
各向同性地蚀刻所述高选择性区段，以在所述高选择性区段的每一侧减少相同的长度，进而生成高选择性构件，所述高选择性构件包括所述高选择性材料并且在所述高选择性区段的左侧具有第一空洞，而在所述高选择性区段的右侧具有第二空洞；
通过旋涂玻璃以及回流焊填充所述第一与第二空洞；
研磨所述氮化硅区段的上表面；
以第一化合物蚀刻所述氮化硅区段以生成第一中空空间；
以第二蚀刻化合物从所述高选择性构件蚀刻所述高选择性构件，以生成第二中空空间；
在所述第二中空空间内沉积可编程电阻存储材料，以形成核心构件；
在所述第一中空空间中沉积上可编程电阻存储材料，其中所述核心构件接触至所述下可编程电阻存储材料与所述上可编程电阻存储材料；
其中所述高选择性层选取材料使得所述各向同性蚀刻步骤不会损害所述氮化硅区段与所述下可编程电阻存储材料区段。
2.如权利要求1所述的方法，还包括在所述上可编程电阻存储材料的上表面上形成第二导电层。
3.如权利要求2所述的方法，其中所述第二导电层包括金属线。
4.如权利要求2所述的方法，其中所述第二导电层包括氮化钛或铝。
5.如权利要求2所述的方法，其中所述第二导电层包括钛与氮。
6.如权利要求2所述的方法，其中所述第二导电层包括钽与氮。
7.如权利要求1所述的方法，其中所述下可编程电阻存储材料的厚度介于100埃至1000埃之间。
8.如权利要求1所述的方法，其中所述高选择性层的厚度介于100埃至1000埃之间。
9.如权利要求1所述的方法，其中所述氮化硅层的厚度介于200埃至1000埃之间。
10.如权利要求1所述的方法，其中所述高选择性层包括多晶硅。
11.如权利要求1所述的方法，其中所述高选择性层包括钨。
12.如权利要求1所述的方法，其中所述高选择性构件的长度为80纳米或以下。
13.如权利要求1所述的方法，其中所述高选择性构件的长度为40纳米或以下。
14.如权利要求1所述的方法，其中所述上与下可编程电阻存储材料包括同一种可编程电阻存储材料。
15.如权利要求14所述的方法，其中所述上与下可编程电阻存储材料包括GeSbTe。
16.如权利要求14所述的方法，其中所述上与下可编程电阻存储材料包括下列组群中的两种以上材料所形成的组合物：锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫以及金。
17.如权利要求14所述的方法，其中所述下可编程电阻存储材料包括巨磁阻材料。
18.如权利要求14所述的方法，其中所述上与下可编程电阻存储材料包括双元素化合物。
19.如权利要求1所述的方法，其中所述上可编程电阻存储材料包括第一型可编程电阻存储材料，且其中所述下可编程电阻存储材料包括第二型可编程电阻存储材料。
20.如权利要求1所述的方法，其中所述上可编程电阻存储材料包括第一型材料，其选自GeSbTe、巨磁阻材料、双元素化合物、或聚合物材料，且所述下可编程电阻存储材料包括第二型材料，其选自GeSbTe、巨磁阻材料、双元素化合物、或聚合物材料。
21.如权利要求1所述的方法，其中所述核心构件包括可编程电阻存储材料，其具有至少两种固态相，所述两种固态相能通过电流而可逆地诱发。
22.如权利要求1所述的方法，其中所述上与下可编程电阻存储材料将所述核心构件的加热区域所产生的热量发散。
23.如权利要求1所述的方法，其中所述核心构件包括可编程电阻存储材料，其具有两种固态相，所述两种固态相能通过电流而可逆地诱发。
24.一种存储元件，包括：
第一与第二电极，所述两个电极垂直地分离并具有相对的接触表面；
上可编程电阻存储构件，其具有电接触至所述第一电极的接触表面；
下可编程电阻存储构件，其具有电接触至所述第二电极的接触表面，所述下可编程电阻存储构件的各侧边对准至所述第二电极的各侧边；以及
核心构件，其置于所述上可编程电阻存储构件与所述下可编程电阻存储构件之间，且由可编程电阻存储材料构成，所述核心构件在其左侧与右侧分别具有第一空洞与第二空洞，所述第一空洞沿着一电流方向上的截面横向宽度等于所述第二空洞沿着该电流方向上的截面横向宽度，使得所述核心构件自对准接近熔化点的中心，以使电流流经所述上可编程电阻存储构件、所述核心构件以及所述下可编程电阻存储构件处。
25.如权利要求24所述的元件，还包括在所述第二电极之下的栓塞结构。
CN2007101364880A 2006-08-16 2007-07-13 用于限制电阻随机存取存储器熔化点的自对准结构及方法 Active CN101127386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/465,094 2006-08-16
US11/465,094 US7442603B2 (en) 2006-08-16 2006-08-16 Self-aligned structure and method for confining a melting point in a resistor random access memory

Publications (2)

Publication Number Publication Date
CN101127386A CN101127386A (zh) 2008-02-20
CN101127386B true CN101127386B (zh) 2010-10-13

Family

ID=39095356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101364880A Active CN101127386B (zh) 2006-08-16 2007-07-13 用于限制电阻随机存取存储器熔化点的自对准结构及方法

Country Status (3)

Country Link
US (2) US7442603B2 (zh)
CN (1) CN101127386B (zh)
TW (1) TWI309454B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738015B2 (en) 1997-10-09 2010-06-15 Fotonation Vision Limited Red-eye filter method and apparatus
US8698924B2 (en) * 2007-03-05 2014-04-15 DigitalOptics Corporation Europe Limited Tone mapping for low-light video frame enhancement
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
KR100679270B1 (ko) * 2006-01-27 2007-02-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
KR100795906B1 (ko) * 2006-08-29 2008-01-21 삼성전자주식회사 상변화 기억장치 및 그 제조방법
US20080090400A1 (en) * 2006-10-17 2008-04-17 Cheek Roger W Self-aligned in-contact phase change memory device
US7745231B2 (en) * 2007-04-17 2010-06-29 Micron Technology, Inc. Resistive memory cell fabrication methods and devices
US7932167B2 (en) * 2007-06-29 2011-04-26 International Business Machines Corporation Phase change memory cell with vertical transistor
US7825398B2 (en) * 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7897954B2 (en) * 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8124445B2 (en) 2010-07-26 2012-02-28 Micron Technology, Inc. Confined resistance variable memory cell structures and methods
US8735862B2 (en) 2011-04-11 2014-05-27 Micron Technology, Inc. Memory cells, methods of forming memory cells and methods of forming memory arrays
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9202750B2 (en) * 2013-10-31 2015-12-01 Macronix International Co., Ltd. Stacked 3D memory with isolation layer between memory blocks and access conductors coupled to decoding elements in memory blocks
US9018037B1 (en) 2013-12-05 2015-04-28 Intermolecular, Inc. Vertical oxide-oxide interface for forming-free, low power and low variability RRAM devices
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US10719903B2 (en) 2017-12-22 2020-07-21 International Business Machines Corporation On-the fly scheduling of execution of dynamic hardware behaviors
KR20200126971A (ko) * 2018-03-02 2020-11-09 소니 세미컨덕터 솔루션즈 가부시키가이샤 스위치 소자 및 기억 장치, 그리고 메모리 시스템
US10770656B2 (en) 2018-09-20 2020-09-08 International Business Machines Corporation Method for manufacturing phase change memory
CN113078258B (zh) * 2020-01-06 2023-11-28 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449062A (zh) * 2002-04-04 2003-10-15 惠普公司 用于相变介质存储装置的低热耗小接触面积复合电极
CN1547268A (zh) * 2003-12-12 2004-11-17 中国科学院上海微系统与信息技术研究 相变存储器中纳米量级单元器件的制备方法

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3560441A (en) * 1968-12-16 1971-02-02 M & T Chemicals Inc Antimony trioxide inorganic compound glass flame retardant compositions and methods for their preparation
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5188096A (en) * 1990-03-15 1993-02-23 Yoo Young Yoon Massage apparatus
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6026220A (en) * 1996-11-19 2000-02-15 Unisys Corporation Method and apparatus for incremntally optimizing a circuit design
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6177667B1 (en) * 1997-10-03 2001-01-23 Ricoh Company, Ltd. Imaging device
US6034862A (en) * 1998-06-12 2000-03-07 Lucent Technologies Inc. Diode module assembly with bifurcated terminals
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
DE19903325B4 (de) 1999-01-28 2004-07-22 Heckler & Koch Gmbh Verriegelter Verschluß für eine Selbstlade-Handfeuerwaffe, mit einem Verschlußkopf und Verschlußträger und einem federnden Sperring mit Längsschlitz
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6606527B2 (en) * 2000-03-31 2003-08-12 International Business Machines Corporation Methods and systems for planning operations in manufacturing plants
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6563158B1 (en) * 2001-11-16 2003-05-13 Texas Instruments Incorporated Method and apparatus for voltage stiffening in an integrated circuit
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6783994B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
JP4133141B2 (ja) * 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6992369B2 (en) * 2003-10-08 2006-01-31 Ovonyx, Inc. Programmable resistance memory element with threshold switching material
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449062A (zh) * 2002-04-04 2003-10-15 惠普公司 用于相变介质存储装置的低热耗小接触面积复合电极
CN1547268A (zh) * 2003-12-12 2004-11-17 中国科学院上海微系统与信息技术研究 相变存储器中纳米量级单元器件的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2006/0001164 A1,全文.

Also Published As

Publication number Publication date
US20080121861A1 (en) 2008-05-29
US20090020746A1 (en) 2009-01-22
US8243494B2 (en) 2012-08-14
US7442603B2 (en) 2008-10-28
CN101127386A (zh) 2008-02-20
TWI309454B (en) 2009-05-01
TW200814235A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
CN101127386B (zh) 用于限制电阻随机存取存储器熔化点的自对准结构及方法
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
CN100502029C (zh) 相变化存储器件及其形成方法
CN100524880C (zh) 具有热隔离结构的ⅰ型相变化存储单元
CN100563040C (zh) 相变化存储单元及其制造方法
CN100573952C (zh) 使用单一接触结构的桥路电阻随机存取存储元件及方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
CN100573898C (zh) 自对准并平坦化的下电极相变化存储器及其制造方法
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
CN101252168B (zh) 具有加热器的相变化储存单元及其制造方法
TWI321355B (en) Vacuum jacket for phase change memory element
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
US7598512B2 (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
TWI427773B (zh) 具有上下側壁接觸之相變化記憶胞
CN100543966C (zh) 用以制造存储元件的方法
US20080068879A1 (en) Phase change memory devices including memory cells having different phase change materials and related methods and systems
CN100563042C (zh) 具有自对准气隙绝缘体的电阻随机存取存储器的制造方法
TWI400798B (zh) 介電層夾置之柱狀記憶裝置
CN100502084C (zh) 具有热绝缘层的薄膜相变化单元及其制造方法
TWI305044B (en) Bridge resistance random access memory device and method with a singular contact structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant