CN101053070B - 由铝硅酸盐前体形成的低k值介电层 - Google Patents

由铝硅酸盐前体形成的低k值介电层 Download PDF

Info

Publication number
CN101053070B
CN101053070B CN2005800357785A CN200580035778A CN101053070B CN 101053070 B CN101053070 B CN 101053070B CN 2005800357785 A CN2005800357785 A CN 2005800357785A CN 200580035778 A CN200580035778 A CN 200580035778A CN 101053070 B CN101053070 B CN 101053070B
Authority
CN
China
Prior art keywords
aluminium
alkoxyl
alkyl
precursor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800357785A
Other languages
English (en)
Other versions
CN101053070A (zh
Inventor
M·古纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101053070A publication Critical patent/CN101053070A/zh
Application granted granted Critical
Publication of CN101053070B publication Critical patent/CN101053070B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于用铝硅酸盐前体形成高机械强度、低k值、层间介电材料使得铝容易地被结合到材料的硅基质中的方法，和一种包含一个或多个这样形成的高强度、低k值层间介电层的集成电路设备。

Description

由铝硅酸盐前体形成的低k值介电层
发明领域
本发明通常涉及半导体集成电路(IC)制造的领域。特别地，本发明涉及一种用于形成集成电路设备中的低k值介电材料的方法，和这样形成的材料。
发明背景
IC制造一般地涉及多层的顺序形成以形成单个集成设备。因为各层材料的性能允许它们固有地满足IC所需设备的性能标准或者因为它们的性能能够通过制造方法被改变使得它们满足那些标准，所以才选择它们。用于在IC设备内形成层的一种类型的材料是电介质。
介电材料是电绝缘体，其用于在IC内基本上电隔离导电层或特征。由使用给定介电材料的电容器所能存储的静电能量的量与使用真空作为其电介质的相同电容器所能存储的静电能量的量的比值被定义为其“相对介电常数”并且表示为该材料的“k”值。低k值介电材料可被看作介电常数(“k”值)低于二氧化硅的那些；SiO2的k值为4.0-4.2。
由于随着每后续一代IC的开发晶体管栅极宽度的减小，降低互连延迟现在已经变得和降低晶体管转换频率以促进IC运行速度一样的重要。对互连延迟的两个主要贡献是用于电路导线的金属(一般是铝)的电阻和用于层间电介质(ILD)的电介质(一般是二氧化硅；SiO2)的电容。
为改进在电路导线中的速度，铜，其电阻比铝大约低30％，已经在许多高性能IC设备中代替了铝。然而，在可容易地结合到IC设备中的金属中，铜具有最低的电阻率，导致减小了ILD介电常数，而这对于在互连延迟时间方面进一步的下降是重要的。
对于制造低k值ILD材料来说，已经确定了若干方法。已经使用的或者正积极研究的两种方法包括将碳引入SiO2基质中(以制造掺杂碳的氧化硅，称为CDO、OSG、SiOCH或SiCOH)，和使ILD多孔化。这些技术降低了k值；然而它们还降低了ILD材料的密度和机械强度。结果，这些材料容易被在随后IC设备制造过程中给予ILD的应力所破坏。破坏可以包括穿过ILD的开裂，或分层(其中ILD层与IC设备中的一个或多个相邻层分离)。破坏可起因于在制造过程和正常使用中当IC设备经受热循环时由于ILD和相邻层之间不同的热膨胀系数(CTE)而给予ILD的热机械应力。低k值ILD材料的易碎性是在大体积IC制造中包含它们的一种障碍。
附图简述
图1a、1b和1c描述了用于形成二氧化硅介电层的前体的化学结构。
图2a描述了根据本发明实施方案的铝硅酸盐前体的一般性化学结构。
图2b和2c在实质上描述了根据本发明实施方案的铝硅酸盐前体的化学结构。
图3描述了集成电路衬底的一种实施方案，其包括具有形成在其上的许多集成电路设备的硅片，并且包括根据本发明实施方案的低k值介电层。[0011]图4是一幅示意图，其举例说明了根据本发明实施方案的集成电路设备的互连结构和介电层的剖视图。
图5是一幅框图，其举例说明了用铝硅酸盐前体形成低k值介电层的方法的实施方案。
图6描述了根据本发明实施方案的蚀刻终止材料。
发明详述
公开了使用一类在本文中被称作“铝硅酸盐”前体的含铝前体形成的薄膜层间电介质(ILD)材料的许多实施方案。在一种实施方案中，这些前体可提供具有较高机械强度(用弹性模量、硬度或结合强度表征)的低k值介电材料，与使用不含铝或其它金属原子的低k值硅基前体经由类似的方法或材料获得的相比(其典型实例示于图1a-1c中)。在这种实施方案中形成的介电材料的机械强度的增加可有助于降低由于物理或热应力而对集成电路设备造成的破坏(例如破裂)的发生率。这些应力是其中使用介电材料的IC设备制造过程和最终用途所固有的。
前体一般是一些过渡材料或最终材料之前的物质。在集成电路制造中，前体的一种使用涉及了可能被引入沉积过程并且可能在化学上或在结构上有助于材料形成的物质。前体的特征可基本上确定随后形成的材料的性能。
在本发明实施方案中所述的前体一般表现出在处理和存储过程中几乎没有或没有明显的安全风险，尽管可能存在着其中可能指出要另外小心的一些实施方案。另外，本发明的若干实施方案在室温下是液体，而在使其在正常工作状态和配置下适用于某些沉积过程的温度下汽化，如下文所要讨论的。
本发明的一种实施方案包括使用铝硅酸盐前体形成的低k值介电材料。铝硅酸盐前体具有如图2a所示的一般性结构。它们包括硅原子201，其键合至氧原子202，后者又与铝原子203键合。硅原子201具有三个另外的键合部位，表示为R3 206、R4 207和R5 208。铝原子具有两个另外的键合部位，表示为R1 204和R2 205。这种硅-氧-铝结构210在本文中被称为“甲硅烷氧基铝基团”或简称为“甲硅烷氧基铝”。键合部位R1-R5 204-208被称为“官能团键合部位”。在本发明的一些实施方案中，官能团键合部位被有机(含碳)官能团占据。由于可能包括的官能团的巨大变化，存在着许多种具有这种甲硅烷氧基铝基结构的前体。根据本发明的实施方案将描述各种变化。
在本发明的实施方案中，在使用铝硅酸盐前体形成ILD期间，在一个或多个官能团和甲硅烷氧基铝基团之间，键断开。然后，甲硅烷氧基铝基团结合到ILD的总的二氧化硅基质中，其中降低数目的官能团保持连接。
在本发明的一种实施方案中，前体材料的至少一个或者全部官能团键合部位204-208可能被烷氧基占据。在本发明的这种实施方案，在沉积过程和随后的退火过程中，官能团键合部位对反应高度敏感，从而在所形成的材料中提供了含甲硅烷氧基铝基团的较致密的基质。烷氧基的实例包括但不局限于甲氧基、乙氧基、丙氧基、丁氧基及其他。在这种实施方案中的烷氧基可包括直链构型(例如正丁氧基)或支链构型(例如仲丁氧基)。图2b公开了一种铝硅酸盐前体，二-仲丁氧基铝氧基三乙氧基硅烷，其包含根据本发明实施方案的烷氧基。
在本发明的另一种实施方案中，官能团键合部位中的至少一个被烷基占据。在这种实施方案中的烷基包括直链基团(例如甲基、乙基)、支链基团(例如异丙基、叔丁基)、不饱和非环状基团(例如乙烯基、烯丙基)或饱和或不饱和环状基团(例如环己基、环戊烯基)。另外，在本发明的一种实施方案中，官能团可包括上述烷基的卤化衍生物。图2c公开了一种铝硅酸盐前体，三甲基硅氧基二异丙醇铝，其包含根据本发明实施方案的烷氧基和烷基。
在本发明的另一种实施方案中，官能团键合部位中的至少一个被芳基占据。在这种实施方案中芳基包括但不局限于苯基和苄基。另外，在本发明的一种实施方案中，官能团可包括上述芳基的卤化衍生物。
在一种实施方案中，键合部位R1 204和R5 208可被限制为仅仅引入烷氧基。这可以有助于确保铝和硅原子将在沉积和后续加工中参与基质形成反应，无需添加外部氧源如氧气或一氧化二氮。添加氧源的目的是为将甲硅烷氧基铝基团键合至二氧化硅基质的氧键供氧。因为在烷氧基中已经存在氧，所以外部氧源是不必要的。在本发明的另一种实施方案中，键合部位R2 205也可被限制为烷氧基以限制铝原子的反应性，因为直接键合至铝原子的烷基的存在可导致高反应性(自燃)、或许爆炸性的化合物。
在本发明的一种实施方案中，官能团键合部位中的至少一个被胺基占据。在这种实施方案中的胺基包括二甲胺、二乙胺及其他。胺基可以容易地被氧化以允许在氧源如一氧化二氮(N2O)、氧气(O2)或水(H2O)存在下易于形成铝硅酸盐基质。将键合部位R1 204和R5 208限制为烷氧基或胺基可有助于限制铝原子的反应性。具有胺基的前体能够具有不同水平的反应性，使得能够在不同的沉淀条件下被使用，相比于烷氧基或烷基官能化的前体可使用的条件而言。
在本发明所述实施方案中，烷氧基-、烷基-、和胺类中的甚至更大尺寸的成员可以在官能团键合部位进行取代；然而，如本领域技术人员能够理解的，官能团尺寸将影响沉积的容易性和沉积方法。为将前体引入沉积过程中，通常在沉积过程中所用的操作条件下前体为气态物理状态。然而，还可以使用在沉淀条件下为液态的前体。在这种情况下，它们可以通过直接液体注入纯(未稀释)的前体或溶于载体溶剂中的前体溶液而被引入沉积过程中。同样地，固体前体可以首先溶于载体溶剂中，然后含前体的溶液以类似于液体前体的方式被直接注入沉积过程中。在本发明的一种实施方案中，将前体注入沉积过程中可以包括将它们注入沉积装置的沉积室中，在其中发生沉积过程。
为了达到上述目的能被使用的溶剂一般是非极性、无反应性溶剂，包括但不局限于己烷和甲苯。这些方法将能够使用的前体的范围扩展至具有较大官能团的那些。另外，取决于前体中存在的官能团的尺寸和种类，不同量的官能团在ILD沉积后可保持键合至甲硅烷氧基铝基团。因此，一些补充加热或其它加工方法可能是期望的以便降低在最终的低k值ILD材料中剩余官能团的量。
在本发明的一种实施方案中，铝硅酸盐前体与低k值硅基前体共同沉积。在本发明中用于共同沉积的低k值硅基前体的实例示于图1a-1c中，并且包括二甲基二甲氧基硅烷(图1a)、二乙氧基甲基硅烷(图1b)或八甲基环化四硅氧烷(图1c)。这些低k值硅基前体将大部分硅原子贡献给ILD的最终基质并且有助于提供ILD材料的低k值性能，而铝硅酸盐前体提供了增强的机械强度，而对ILD材料的介电常数的影响相对较小。
在一种实施方案中，具有结合到基质中的铝的低k值ILD材料可以通过使用其中硅和铝直接一起键合成硅-铝结构或者由非单个氧原子键合在一起的前体而形成。所述结构的一些实例包括Si-Al、Si-(CH2)n-Al(其中n＝1或以上)、Si-(NH)-Al或(Si)2-N-Al。官能团键合部位可被如前所述的烷氧基、烷基、芳基或胺基所占据。
在一种实施方案中，外部氧源如一氧化二氮(N2O)、氧气(O2)或水(H2O)可包括在沉积反应中。通过在沉积反应中提供氧源，氧键合至硅-铝结构。结果，形成甲硅烷氧基铝基团并且甲硅烷氧基铝基团被结合到ILD材料的基质中。
在本发明的一种实施方案中，以至多约20mol％的浓度将铝结合到ILD材料的二氧化硅基质中。在这种浓度下，铝向其中无需在ILD中维持低k值性能的ILD材料提供了增强的机械强度。在一种实施方案中，以至多约10mol％的浓度将铝结合到ILD材料的二氧化硅基质中。这种实施方案还显著提高了ILD材料的机械强度，而与具有较高铝含量的实施方案相比提供了较低的k值。纯氧化铝，Al2O3，具有k≈9.7的体积介电常数。因此，在ILD层中限制铝含量将使由于铝的添加造成的k值增加最小化。
在本发明的一种实施方案中，将铝以大约2-5mol％结合入ILD材料的二氧化硅基质中，此时看出来机械强度增加，同时还在沉积的ILD材料中实现了低k值介电性能。在本发明的一种实施方案中，相对于基质中的硅添加3-4mol％的铝可以增加ILD材料的硬度最高达大约100％，而k值仅仅增加大约5％。
图4举例说明集成电路设备400的一个实施方案，其包括通过沉积铝硅酸盐前体形成的ILD材料的一个或多个层421。可以提供这些层以满足性能要求，如导电垫423、通道424、迹线(trace)425或集成电路导电层互相之间的电绝缘。这对于正常使用中的最终设备的适当和最佳性能是有用的。集成电路设备410，包括衬底431(例如，硅片)和形成在其表面上的设备的功能元件432。顺序地，可以形成导电和非导电叠层420的层，其包括导电元件423-425以及ILD材料的非导电层421。ILD材料的层421可以进行处理以使它们多孔化，从而有助于降低它们的k值。这种处理可以包括暴露于热、电子束或紫外线能量。
在设备的硅片部分430中所用的材料和整个导电和非导电叠层420的材料可以具有不同的热膨胀系数。结果，当根据IC设备中的温度变化，材料非均匀地膨胀时，所产生的应力可以导致各层彼此剥离或者在层内开裂和断裂。由于低k值介电层422的多孔结构的低强度，其特别地处于危险之中。如所提及的，在本发明的一种实施方案中，将铝包含到低k值介电层的二氧化硅基质中可能为基质增加机械强度，从而有助于防止或降低开裂的发生。
本发明的一种实施方案包括一种在集成电路设备形成期间利用铝硅酸盐前体将低k值ILD材料设置到集成电路衬底上的方法。例如，在如图3所示的本发明的一种实施方案中，集成电路衬底300包括硅片310，在其上可以顺序地形成一层或多层的集成电路设备320，包括用铝硅酸盐前体形成的至少一个低k值ILD层。在本发明的另一种实施方案中，集成电路衬底可以包括印刷电路板(有时称为印刷线路板)。在又一个实施方案中，可以在作为集成电路衬底一部分的牺牲材料上形成低k值介电材料层，这种牺牲材料然后在全部设备形成期间通过后处理被除去或置换。
如图5所示，在510，衬底首先接收任何需要的预备处理如形成预先层、蚀刻、清洗或如被形成的特定设备、沉积装置或用户优选作法所规定的其它作用。然后，在520，该衬底可被放入沉积装置的沉积室中。可以为许多沉积技术中的任一种设计(engineer)沉积装置，所述沉积技术包括化学气相沉积(CVD)、等离子强化化学气相沉积(PE-CVD)、原子层沉积(ALD)或热沉积。
在引入沉积装置的沉积室前，前体可能需要制备。在一种实施方案中，在所用沉积装置的正常沉积条件下，前体可能是液态或固态形式，并且可能需要制备535，如本说明书中所描述的或者如本领域技术人员所能理解的。
在一种实施方案中，一旦沉积室被密封并且内部环境达到了沉积过程的合适状况530，可以将前体引入沉积室中540。在一种实施方案中，引入前体可以包括引入铝硅酸盐前体和一种或多种低k值硅基前体。用作多孔物质(porogens)的有机前体也可被引入以在ILD材料中诱发多孔性。多孔(porogenic)(诱发多孔性的)有机前体的实例可以包括α-萜品烯、β-萜品烯、D-苧烯及其他本领域已知的。
在一种实施方案中，可以使用含胺基的前体，同时可以将氧源如氧气(O2)、一氧化二氮(N2O)或水(H2O)引入到沉积室作为前体。在这种情况下，氧源可以被看作前体，因为它向沉积的ILD的结构贡献了氧。
在一种实施方案中，铝硅酸盐前体和低k值硅基前体可然后在550被共沉积到衬底上。当沉积室的内部环境已经到达沉积条件时，当将前体引入沉积室时，沉积将立即开始。沉积过程的持续时间及其他参数将会变化，取决于沉积的ILD层的期望厚度和其它考虑因素，如本领域技术人员能够理解的。在一种实施方案中，沉积室内的压力可被设置为0.1-50托；优选地1-10托。在一种实施方案中，沉积室内的温度可被设置为150-500℃；优选地200-400℃。在一种实施方案中，沉淀时间(持续时间)可为30-300秒。在一种实施方案中，当使用PECVD时，RF功率可被设置为250-1000瓦。
在一种实施方案中，在完成沉积过程后，可以将衬底从沉积室中取出560。另外的加工570，如退火或固化，可用来除去较大量的保持在ILD材料中的官能团。这些加工方法通过进一步除去沉积后仍然连接至甲硅烷氧基铝基团上的键合部位的官能团起作用从而使ILD材料的基质固化。它们还有助于通过增加甲硅烷氧基铝基团和全部二氧化硅基质之间的键的数目来固化ILD材料的基质。在本发明的实施方案中，退火或固化处理可以包括暴露于热、电子束或紫外线能量。
随后，用户可以测量ILD材料的特征以确保它满足适当的性能和尺寸要求，如由用户所确定的。另外的加工可以进行以制备附加层，从而获得完全的IC设备。
在一种实施方案中，并非引入铝硅酸盐前体，而是将含硅-铝结构的前体以及氧源如氧、一氧化二氮或水在540引入到该室中。如本说明书中所述，硅-铝结构包括直接键合至铝原子的硅原子或者通过非单个氧原子键合至铝原子的硅原子。在一种实施方案中，在沉积550期间，硅和铝原子键合至由氧源提供的氧原子，形成甲硅烷氧基铝基团，该基团可在沉积期间结合到ILD材料中。该方法的其余部分可类似于对铝硅酸盐前体所述的那样进行。
根据本发明的一种实施方案，用铝硅酸盐前体形成的层也可在设备的各种元件、特征和层的形成期间提供控制(control)，同时维持总的结构和低k值目标。例如，本发明的一个实施方案使用ILD材料作为低k值蚀刻终止层以预防在集成电路设备中材料的过度蚀刻。
当蚀刻材料时，目标可能是一旦在被蚀刻的材料中获得了标的特征尺寸，蚀刻过程终止。一些蚀刻法是非特异性的(即，它们将蚀刻那些并非意图被蚀刻过程所加工的材料的材料)，因此，可以在标的材料附近包括更耐受蚀刻剂的材料。在本发明的一种实施方案中，与未引入铝的二氧化硅基质相比，将铝引入二氧化硅基质可使得所得材料显示出不同的蚀刻速率。
图6显示一种结构600，其包括两种材料。根据本发明一种实施方案沉积的第一材料620被置于第二材料610附近，所述第二材料由在其基质中未引入甲硅烷氧基铝基团的ILD材料或其它材料形成，或者由引入了不同浓度的甲硅烷氧基铝基团的ILD材料形成。在蚀刻过程期间，根据本发明一种实施方案形成的材料可以基于两种材料间蚀刻速率的差异而提供作为蚀刻终止材料的益处。一旦标的材料基本上被蚀刻并且暴露了蚀刻终止材料630，那么蚀刻可以沿放置蚀刻终止材料的方向变慢或终止。在本发明的一种实施方案中，蚀刻终止材料可以作为层形成。
本发明的一种实施方案可以用作湿法蚀刻工艺、干法蚀刻工艺或其它如本领域已知的蚀刻工艺的蚀刻终止层。对于蚀刻终止材料来说，可能还期望的是具有低k值性能。这种方法可用于其中低k值ILD是所期望的先进集成电路设备类型中，因为上述设备中的特征通常是相当小的，具有严格的尺寸公差。传统蚀刻终止层所用的材料未必满足先进的集成电路设备的低k值要求。传统的蚀刻终止材料的实例可以包括碳化硅、四氮化三硅和氮氧化硅。
以上详细说明和附图仅仅是说明性的而并非限制性的。提供它们主要是用于清楚和全面的理解本发明的实施方案，从中将不应理解不必要的限制。在不背离实施方案的精神和所附权利要求的范围的情况下，本领域技术人员可对本文中所述的实施方案以及备选结构作出许多添加、删除和改变。

Claims (33)

1.一种形成低k值介电材料的方法，其包括：
在沉积室中将前体共沉积到衬底上；
前体中的至少一种包括多孔有机前体，和
前体中的至少一种包括甲硅烷氧基铝基团，
该甲硅烷氧基铝基团包括由氧原子键合在一起的硅原子和铝原子，并且
该硅原子和该铝原子还键合至多个官能团，
形成低k值介电层；
结合2-5mol％铝以增加硬度；
通过暴露于热、电子束或紫外线能量固化；和
除去共沉积后仍然连接至甲硅烷氧基铝基团上的键合部位的官能团。
2.权利要求1的方法，其中所述多个官能团包括至少一种烷氧基。
3.权利要求2的方法，其中所述至少一种烷氧基包括至少一种直链烷氧基或至少一种支链烷氧基。
4.权利要求1的方法，其中所述多个官能团包括至少一种与铝原子键合的烷氧基，至少一种与硅原子键合的烷氧基，和至少一种烷基。
5.权利要求4的方法，其中所述至少一种烷基包括直链烷基或其卤化衍生物中的至少一种，支链烷基或其卤化衍生物中的至少一种，不饱和非环状烷基或其卤化衍生物中的至少一种，不饱和环状烷基或其卤化衍生物中的至少一种，或饱和环状烷基或其卤化衍生物中的至少一种。
6.权利要求1的方法，其中所述官能团包括至少一种与铝原子键合的烷氧基，至少一种与硅原子键合的烷氧基，和至少一种胺基。
7.权利要求6的方法，其中所述前体进一步包括氧气、一氧化二氮或水中的至少一种作为氧源。
8.权利要求1的方法，其中所述多个官能团包括至少一种与铝原子键合的烷氧基，至少一种与硅原子键合的烷氧基，和至少一种芳基。
9.权利要求1的方法，其中沉积包括化学气相沉积、等离子强化化学气相沉积、原子层沉积或热沉积。
10.权利要求1的方法，其中所述前体包括二甲基二甲氧基硅烷，二乙氧基甲基硅烷或八甲基环化四硅氧烷中的至少一种。
11.权利要求1的方法，其中将前体沉积到衬底上包括形成含2-5mol％的甲硅烷氧基铝的材料。
12.权利要求1的方法，其中所述衬底包括集成电路衬底。
13.一种介电层，其包括：
含被沉积前体的，结合2-5mol％铝以增加硬度的介电材料，
前体中的至少一种包括多个甲硅烷氧基铝基团，
该甲硅烷氧基铝基团包括由氧原子键合在一起的硅原子和铝原子，并且
该硅原子和该铝原子键合至多个官能团。
14.权利要求13的介电层，其中介电材料是低k值介电材料。
15.权利要求13的介电层，其中介电材料包含2-5mol％的甲硅烷氧基铝。
16.权利要求13的介电层，其中所述多个官能团包括至少一种烷氧基。
17.权利要求16的介电层，其中所述至少一种烷氧基包括至少一种直链烷氧基或至少一种支链烷氧基。
18.权利要求13的介电层，其中所述多个官能团包括与铝原子键合的至少一种烷氧基、与硅原子键合的至少一种烷氧基、和烷基、胺基或芳基中的至少一种。
19.权利要求18的介电层，其中所述至少一种烷基包括直链烷基或其卤化衍生物中的至少一种，支链烷基或其卤化衍生物中的至少一种，不饱和非环状烷基或其卤化衍生物中的至少一种，不饱和环状烷基或其卤化衍生物中的至少一种，或饱和环状烷基或其卤化衍生物中的至少一种。
20.权利要求13的介电层，其中所述含沉积前体的介电材料被置于集成电路衬底上。
21.权利要求13的介电层，其中所述介电材料包括蚀刻终止层。
22.一种含低k值介电层的器件，其包括：
含被沉积铝硅酸盐前体的，结合2-5mol％铝以增加硬度的低k值介电层，
所述铝硅酸盐前体包括键合至多个官能团的甲硅烷氧基铝基团；和
具有在其上形成的集成电路特征的多个层。
23.权利要求22的器件，其中低k值介电层包括2-5mol％的甲硅烷氧基铝。
24.权利要求22的器件，其中所述多个官能团包括至少一种烷氧基。
25.权利要求24的器件，其中所述至少一种烷氧基包括至少一种直链烷氧基或至少一种支链烷氧基。
26.权利要求22的器件，其中所述多个官能团包括与铝原子键合的至少一种烷氧基、与硅原子键合的至少一种烷氧基、和烷基、胺基或芳基中的至少一种。
27.权利要求26的器件，其中所述至少一种烷基包括直链烷基或其卤化衍生物中的至少一种，支链烷基或其卤化衍生物中的至少一种，不饱和非环状烷基或其卤化衍生物中的至少一种，不饱和环状烷基或其卤化衍生物中的至少一种，或饱和环状烷基或其卤化衍生物中的至少一种。
28.一种形成低k值介电材料的方法，其包括：
将前体引入沉积装置中；
所述前体包含硅-铝结构，
所述硅-铝结构包括硅原子和铝原子，并且
所述硅原子和所述铝原子还键合至多个官能团；
将氧源引入沉积装置中；
结合2-5mol％铝以增加硬度；
通过暴露于热、电子束或紫外线能量固化；和
将介电材料沉积到衬底上，
所述介电材料包括甲硅烷氧基铝基团。
29.权利要求28的方法，其中所述硅-铝结构包括Si-Al、Si-(CH2)n-Al，其中n＝1或以上、Si-(NH)-Al或(Si)2-N-Al中的至少一种。
30.权利要求28的方法，其中所述氧源包括氧气、一氧化二氮或水中的至少一种。
31.一种方法，其包括：
将铝硅酸盐前体作为蚀刻终止材料沉积到另一种材料附近，其中所述铝硅酸盐前体包括键合至多个官能团的甲硅烷氧基铝基团，并结合2-5mol％铝以增加硬度。
32.权利要求31的方法，其中蚀刻终止材料是低k值介电材料。
33.权利要求31的方法，其中蚀刻终止材料以层的形式形成。
CN2005800357785A 2004-11-08 2005-11-08 由铝硅酸盐前体形成的低k值介电层 Expired - Fee Related CN101053070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/984,595 2004-11-08
US10/984,595 US7563727B2 (en) 2004-11-08 2004-11-08 Low-k dielectric layer formed from aluminosilicate precursors
PCT/US2005/040635 WO2006053069A2 (en) 2004-11-08 2005-11-08 Low-k dielectric layer formed from aluminosilicate precursors

Publications (2)

Publication Number Publication Date
CN101053070A CN101053070A (zh) 2007-10-10
CN101053070B true CN101053070B (zh) 2010-07-21

Family

ID=36315480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800357785A Expired - Fee Related CN101053070B (zh) 2004-11-08 2005-11-08 由铝硅酸盐前体形成的低k值介电层

Country Status (6)

Country Link
US (1) US7563727B2 (zh)
JP (1) JP2008519459A (zh)
CN (1) CN101053070B (zh)
DE (1) DE112005002334T5 (zh)
TW (1) TWI310224B (zh)
WO (1) WO2006053069A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
KR100698094B1 (ko) * 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7598183B2 (en) * 2006-09-20 2009-10-06 Applied Materials, Inc. Bi-layer capping of low-K dielectric films
JP5354143B2 (ja) * 2007-07-12 2013-11-27 日東化成株式会社 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
JP5354511B2 (ja) * 2007-07-12 2013-11-27 日東化成株式会社 有機重合体用硬化触媒およびそれを含有する湿気硬化型有機重合体組成物
JP5177809B2 (ja) * 2007-07-02 2013-04-10 日東化成株式会社 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
WO2009004986A1 (ja) * 2007-07-02 2009-01-08 Nitto Kasei Co., Ltd. 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
KR101895398B1 (ko) * 2011-04-28 2018-10-25 삼성전자 주식회사 산화물 층의 형성 방법 및 이를 포함하는 반도체 소자의 제조 방법
JP5545277B2 (ja) * 2011-08-26 2014-07-09 信越化学工業株式会社 太陽電池及びその製造方法
KR102123996B1 (ko) 2013-02-25 2020-06-17 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
CN104103572B (zh) * 2013-04-02 2017-02-08 中芯国际集成电路制造(上海)有限公司 多孔低k介质层的形成方法及多孔低k介质层
WO2018118932A1 (en) * 2016-12-22 2018-06-28 Illumina, Inc. Imprinting apparatus
US11649560B2 (en) 2019-06-20 2023-05-16 Applied Materials, Inc. Method for forming silicon-phosphorous materials
JP2024022694A (ja) * 2020-12-28 2024-02-20 株式会社Adeka 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439170A (zh) * 2000-05-09 2003-08-27 摩托罗拉公司 非晶金属氧化物栅介质结构及其方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3061587A (en) * 1960-05-03 1962-10-30 Hughes Aircraft Co Ordered organo silicon-aluminum oxide copolymers and the process of making same
JPS56130945A (en) 1980-03-18 1981-10-14 Toshiba Corp Coupling agent between inorganic insulating film with silicon and polyimide resin film
JPS6464345A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Semiconductor device
US20040176488A1 (en) * 2000-06-06 2004-09-09 Shyama Mukherjee Low dielectric materials and methods of producing same
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
EP1523763A4 (en) * 2002-07-18 2008-12-24 Aviza Tech Inc MOLECULAR LAYER DEPOSITION OF THIN FILMS WITH MIXED COMPONENTS
TW200408015A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
US7033560B2 (en) * 2002-08-30 2006-04-25 Air Products And Chemicals, Inc. Single source mixtures of metal siloxides
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US6699797B1 (en) * 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films
US7029723B2 (en) * 2003-01-07 2006-04-18 Intel Corporation Forming chemical vapor depositable low dielectric constant layers
US7138158B2 (en) * 2003-02-28 2006-11-21 Intel Corporation Forming a dielectric layer using a hydrocarbon-containing precursor
US7169715B2 (en) * 2003-03-21 2007-01-30 Intel Corporation Forming a dielectric layer using porogens
US6737365B1 (en) * 2003-03-24 2004-05-18 Intel Corporation Forming a porous dielectric layer
JP2006054353A (ja) 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
US7071125B2 (en) * 2004-09-22 2006-07-04 Intel Corporation Precursors for film formation
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439170A (zh) * 2000-05-09 2003-08-27 摩托罗拉公司 非晶金属氧化物栅介质结构及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭56-130945A 1981.10.14

Also Published As

Publication number Publication date
US20060097359A1 (en) 2006-05-11
CN101053070A (zh) 2007-10-10
TWI310224B (en) 2009-05-21
DE112005002334T5 (de) 2007-12-27
US7563727B2 (en) 2009-07-21
JP2008519459A (ja) 2008-06-05
TW200629414A (en) 2006-08-16
WO2006053069A3 (en) 2006-11-23
WO2006053069A2 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
CN101053070B (zh) 由铝硅酸盐前体形成的低k值介电层
JP3515074B2 (ja) 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
JP4918190B2 (ja) 非常に低い誘電率プラズマ強化ｃｖｄ膜
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
CN100533681C (zh) 先进的低介电常数有机硅等离子体化学汽相沉积膜
TW200536051A (en) Reliability improvement of sioc etch stop with trimethylsilane gas passivation in cu damascene interconnects
JP4987716B2 (ja) 水素化シリコンオキシカーバイド（Ｈ：ＳｉＯＣ）でコーティングされた基板およびその製造方法
CN101101875A (zh) 电子结构及形成介质膜的方法
KR20020075412A (ko) 화학 증착된 막을 전자 비임으로 변형하여 저 유전 상수의재료를 형성하는 방법 및 이 방법에 의해 형성되는마이크로일렉트로닉 소자
CN1659685A (zh) 作为半导体器件中的层内或层间介质的超低介电常数材料
CN1782125A (zh) 形成介电膜的方法和介电膜
TW200931522A (en) Methods to obtain low k dielectric barrier with superior etch resistivity
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
CN102770580A (zh) 藉由等离子体增强化学气相沉积使用含有具有机官能基的硅的杂化前驱物所形成的超低介电材料
US6399210B1 (en) Alkoxyhydridosiloxane resins
JP3882914B2 (ja) 多相低誘電率材料およびその堆積方法
WO2014137609A1 (en) Controlled air gap formation
JP4242648B2 (ja) 金属イオン拡散バリア層
CN1881577B (zh) 半导体器件及其制造方法
JP2002524849A (ja) ナノ細孔シリカの機械的強度を最適化する方法
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
JPH0817173B2 (ja) 成膜方法
CN102110669B (zh) 复合介电层及其制作方法
US7071129B2 (en) Enhancing adhesion of silicon nitride films to carbon-containing oxide films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20191108