CN100514492C - 相变存储器件及对其进行编程的方法 - Google Patents

相变存储器件及对其进行编程的方法 Download PDF

Info

Publication number
CN100514492C
CN100514492C CNB2004100465607A CN200410046560A CN100514492C CN 100514492 C CN100514492 C CN 100514492C CN B2004100465607 A CNB2004100465607 A CN B2004100465607A CN 200410046560 A CN200410046560 A CN 200410046560A CN 100514492 C CN100514492 C CN 100514492C
Authority
CN
China
Prior art keywords
memory device
state
pulse
phase change
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100465607A
Other languages
English (en)
Other versions
CN1574093A (zh
Inventor
赵佑荣
金敬姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030035564A external-priority patent/KR100546328B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1574093A publication Critical patent/CN1574093A/zh
Application granted granted Critical
Publication of CN100514492C publication Critical patent/CN100514492C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

本发明描述了一种对相变存储器件，比如硫族化合物存储器(PRAM)，进行编程的方法。本发明涉及将PRAM元件从复位状态编程到设置状态或从设置状态编程到设置状态的方法。本发明提供了一种新颖且非显而易见的PRAM器件和方法，其中通过在编程的过程中监测存储元件的状态控制设置脉冲持续时间，比如通过将位线的电压与参考电压进行比较或将单元电阻与设置状态单元电阻进行比较。响应存储元件的所检测的状态控制设置脉冲的持续时间。本发明的方法的结果是PRAM编程错误，比如由恒定的持续时间设置脉冲引起的错误，被极大地减少，以及编程持续时间和功耗减小。

Description

相变存储器件及对其进行编程的方法
技术领域
本发明涉及相变存储器件，更具体地说，涉及使用编程脉冲宽度控制对相变存储器件进行编程的器件和方法。
背景技术
在此所指的相变存储器或相变随机存取存储器(PRAM)在本领域中也称为双向统一(unified)的存储器(OUM)。OUM基于硫族化合物(chalcogenide)合金，这种合金在加热并冷却之后，取两种稳定的但可编程的相态(phase)中的一种：多晶相态或非晶相态。第一相态(即多晶相态)的电阻较低，而第二相态(即非晶相态)的电阻较高。逻辑1或逻辑0取决于由测量它的电阻所确定的可编程体积(volumn)的相态。结晶或导电状态是设置状态或0状态，而非晶或电阻性的非导电状态是复位状态或1状态。
为使可编程的体积为非晶相态，通过电阻加热器加热它在它的熔点之上。在加热器切断时快速地冷却它。为使它结晶，将它加热到正好在它的熔点之下持续较短的时间周期，例如50ns，以使原子在它们的结晶位置排列成一线。
相变存储器的关键是硫族化合物材料。该器件包括锗(Ge)、锑(Sb)和碲(Te)的一种合金，一般称为GST合金。这个材料用作为存储器件，因为在加热和冷却时它能够在稳定的非晶相态(复位或1状态)和结晶相态之间快速地切换。在非晶相态中，该材料具有较低的反射率和较高的电阻。在结晶相态中，它是反射性的并具有较低的电阻。
包含了硫族化合物材料的存储单元通常包括顶部电极、硫族化合物层和电阻加热元件。通过测量它的电阻实现编程的单元的读取。为将数据写到单元，加热硫族化合物超过它的熔点，然后快速地冷却以使它为非晶相态。为使它结晶，加热它正好到它的熔点之下并保持较短的时间周期，使在材料中的原子有时间将它们本身定位在它们的结晶位置上。
附图1所示为使用可编程的硫族化合物材料的存储单元10的示意图。单元10包括形成在可编程的相变的硫族化合物材料14上的导电的顶部电极12。导电的底部电极触点(BEC)16将顶部电极12和可编程的材料14连接到导电的底部电极18。
附图2A和2B所示为在两个编程的状态中的每个状态的单元10的示意图。在附图2A中，所示的单元10处于导电的设置状态或0状态。在这种状态下，可编程的材料14处于结晶状态。在附图2B中，所示的单元10处于电阻性的复位状态或1状态。在这种状态下，可编程的材料14处于非晶状态。附图2A和2B中的每个附图也示出了在通过单元10控制电流中使用的存取晶体管20。在电流流经单元10时，BEC起加热可编程的材料的体积以改变它们的状态的电阻加热器的作用。
附图3所示为单元10的电结构的示意图。在附图3中，单元称为“C”。字线WL控制单元C的激励。通过单元的电流ICEL和位线BL用于对器件10进行编程。
附图4所示为包括可编程的硫族化合物材料的存储单元的编程的时序图。附图4的时序图是说明根据已有技术的编程方法将该材料编程为设置(结晶)状态和复位(非晶)状态的编程脉冲的温度随着时间的曲线图。编号为35的曲线示出了复位脉冲(即用于对材料编程的温度脉冲)与复位(非结晶)状态的温度时间关系；以及编号为36的曲线示出了在设置脉冲(即用于对材料进行编程的温度脉冲)与设置(结晶)状态的时间温度关系
参考在附图4中标以35的曲线，为将硫族化合物材料的可编程的体积改变到非晶相态(复位状态)，通过电阻加热器将硫族化合物合金加热到它的熔点(Tm)之上的温度。施加加热脉冲持续相对较短的时间周期(例如几纳秒)。在加热器切断时合金快速地冷却。参考标以36的曲线，为将可编程的体积改变到结晶相态(设置状态)，将合金加热到它的熔点(Tm)之下的温度。如附图所示，合金所加热到的温度在结晶或固化温度Tx和熔化温度Tm之间的设置窗口内。上升的温度保持在设置窗口内大约50ns的时间周期以使合金能结晶，即使在材料中的原子能在它们的结晶结构中对齐。在结晶发生之后，消除设置脉冲，材料冷却。
附图5所示为在设置状态和复位状态中使用用于单元的硫族化合物材料的PRAM单元的电流-电压(I-V)特性。标以37的曲线显示了在设置状态中单元的I-V特性，标以38的曲线显示了在复位状态中的单元的I-V特性。PRAM由在开关阈值电压Vt之上的电压下通过电流脉冲编程。编程脉冲将存储单元驱动到高或低电阻状态，这取决于电流的幅值。存储在单元中的信息通过测量单元的电阻读出。在阈值电压Vt之下的电压下执行读操作以避免由材料的偶然的相态改变而可能引起的错误。
附图6所示为通常用于将相变存储器元件编程为设置状态的设置脉冲的时序图。设置脉冲施加到位线以将相变存储器元件编程到设置状态。在常规技术中的设置脉冲持续时间T2-T1是恒定的。
附图7所示为在正常情况下(情况A)和错误情况(情况B)在相变存储单元从复位状态到设置状态的编程的过程中的单元电阻相对时间的曲线图。在复位状态中单元的电阻称为TRESET，在设置状态中的单元的电阻称为RSET。RRESET的值通常由器件的底部电极触点(BEC)18的大小确定。标以41的曲线用于在正常的复位状态下被编程为设置状态的存储单元A。标以42的曲线用于在异常的复位状态下被编程为设置状态的第二存储单元B。单元B处于异常复位状态，其中它的复位电阻RRESET异常地高。
参考曲线41，在复位状态下，在单元A中的电阻是正常的值RRESET。在T1时，激励设置脉冲。在单元被加热时，它的电阻如图所示地下降。在它转变到设置状态时电阻穿过电阻阈值参考值。该参考值界定了在复位状态和设置状态之间的单元电阻边界。在T2时，在单元A达到设置状态之后，设置脉冲消除。单元冷却并仍然保持在设置脉冲，处于正常的设置电阻RSETA。
参考曲线42，单元B的电阻在异常高的RRESETB值下开始。在T1时，施加设置脉冲，单元的电阻开始下降。因为设置脉冲窗口的持续时间预先定义并设置为恒定，在T2时，消除设置脉冲。然而，在这种情况下，因为在复位情况下的电阻异常地高，因此设置脉冲的持续时间不足够长到使单元的电阻能降低到通过参考值以使单元能够输入设置状态。相反，设置脉冲在T2时消除，同时单元电阻RSETB仍然在参考值之上。在单元冷却时，电阻RSETB仍然保持在参考值之上。结果，单元还没有正确地编程到设置状态。即，发生了单元编程错误。
因此，因为设置脉冲持续时间是恒定的，所以在PRAM编程中可能产生错误，因为RSET的值可以根据RRESET的值改变。具体地说，如果RRESET的值较高，则在设置编程在设置状态中稳定之后RSET的值可能太高。
发明内容
本发明涉及对相变存储器件(比如硫族化合物存储器(PRAM))进行编程的方法。本发明涉及将PRAM元件从复位状态编程到设置状态或从设置状态编程到设置状态的方法。本发明提供了一种新颖且非显而易见的PRAM器件和方法，其中通过在编程的过程中监测存储器的状态控制设置脉冲持续时间，比如通过将位线的电压与参考电压进行比较或将单元电阻与设置状态单元电阻进行比较。响应存储元件的所检测的状态控制设置脉冲的持续时间。本发明的方法的结果是PRAM编程错误(比如由恒定的持续时间设置脉冲引起的错误)被极大地减少，以及编程时间持续和功耗减小。
在一方面，本发明涉及对相变存储器件进行编程的方法。根据本发明的方法，将设置脉冲施加到存储器件的位线。在施加设置脉冲的同时，检测存储器件的状态，该检测包括检测存储器件的电阻或者位线电压。在确定存储器件处于所需的设置状态时，消除设置脉冲，以便基于存储器件的状态控制设置脉冲的持续时间。
在一个实施例中，在存储器件处于复位状态时，存储器件的可编程的材料处于非晶状态。此外，在存储器件处于设置状态时，存储器件的可编程的材料处于结晶状态。在存储器件处于复位状态时，存储器件的可编程材料处于非晶状态。
所检测的电阻包括在存储器件的可编程的材料的电阻。在一个实施例中，在可编程的材料的非晶状态中的可编程的材料的电阻高于在可编程的材料的结晶状态中的可编程的材料的电阻。
在一个实施例中，将设置脉冲施加到存储器件可以包括产生控制信号，该控制信号控制将设置脉冲施加到存储器件。可以产生控制信号以激励设置脉冲，比如响应写起动信号。在检测的位线电压低于参考电压时可以产生控制信号以使设置脉冲消除。在检测的位线电压等于参考电压时也可以产生控制信号以使设置脉冲消除。在一个实施例中，参考电压是在存储器件中的可编程的材料的设置编程电压。在一个实施例中，在将存储器件从复位状态编程到设置状态时，在存储器件从复位状态转变到设置状态的同时产生控制信号以施加设置脉冲，并在转变之后消除。在一个实施例中，在将存储器件从复位状态编程到设置状态时，在所检测的位线电压高于参考电压的同时产生控制信号以施加设置脉冲，并在所检测的位线电压降低到参考电压之下时消除。在一个实施例中，在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压低于参考电压时消除。在一个实施例中，在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压等于参考电压时消除。
在一个实施例中，给存储器件施加设置脉冲包括将电流施加给存储器件的位线。检测存储器件的状态包括在给位线施加电流的同时检测位线的电压。
在一个实施例中，给存储器件施加设置脉冲包括产生控制给存储器件施加设置脉冲的控制信号。
存储器件可以包括相变材料。该相变材料可以包括锗、锑和碲。
存储器件可以包括至少一个硫族化合物元件。
在一个实施例中，在存储器件中的复位电流大于在存储器件中的设置电流。在一个实施例中，在存储器件中的复位脉冲宽度窄于设置脉冲宽度。
在另一方面，本发明涉及相变存储器件。该器件包括检测存储器件的状态的检测电路和将设置脉冲施加给存储器件的位线的控制器，该检测包括检测存储器件的电阻或者位线电压，在存储器件被检测到处于所需的设置状态时该控制器消除设置脉冲，以使基于存储器件的状态控制设置脉冲的持续时间。
在一个实施例中，该器件也包括可编程的材料，其中在第一状态中，可编程的材料处于非晶状态。可替换的是，在第一状态中，可编程的材料处于结晶状态，在第二状态中，可编程的材料处于非晶状态。
在一个实施例中，所检测的电阻可以包括在存储器件的可编程的材料中的电阻。在一个实施例中，检测电路可以包括读出放大器。读出放大器可以将位线电压与参考电压进行比较。参考电压可以是在存储器件中的可编程的材料的设置编程电压。
在一个实施例中，控制器也可以包括产生控制信号的控制信号发生器，该控制信号控制给存储器件施加设置脉冲。比如响应写起动信号可以产生该控制信号以激励设置脉冲。在所检测的位线电压低于参考电压时可以产生该控制信号以消除设置脉冲。此外，在所检测的位线电压等于参考时也可以产生控制信号以消除设置脉冲。在一个实施例中，在将存储器件从复位状态编程到设置状态时，在存储器件从复位状态转变到设置状态同时产生控制信号以施加设置脉冲并在转变之后消除。此外，在一个实施例中，在将存储器件从复位状态编程到设置状态时，在所检测的位线电压高于参考电压的同时产生控制信号以施加设置脉冲并在所检测的位线电压低于参考电压之后消除。此外，在一个实施例中，在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压低于参考电压时消除。此外在一个实施例中，将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压等于参考电压时消除。
在一个实施例中，将设置脉冲施加给存储器件的位线包括将设置电流施加给存储器件的位线。本发明的器件也可以包括将设置电流施加到存储器件的位线的驱动器。该驱动器可以响应设置允许信号将设置电流施加到位线。该驱动器可以响应复位起动信号将复位电流施加到位线。在给位线施加电流的同时检测电路可以检测位线的电压。
在一个实施例中，控制器也包括产生控制给存储器件施加设置脉冲的控制信号的控制信号发生器。
在一个实施例中，存储器件包括相变材料。该相变材料可以包括锗、锑和碲。
存储器件可以包括至少一个硫族化合物元件。
在一个实施例中，在存储器件中的复位电流大于在存储器件中的设置电流。在一个实施例中，在存储器件中的复位脉冲宽度窄于设置脉冲宽度。
作为在编程的过程中监测所编程的单元的状态的本发明的过程的结果，可以实现具有减少的编程错误的更有效的编程。在将单元从复位状态编程到设置状态或从设置状态编程到设置状态的情况下，基于在编程过程中所检测的单元的状态调节设置脉冲的持续时间。仅在确定该单元已经达到了设置状态之后消除设置脉冲。消除了由于单元的复位电阻的变化引起的编程错误。在将单元从设置状态编程到设置状态的情况下，编程过程的持续时间缩短，因为如果该过程检测到单元已经处于设置状态下，则立即终止该过程。这减小了单元设置过程的时间和功率消耗。
附图说明
从如附图中所示出的本发明的优选实施例的更为具体的描述中将会清楚本发明的前述和其它的目的、特征和优点，在不同的附图中类似的参考符号表示相同的部件。附图没有必要按比例绘制，其重点是说明本发明的原理。
附图1所示为使用可编程的硫族化合物材料的存储单元10的示意图。
附图2A和2B所示为在两个编程每个的状态下单元10的示意图。
附图3所示为单元10的电结构的示意图。
附图4所示为包括可编程的硫族化合物材料的存储单元的编程的时序图。
附图5所示为使用用于单元的硫族化合物材料在设置状态和复位状态下的PRAM单元的电流-电压(I-V)特性的曲线图。
附图6所示为通常用于将相变存储器元件编程为设置状态的设置脉冲的时序图。
附图7所示为对于正常情况和错误情况在将相变存储单元从复位状态编程到设置状态过程中单元电阻与时间的曲线图。
附图8所示为说明根据本发明的一种实施例用于对具有可编程的硫族化合物材料的PRAM单元编程的设置操作的时序的时序图。
附图9所示为根据本发明具有对PRAM单元编程的电路的PRAM存储器系统的示意性方块图。
附图10所示为根据本发明PRAM存储单元和单元编程电路的详细示意图。
附图11所示为说明根据本发明在将PRAM单元从复位状态编程到设置状态中使用的信号的时序的时序图。
附图12所示为说明根据本发明在将PRAM单元从设置状态编程到设置状态中使用的信号的时序的时序图。
附图13所示为说明根据本发明的第一实施例将PRAM单元编程到设置状态的过程的逻辑流的流程图。
附图14所示为说明根据本发明的第二实施例将PRAM单元编程到设置状态的过程的逻辑流的流程图。
附图15所示为说明根据本发明将PRAM单元编程到设置状态的一般过程的逻辑流的流程图。
优选实施例的详细描述
附图8所示为根据本发明的实施例用于对具有可编程的硫族化合物材料的PRAM单元进行编程的设置操作的时序的时序图。根据本发明，在编程的过程中监测在正被编程的单元的位线上的电压。在位线电压达到阈值电压VREF时，产生控制信号CTRLS以去激励设置脉冲。附图8的曲线图说明了在正常情况下的第一单元A和具有异常高的电阻的第二单元B的编程操作过程中所检测的随着时间的位线电压。标以15的曲线是具有异常高的电阻的单元B的位线电压，标以52的曲线具有正常电阻的单元A的位线电压。如在附图8的曲线所示，在T1时在两种情况下都施加设置脉冲。在位线上的电压立即上升到初始编程电压。由于在两种情况下的编程电流相同，因此在单元B的情况下，初始位线电压高于单元A的初始位线电压，因为单元B的电阻更高。在达到初始电压之后，在两种情况下的电压随着它们相应的电阻开始下降而开始降低。在位线电压达到参考电压VREF时，在单元A的情况下在时间TCONA和在单元B的情况下在时间TCONB时，在一定的延迟之后产生控制信号CTRLS以消除设置脉冲。在单元A的情况下在时间T2A和在单元B的情况下在T2B时消除设置脉冲。在编程单元A中的设置脉冲的持续时间是T2A-T1，在编程单元B中的设置脉冲的持续时间是T2B-T1。在单元B的情况下的设置脉冲的持续时间比在单元A的情况下的持续时间更长。这是因为，直到检测到位线电压在VREF之下之前一直没有去激励设置脉冲，结果，该单元处于设置状态。在单元B的情况下这需要更长的时间，因为该单元的初始电阻较高。因此，通过检测在编程的过程中的单元的状态，本发明的方法确保了正确地对单元编程。即，在本发明中，明显地减小了单元编程错误。
附图9所示为根据本发明具有对PRAM单元编程的电路的PRAM存储器系统的示意方块图。系统700包括PRAM存储单元阵列710，它包括多个PRAM存储单元。该单元阵列连接到从多个位线BL中选择的列选择电路750。该系统700包括写驱动器电路720，它包括用于对阵列710的PRAM单元进行编程的驱动电路。写驱动器720包括一对电流源，该电流源包括将复位电流提供给单元位线BL以将连接的单元编程为复位状态的复位电流源IS2和将设置电流提供给单元位线BL以将连接的单元编程为设置状态的设置电流源IS1。
写驱动器720还包括控制给单元阵列710施加设置和复位电流脉冲的一对开关SW1和SW2。设置开关SW1在它闭合时将设置脉冲时给阵列710，复位开关SW2在它闭合时将复位脉冲施加给阵列710。在控制信号CTRLS有效时，设置允许信号SEN有效以闭合设置开关SW1以将设置脉冲电流信号P_SET施加给阵列710。在复位起动信号REN有效时，复位开关SW2闭合以将复位脉冲电流信号P_RESET施加给阵列710。
设置控制信号CTRLS由自动脉冲宽度控制块730产生，该自动脉冲宽度控制块730包括比较器735和控制脉冲信号发生器740。包括读出放大器的比较器比较在所选择的位线上的电压和参考电压VREF。在编程为设置状态的过程中，在位线电压降低到VREF之下时，比较器信号CMOS变为有效。相应地，控制信号发生器740产生有效的设置控制信号CTRLS，该信号CTRLS传输给在写驱动器720中的设置脉冲开关SW1，由此使开关SW1断开，消除设置脉冲。
附图10所示为根据本发明的一个PRAM存储单元和单元编程电路的详细示意图。附图10所示为连接到用于对存储单元的硫族化合物(GST)材料进行编程的位线BL的写驱动器720。通过字线WL上的有效信号允许编程电流通过该单元，该有效信号用在控制连接到如图所示的位线BL的场效应晶体管(FET)。在电流通过位线BL和该单元时，在位线上的电压VBL施加给比较位线电压VBL和参考电压VREF的比较器或读出放大器735。在位线电压VBL在参考电压VREF之下时，读出放大器输出用于去激励设置脉冲。
附图11所示为根据本发明在将PRAM单元从复位状态编程到设置状态中使用的信号的时序的时序图。如时序图所示，激励写起动信号WEb，然后激励字线允许信号W/L。此后不久，位线电压BLK快速地上升到参考电压VREF以上。结果，比较信号CMOS下降，并且控制信号CTRLS上升到有效状态以使根据前述的描述施加设置脉冲。在位线电压BLK下降到参考电压VREF之下时，比较信号COMS上升，相应地，控制信号CTRLS下降以消除设置脉冲。在一定的延迟之后，字线允许信号W/L下降，而写起动信号WEb上升。结果是所选择的单元从复位状态编程到设置状态。
常附图12所示为根据本发明在将PRAM单元从设置状态编程到设置状态中使用的信号的时序的时序图。即，附图12所示为在对已经处于设置(低电阻)状态的PRAM单元编程为设置状态中涉及的信号的时序。如在该时序图中所示，激励写起动信号WEb，然后激励字线允许信号W/L。此后不久，CTRLS信号变为有效以施加设置脉冲，并且位线电压BLK上升到在参考电压VREF之下的电平。因为位线电压BLK没有上升到参考电压VREF之上，所以比较信号CMOS不下降。结果，控制信号CTRLS非常快速地下降以消除设置脉冲，因为确定了单元已经处于设置状态并且编程过程不需要再继续。然后W/L信号和WEb信号返回到它们相应的无效(inactive)状态以完成编程过程。
作为在编程的过程中监测正被编程的单元的状态的本发明的过程的结果，实现了具有减小了的编程错误的更有效的编程。在将单元从复位状态或设置状态编程到设置状态的情况下，基于在编程过程中检测的单元的状态调整设置脉冲的持续时间。仅在确定单元已经达到设置状态之后消除设置脉冲。消除了由于在单元的复位电阻的变化引起的编程错误。在将单元从设置状态编程到设置状态的情况下，编程过程的持续时间缩短，因为一旦该过程检测到该单元已经在设置状态中，过程立即终止。这减小了单元设置过程的时间和功率消耗。
附图13所示为根据本发明的第一实施例将PRAM编程到设置状态的操作程序的逻辑流的流程图。该流程图示出了根据本发明的这个实施例设置脉冲宽度的自动控制过程。在这个操作程序中，通过在编程过程中检测在单元位线上的电压VBL并比较该位线电压和参考电压VREF来监测被编程的PRAM单元的状态。根据操作程序600，在步骤610中将第一脉冲(例如设置脉冲)施加给正被编程的单元的位线。在步骤620中监测在位线上电压VBL并将其与参考电压VREF进行比较，同时施加设置脉冲，该操作程序等待位线电压VBL在参考电压VREF之下。在位线电压VBL处于参考电压VREF之下时，在步骤630中脉冲从位线上断开。
附图14所示为根据本发明的第二实施例将PRAM单元编程为设置状态的操作程序的逻辑流的流程图。该流程图示出了根据本发明的这个实施例设置脉冲宽度的自动控制过程。在这个操作程序中，通过检测在单元位线上的电压VBL并比较该位线电压和参考电压VREF来监测被编程的PRAM单元的状态。根据操作程序1000，在步骤1010中将第一脉冲(例如设置脉冲)施加给正被编程的单元的位线。在步骤1020中监测单元的电阻并在步骤1030中将其与设置电阻RSET进行比较。在施加设置脉冲的同时，在步骤1030中该操作程序等待单元电阻处于设置电阻RSET。在单元电阻等于设置电阻RSET时，在步骤1040中脉冲从位线上断开。
附图15所示为根据本发明将PRAM单元编程为设置状态的一般操作程序的逻辑流的流程图。该流程图示出了根据本发明的设置脉冲的自动控制的过程。在该操作程序中，通过检测在单元中的可编程的硫族化合物材料的相态检测在编程过程中正在被编程的PRAM单元的状态。根据操作程序1100，在步骤1110中通过初始化PRAM单元的相态的变化开始该操作程序。在相态变化的过程中监测该单元的状态以确定该单元是否处于设置状态。在步骤1120中，该操作程序等待单元处于设置状态中。在单元处于设置状态时，在步骤1130中停止在PRAM单元中的相变。
虽然参考本发明的优选实施例已经具体示出并描述了本发明，但是本领域普通技术人员将会理解的是在不脱离由附加的权利要求所界定的本发明的精神和范围的前提下可以在形式和细节上做出各种改变。

Claims (50)

1.一种对相变存储器件进行编程的方法，包括：
将设置脉冲施加到存储器件的位线；
在施加设置脉冲的同时，检测存储器件的状态，该检测包括检测存储器件的电阻或者位线电压；
在确定存储器件处于所需的设置状态时，消除设置脉冲，以便基于存储器件的状态控制设置脉冲的持续时间。
2.如权利要求1所述的方法，其中在存储器件处于复位状态时，存储器件的可编程的材料处于非晶状态。
3.如权利要求1所述的方法，其中在存储器件处于设置状态时，存储器件的可编程的材料处于结晶状态。
4.如权利要求3所述的方法，其中在存储器件处于复位状态时，存储器件的可编程的材料处于非晶状态。
5.如权利要求1所述的方法，其中所检测的电阻包括在存储器件的可编程的材料中的电阻。
6.如权利要求5所述的方法，其中在可编程的材料的非晶状态中的可编程的材料的电阻高于在可编程的材料的结晶状态中的可编程的材料的电阻。
7.如权利要求1所述的方法，其中将设置脉冲施加到存储器件包括产生控制信号，该控制信号控制将设置脉冲施加到存储器件。
8.如权利要求7所述的方法，其中响应写起动信号产生控制信号以激励设置脉冲。
9.如权利要求7所述的方法，其中产生控制信号以激励设置脉冲。
10.如权利要求7所述的方法，其中在检测的位线电压低于参考电压时产生控制信号以使设置脉冲消除。
11.如权利要求10所述的方法，其中参考电压是在存储器件中的可编程的材料的设置编程电压。
12.如权利要求7所述的方法，其中在检测的位线电压等于参考电压时产生控制信号以使设置脉冲消除。
13.如权利要求7所述的方法，其中在将存储器件从复位状态编程到设置状态时，在存储器件从复位状态转变到设置状态的同时产生控制信号以施加设置脉冲，并在转变之后消除。
14.如权利要求7所述的方法，其中在将存储器件从复位状态编程到设置状态时，在所检测的位线电压高于参考电压的同时产生控制信号以施加设置脉冲，并在所检测的位线电压降低到参考电压之下时消除。
15.如权利要求7所述的方法，其中在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压低于参考电压时消除。
16.如权利要求7所述的方法，其中在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压等于参考电压时消除。
17.如权利要求1所述的方法，其中给存储器件施加设置脉冲包括将电流施加给存储器件的位线。
18如权利要求17所述的方法，其中检测存储器件的状态包括在给位线施加电流的同时检测位线的电压。
19.如权利要求1所述的方法，其中给存储器件施加设置脉冲包括产生控制给存储器件施加设置脉冲的控制信号。
20.如权利要求1所述的方法，其中存储器件包括相变材料。
21.如权利要求20所述的方法，其中该相变材料可以包括锗、锑和碲。
22.如权利要求1所述的方法，其中存储器件包括至少一个硫族化合物元件。
23.如权利要求1所述的方法，其中在存储器件中的复位电流大于在存储器件中的设置电流。
24.如权利要求1所述的方法，其中在存储器件中的复位脉冲宽度窄于设置脉冲宽度。
25.一种相变存储器件，包括：
检测存储器件的状态的检测电路，该检测包括检测存储器件的电阻或者位线电压；和
将设置脉冲施加给存储器件的位线的控制器，在存储器件被检测到处于所需的设置状态时该控制器消除设置脉冲，以便基于存储器件的状态控制设置脉冲的持续时间。
26.如权利要求25所述的相变存储器件，进一步包括可编程的材料，其中在第一状态中，可编程的材料处于非晶状态。
27.如权利要求25所述的相变存储器件，进一步包括可编程的材料，其中在第一状态中，可编程的材料处于结晶状态，
28.如权利要求27所述的相变存储器件，其中在第二状态中，可编程的材料处于非晶状态。
29.如权利要求25所述的相变存储器件，其中所检测的电阻包括在存储器件的可编程的材料中的电阻。
30.如权利要求25所述的相变存储器件，其中检测电路包括读出放大器。
31.如权利要求30所述的相变存储器件，其中读出放大器将位线电压与参考电压进行比较。
32.如权利要求31所述的相变存储器件，其中参考电压是在存储器件中的可编程的材料的设置编程电压。
33.如权利要求25所述的相变存储器件，其中控制器进一步包括产生控制信号的控制信号发生器，该控制信号控制给存储器件施加设置脉冲。
34.如权利要求33所述的相变存储器件，其中响应写起动信号产生该控制信号以激励设置脉冲。
35.如权利要求33所述的相变存储器件，其中产生该控制信号以激励设置脉冲。
36.如权利要求33所述的相变存储器件，其中在所检测的位线电压低于参考电压时产生该控制信号以消除设置脉冲。
37.如权利要求33所述的相变存储器件，其中在所检测的位线电压等于参考电压时产生控制信号以消除设置脉冲。
38.如权利要求33所述的相变存储器件，其中在将存储器件从复位状态编程到设置状态时，在存储器件从复位状态转变到设置状态同时产生控制信号以施加设置脉冲并在转变之后消除。
39.如权利要求33所述的相变存储器件，其中在将存储器件从复位状态编程到设置状态时，在所检测的位线电压高于参考电压的同时产生控制信号以施加设置脉冲并在所检测的位线电压低于参考电压之后消除。
40.如权利要求33所述的相变存储器件，其中在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压低于参考电压时消除。
41.如权利要求33所述的相变存储器件，其中在将存储器件从设置状态编程到设置状态时，响应写起动信号产生要施加的控制信号并在确定所检测的位线电压等于参考电压时消除。
42.如权利要求25所述的相变存储器件，其中将设置脉冲施加给存储器件的位线包括将设置电流施加给存储器件的位线，并且所述存储器件进一步包括将该设置电流施加到存储器件的位线的驱动器。
43.如权利要求42所述的相变存储器件，其中该驱动器响应设置允许信号将设置电流施加到位线。
44.如权利要求42所述的相变存储器件，其中该驱动器响应复位起动信号将复位电流施加到位线。
45.如权利要求42所述的相变存储器件，其中在给位线施加电流的同时检测器检测位线的电压。
46.如权利要求25所述的相变存储器件，其中控制器进一步包括产生控制给存储器件施加设置脉冲的控制信号的控制信号发生器。
47.如权利要求25所述的相变存储器件，其中存储器件包括相变材料。
48.如权利要求47所述的相变存储器件，其中该相变材料包括锗、锑和碲。
49.如权利要求25所述的相变存储器件，其中存储器件包括至少一个硫族化合物元件。
50.如权利要求25所述的相变存储器件，其中在存储器件中的复位电流大于在存储器件中的设置电流。
51.如权利要求25所述的相变存储器件，其中在存储器件中的复位脉冲宽度窄于设置脉冲宽度。
CNB2004100465607A 2003-06-03 2004-06-02 相变存储器件及对其进行编程的方法 Expired - Fee Related CN100514492C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR35564/03 2003-06-03
KR35564/2003 2003-06-03
KR1020030035564A KR100546328B1 (ko) 2003-06-03 2003-06-03 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법및 장치
US10/773,901 2004-02-06
US10/773,901 US7085154B2 (en) 2003-06-03 2004-02-06 Device and method for pulse width control in a phase change memory device

Publications (2)

Publication Number Publication Date
CN1574093A CN1574093A (zh) 2005-02-02
CN100514492C true CN100514492C (zh) 2009-07-15

Family

ID=36815433

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100465607A Expired - Fee Related CN100514492C (zh) 2003-06-03 2004-06-02 相变存储器件及对其进行编程的方法

Country Status (5)

Country Link
US (2) US7085154B2 (zh)
JP (1) JP2004362761A (zh)
CN (1) CN100514492C (zh)
DE (1) DE102004025975B4 (zh)
IT (1) ITMI20041046A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901632A (zh) * 2010-08-11 2010-12-01 上海宏力半导体制造有限公司 监控位线电压的监控电路及监控方法

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7159181B2 (en) * 2003-10-01 2007-01-02 Sunrise Medical Hhg Inc. Control system with customizable menu structure for personal mobility vehicle
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
TWI288931B (en) 2004-06-19 2007-10-21 Samsung Electronics Co Ltd Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR20070067150A (ko) * 2004-10-21 2007-06-27 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 집적 회로 및 메모리 셀 어드레싱 방법
KR100564637B1 (ko) * 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
US7272037B2 (en) * 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7923724B2 (en) * 2005-01-10 2011-04-12 Ovonyx, Inc. Phase change memory that switches between crystalline phases
JP4282612B2 (ja) 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
JP4735948B2 (ja) * 2005-03-29 2011-07-27 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
DE602005025323D1 (de) * 2005-06-03 2011-01-27 St Microelectronics Srl Verfahren zum Programmieren von Phasenübergangsspeicherzellen mit mehrfachen Speicherniveaus mithilfe eines Perkolationsalgorithmus
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100674983B1 (ko) * 2005-07-13 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US20070025166A1 (en) * 2005-07-27 2007-02-01 Spansion Llc Program/erase waveshaping control to increase data retention of a memory cell
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
US7372725B2 (en) 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
US7907435B2 (en) 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
WO2007046130A1 (ja) * 2005-10-17 2007-04-26 Renesas Technology Corp. 半導体装置
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
US8222917B2 (en) * 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
KR100745600B1 (ko) * 2005-11-07 2007-08-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
US20080025080A1 (en) * 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
US7545665B2 (en) * 2006-09-06 2009-06-09 Glacier Microelectronics, Inc. High yielding, voltage, temperature, and process insensitive lateral poly fuse memory
US7885102B2 (en) * 2006-09-15 2011-02-08 Renesas Electronics Corporation Semiconductor device
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
KR101469831B1 (ko) * 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR20090006468A (ko) * 2007-07-11 2009-01-15 삼성전자주식회사 상변화 물질, 상기 상변화 물질을 포함하는 스퍼터 타겟,상기 스퍼터 타겟을 이용한 상변화층의 형성방법 및 상기방법으로 형성된 상변화층을 포함하는 상변화 메모리소자의 제조방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101408876B1 (ko) * 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
CN101452743B (zh) * 2007-12-05 2011-10-26 财团法人工业技术研究院 相变存储器的写入系统与方法
US7593255B2 (en) 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
TWI450274B (zh) * 2008-06-02 2014-08-21 Higgs Opl Capital Llc 記憶體與記憶體寫入方法
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US7876606B2 (en) * 2008-07-02 2011-01-25 Qimonda Ag Integrated circuit for programming a memory cell
JP2010067332A (ja) * 2008-09-12 2010-03-25 Elpida Memory Inc 相補型相変化メモリセル及びメモリ回路
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8093661B2 (en) * 2009-01-07 2012-01-10 Macronix International Co., Ltd. Integrated circuit device with single crystal silicon on silicide and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8023345B2 (en) * 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model
US8166368B2 (en) * 2009-02-24 2012-04-24 International Business Machines Corporation Writing a special symbol to a memory to indicate the absence of a data signal
JP4774109B2 (ja) * 2009-03-13 2011-09-14 シャープ株式会社 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
JP2010244607A (ja) 2009-04-03 2010-10-28 Elpida Memory Inc 半導体記憶装置
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8230276B2 (en) * 2009-09-28 2012-07-24 International Business Machines Corporation Writing to memory using adaptive write techniques
US8386739B2 (en) * 2009-09-28 2013-02-26 International Business Machines Corporation Writing to memory using shared address buses
KR101652333B1 (ko) * 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
US8463985B2 (en) 2010-03-31 2013-06-11 International Business Machines Corporation Constrained coding to reduce floating gate coupling in non-volatile memories
JP2011253595A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
CN101894587A (zh) * 2010-07-23 2010-11-24 上海宏力半导体制造有限公司 相变存储器的自限写入脉冲发生电路
KR101201859B1 (ko) 2010-09-03 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 조절방법
US8194441B2 (en) 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
CN102592667A (zh) * 2011-01-13 2012-07-18 中国科学院微电子研究所 编程电阻存储单元的方法和装置
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
CN102299537B (zh) * 2011-08-22 2013-12-11 北京兆易创新科技股份有限公司 一种灵敏放大器的预充电控制电路及方法
CN102355013B (zh) * 2011-08-22 2013-09-18 北京兆易创新科技股份有限公司 一种灵敏放大器的预充电控制电路
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
DE102012111829A1 (de) 2011-12-06 2013-06-06 Samsung Electronics Co., Ltd. Speichersysteme und Blockkopierverfahren davon
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
KR20140028481A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
US9281061B2 (en) 2012-09-19 2016-03-08 Micron Technology, Inc. Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP2015060608A (ja) 2013-09-18 2015-03-30 株式会社東芝 半導体記憶装置
US9779810B2 (en) * 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
US10204681B2 (en) * 2017-05-09 2019-02-12 National Tsing Hua University Control circuit configured to terminate a set operation and a reset operation of a resistive memory cell of memory array based on the voltage variation on the data line of the resistive memory cell
US10832770B2 (en) 2019-03-13 2020-11-10 Sandisk Technologies Llc Single pulse memory operation
KR20210048007A (ko) 2019-10-22 2021-05-03 삼성전자주식회사 메모리 장치 및 이의 동작 방법
IT202000012070A1 (it) * 2020-05-22 2021-11-22 St Microelectronics Srl Dispositivo di memoria non volatile con un circuito di pilotaggio di programmazione includente un limitatore di tensione

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968507A (en) * 1984-06-20 1990-11-06 Merck & Co., Inc. Controlled porosity osmotic pump
MY105136A (en) * 1988-04-27 1994-08-30 Daiichi Seiyaku Co Optically active pyridonecarboxylic acid derivatives.
ATE192932T1 (de) * 1993-09-09 2000-06-15 Takeda Chemical Industries Ltd Formulierung enthaltend einen antibakteriellen und einen antiulcus wirkstoff
JP3361006B2 (ja) * 1995-03-24 2003-01-07 川崎マイクロエレクトロニクス株式会社 半導体デバイス
US6057323A (en) * 1996-03-08 2000-05-02 Adolor Corporation Kappa agonist compounds pharmaceutical formulations and method of prevention and treatment of pruritus therewith
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5847003A (en) * 1996-06-04 1998-12-08 Avon Products, Inc. Oxa acids and related compounds for treating skin conditions
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
EP0995746A1 (en) * 1997-06-23 2000-04-26 Yoshitomi Pharmaceutical Industries, Ltd. Prophylactic or therapeutic agent for diseases attributable to infection with helicobacters
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6222771B1 (en) * 2000-01-31 2001-04-24 Eon Silicon Devices, Inc. Unified program method and circuitry in flash EEPROM
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6434048B1 (en) * 2001-07-20 2002-08-13 Hewlett-Packard Company Pulse train writing of worm storage device
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
EP1324345A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
KR100480644B1 (ko) * 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
KR100546322B1 (ko) * 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901632A (zh) * 2010-08-11 2010-12-01 上海宏力半导体制造有限公司 监控位线电压的监控电路及监控方法

Also Published As

Publication number Publication date
US20060181932A1 (en) 2006-08-17
DE102004025975A1 (de) 2004-12-30
DE102004025975B4 (de) 2010-11-11
CN1574093A (zh) 2005-02-02
US7180771B2 (en) 2007-02-20
US20040246804A1 (en) 2004-12-09
US7085154B2 (en) 2006-08-01
ITMI20041046A1 (it) 2004-08-25
JP2004362761A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
CN100514492C (zh) 相变存储器件及对其进行编程的方法
TWI506628B (zh) 用於具開關的相變化記憶體之快速驗證之方法、裝置及系統
CN1897156B (zh) 具有可变驱动电压的相变随机存取存储器
CN102016811B (zh) 用于实现pcram设备的自参考读取操作的方法和装置
KR100587694B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
US7936584B2 (en) Reading phase change memories
US7190607B2 (en) Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US8755216B2 (en) Programmable resistance memory with feedback control
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
US11948631B2 (en) Memory device and operating method thereof
EP1607981A1 (en) Phase-change memory device and write driver circuit and programming method
US8625362B2 (en) Data sensing device non-volatile memory
US8861286B2 (en) Verification read data output circuit of a semiconductor device and method for operating the same
US8824220B2 (en) Semiconductor apparatus
US7499306B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range
JP3995167B2 (ja) 相変化型メモリ
KR20100008627A (ko) 상 변화 메모리 장치 및 제어 방법
KR20090073538A (ko) 상 변화 메모리 장치의 모델 등가 회로
KR20110118926A (ko) 상변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20150602

EXPY Termination of patent right or utility model