CN100459099C - 铜互连的半导体器件的制造方法及其结构 - Google Patents

Abstract

一种铜互连的半导体器件的制造方法，包括提供带有介质隔离层和铜布线层的半导体衬底，铜布线层镶嵌于介质隔离层中；在铜布线层和介质隔离层表面形成扩散阻挡层，扩散阻挡层为面心立方结构的氮化钽材料；在扩散阻挡层上形成铝垫层。相应地，本发明提供一种基于上述方法形成的结构。本发明通过改变沉积扩散阻挡层的工艺及其形成的结构，把TaN薄膜的晶体结构由体心立方结构改变为面心立方结构，覆盖在Cu布线层上更为致密，尤其对于金属台阶部分的“弱区”，更好地阻挡了铜向Al垫层扩散和电迁移。

Description

铜互连的半导体器件的制造方法及其结构

技术领域

本发明涉及一种半导体器件的制造方法及其结构，特别涉及一种铜互连的半导体器件的制造方法及其结构。

背景技术

随着集成电路集成度的不断提高，Al作为内连线材料其性能已难以很好满足集成电路的要求。Cu较Al具有低的电阻率和高的抗电迁移能力在深亚微米技术中得到广泛的应用。然而Cu又是导致器件失效的元凶，这主要因为Cu是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅中快速扩散，引起器件可靠性方面的问题。所以，在Cu布线层和介质隔离层之间，必须加上防止Cu扩散的扩散阻挡层材料，例如TaN、TiSiN、Ta等来实现防止Cu扩散的目的。

同时，随着芯片集成度的提高，互连引线变得更细、更窄、更薄，因此其中的电流密度越来越大。在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移(EM)。电迁移能使IC中的互连引线在工作过程中产生断路或短路，是引起集成电路失效的一种重要机制。所以，在Cu布线层和介质隔离层之间加上扩散阻挡层材料还可以阻止Cu发生电迁移，另外可以提高Cu和介质隔离层的粘附性。

以往公开的专利或者文献对Cu布线层和介质隔离层之间的扩散阻挡层有很多的公开和报道，如公开号为2004/0152301和2004/0152330以及2005/0023686的美国专利申请通过在Cu布线层和介质隔离层之间添加扩散阻挡层如Ta和TaN、金属氮化物以及WSiN材料来防止Cu向介质隔离层进行扩散，然而对于Cu向金属Al中的扩散未公开防止措施。在深亚微米工艺中，在顶层Cu布线层上制作的引出金属垫仍然采用Al，由于Cu会向Al垫层中进行扩散，发生反应生成电阻率较大的CuAl₂，因此必须在顶层Cu布线层和金属Al垫层之间引入防扩散层。

Ta是一种很有吸引力的Cu的扩散阻挡层，Ta的氮化物比如TaN是一种Cu和F离子的有效阻挡层，目前在Cu互连工艺中正得到广泛的应用。但是在通常工艺中，形成的TaN结构比较疏松，防止Cu扩散的能力较弱。下面参照图1至图5举例说明，在90nm逻辑电路中，Cu布线层12形成在半导体衬底11上，接着在Cu布线层12上形成TaN作为防止Cu扩散的扩散阻挡层13，最后在扩散阻挡层13上形成Al垫层14，整个结构如图1所示，由于扩散阻挡层13的结构比较疏松，尤其是在金属台阶处覆盖性不好，形成“弱区”，顶层Cu布线层12中的Cu往往在此“弱区”穿过扩散阻挡层13，到达Al垫层14，同时在顶层Cu中形成的空洞15，扩散出来的Cu 16和Al垫层14发生反应，生成电阻率大的CuAl₂，影响器件性能。

采用X射线衍射(XRD)确定现有技术制备的扩散阻挡层13的晶体结构，结果如图5所示，图5所示的横坐标为衍射角2θ，单位为度，纵坐标为衍射强度之比I/I₀。制备的TaN扩散阻挡层13分别在2θ为37°、53°和68°处出现比较强的衍射峰，和标准谱相对照，这些峰分别相应于(110)、(200)和(211)晶面的衍射，TaN的晶体结构为体心立方(bcc)结构。

采用HCl腐蚀部分Al垫层，利用光学显微镜观察剩下的Al垫层，结果如图2所示，在Al垫层表面存在许多黑色沾污21，众所周知，Cu不会和HCl反应，同时采用能谱仪(EDX)测试了这些黑色沾污21的成分，主要为Cu和O，表明Cu布线层12中的Cu穿过扩散阻挡层13扩散到了Al垫层14中而且部分被氧化，由此可以看出体心立方结构的TaN的防止Cu扩散能力较差。

采用离子束聚焦(FIB)切片测试了上述结构的顶层Cu布线层12的截面形貌，结果如图3所示，在Cu布线层12中出现空洞，此结果和上面光学显微镜以及EDX的结果相一致，即Cu布线层12中的Cu扩散出去导致在Cu布线中形成空洞15。

测试了同一晶片上从S31至S45的15个单元的电迁移(EM)特性来分析器件的失效，结果如图4所示，可以看出，单元S31最早在2小时就形成了电阻峰，其余单元在10小时之前均出现了电阻峰，表明这些单元在测试的10小时内出现了空洞，造成了器件失效。

由上面讨论可知，体心立方结构的TaN扩散阻挡层的防止Cu扩散和电迁移能力较弱。众所周知，Cu通过阻挡材料的电迁移和扩散主要沿着阻挡材料的晶粒边界出现，因此需要优化阻挡材料，从而最小化晶粒边界区和/或者延长沿晶粒边界的扩散路径。

发明内容

本发明解决的问题是半导体器件中的Cu布线层中的Cu向Al垫层中扩散，侵蚀Al垫层，从而导致器件性能失效。

为解决上述问题，本发明提供一种Cu互连的半导体器件的制备方法，包括如下步骤：提供带有介质隔离层和铜布线层的半导体衬底，所述的铜布线层镶嵌于介质隔离层中；在所述的介质隔离层表面和铜布线层上形成扩散阻挡层；在扩散阻挡层上形成铝垫层，所述的扩散阻挡层为面心立方结构的氮化钽材料。

扩散阻挡层可采用物理气相沉积(PVD)或者化学气相沉积(CVD)或者真空电子束蒸发或者脉冲激光沉积(PLD)方法形成，比较优选的方法为采用物理气相沉积(PVD)的方法。

采用物理气相沉积(PVD)方法形成扩散阻挡层的沉积功率范围为3000W至8000W，气氛为N₂，N₂的流量范围为25sccm至55sccm。

扩散阻挡层厚度范围为30nm至100nm。

扩散阻挡层的面心立方晶体结构可以在沉积的时候形成，也可以在沉积之后退火实现。

扩散阻挡层可以由单层或者多层面心立方结构的TaN构成。

相应地，本发明提供一种Cu互连的半导体器件结构，包括带有介质隔离层和铜布线层的半导体衬底，所述的铜布线层镶嵌于介质隔离层中；位于介质隔离层表面和铜布线层之上的扩散阻挡层以及位于扩散阻挡层之上的铝垫层，所述的扩散阻挡层为面心立方结构的氮化钽。

本发明还提供一种铜互连的半导体器件的制造方法，包括如下步骤：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；在所述的铜布线层和介质隔离层表面形成接触膜层；在接触膜层上形成扩散阻挡层；在扩散阻挡层上形成铝垫层，所述的扩散阻挡层为面心立方结构的氮化钽材料。

所述的接触膜层由铂族元素、铁族元素中的任意金属构成。

本发明还提供一种铜互连的半导体器件结构，包括带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；位于铜布线层和介质隔离层表面的接触膜层；位于接触膜层之上的扩散阻挡层以及位于扩散阻挡层之上的铝垫层，所述的扩散阻挡层为面心立方结构的氮化钽。

与现有技术相比，本发明具有以下优点：本发明通过改变沉积扩散阻挡层的工艺，改变了扩散阻挡层的晶体结构为面心立方结构，从而最小化扩散阻挡层的晶粒边界区，延长了铜沿晶粒边界的扩散路径，使得覆盖在Cu布线层上的扩散阻挡层更为致密，尤其是可以更好地覆盖金属台阶部分的“弱区”，阻挡了铜向Al垫层尤其是通过金属台阶部分的“弱区”进行扩散和电迁移，防止Al垫层受到侵蚀。

附图说明

图1是现有技术制备的半导体衬底上的Cu布线层和Al垫层的结构剖面示意图。

图2是现有技术制备的扩散阻挡层的XRD结果

图3是现有技术制备的Al垫层采用HCl腐蚀后的光学显微照片。

图4是现有技术制备的Cu布线层的截面FIB测试结果。

图5是现有技术制备的Cu布线层的EM测试结果。

图6A至图6B是本发明技术制备的扩散阻挡层的第一实施例示意图。

图7是采用本发明技术制备的扩散阻挡层的XRD结果。

图8是本发明的技术制备的Al垫层采用HCl腐蚀后的SEM照片。

图9是本发明的技术制备的Cu布线层的截面FIB测试结果。

图10A是本发明的技术制备的Cu布线层的EM测试结果的TTF对数正态分布曲线。

图10B是采用本发明的技术制备的Cu布线层的EM测试结果的相对电阻值退化曲线。

图11A至图11B是本发明技术制备的扩散阻挡层的第二实施例示意图。

具体实施方式

以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：

本实施例首先给出了铜互连的半导体器件的制造方法，工艺步骤为：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；在所述的铜布线层和介质隔离层表面形成扩散阻挡层；在扩散阻挡层上形成铝垫层，所述的扩散阻挡层为面心立方结构的氮化钽材料。

图6A至图6B是采用本发明的制备方法在半导体衬底上的顶层Cu和上层Al垫层之间形成扩散阻挡层的第一实施例示意图。下面结合附图对本发明的具体实施方式做一详细的说明。图6A为在半导体衬底上的Cu布线层以及介质隔离层表面形成扩散阻挡层的结构示意图。半导体衬底61带有介质隔离层62和Cu布线层63，Cu布线层63镶嵌于介质隔离层62中，在Cu布线层63和介质隔离层62表面形成扩散阻挡层64，所述扩散阻挡层64由面心立方结构的TaN构成。

所述半导体衬底61为一层或者多层导电层和绝缘层所构成的半导体器件结构的衬底。

所述介质隔离层62可为单层或者多层，由SiO₂、USG(未掺杂硅酸盐玻璃)、BPSG(硼磷硅玻璃)、PSG(磷硅玻璃)、SiN、SiON、SiOF、AlN、Al₂O₃、BN、类金刚石、SOG(旋涂玻璃)、FOX(可流动氧化物)、聚合物等组中的至少一种及它们的组合构成。

所述Cu布线层63采用公知的光刻和刻蚀技术形成，Cu布线层63为可为单层或者多层的Cu薄膜组成。

所述扩散阻挡层64可以为单层或者多层，扩散阻挡层64的厚度范围为30至100nm范围。扩散阻挡层64可采用物理气相沉积(PVD)、化学气相沉积(CVD)或者真空蒸发、脉冲激光沉积(PLD)、或者其他现有镀膜方式形成。比较优选的制备方式为物理气相沉积(PVD)方式，选用金属Ta作靶，沉积功率范围为3000W至8000W，沉积的气氛为Ar和N₂的混合气体，N₂的流量范围为25sccm至55sccm，沉积时候衬底温度范围为80至150℃。

扩散阻挡层64的面心立方晶体结构可以在沉积过程中形成，也可以在沉积成其他晶体结构以后比如体心立方结构，采用原位退火或者移置到退火炉中形成面心立方结构。

在本发明的一个实施方式中，采用Ta作靶，利用PVD装置，在1.3×10^-2至1.3×10^-1Pa气压下，在N₂和Ar的气氛下，N₂的流量为40sccm，在120℃下，以每秒1.5nm的沉积速率形成TaN薄膜，沉积功率为5500W，形成的TaN薄膜的厚度为65nm，TaN薄膜的晶体结构为面心立方结构。

在本发明的另一个实施方式中，利用PVD装置，在1.3×10^-2Pa至6.5×10^-2Pa气压下，在N₂和Ar的混合气氛下，N₂流量为10sccm，以每秒1.5nm的沉积速率形成TaN薄膜，沉积功率为9000W，形成的TaN薄膜的厚度为70nm，TaN薄膜的晶体结构为体心立方结构。

然后在N₂气氛下，利用快速退火炉(RTA)，在80℃至450℃温度下，退火处理30s至300s时间，退火过程的升温速率为10至30℃/s，降温速率为5至30℃/s。经过退火后形成的TaN薄膜结构为面心立方结构，此TaN层作为防Cu扩散的扩散阻挡层64。

参照图6B为在扩散阻挡层64上形成Al垫层65结构示意图。Al垫层65可为单层或者多层，Al垫层的厚度范围为

至

Al垫层的图形采用公知的光刻和刻蚀技术形成。

在本发明的一个具体实施方式中，采用Al作靶，利用PVD装置，在2.6×10^-1Pa气压下，在Ar气氛下，在270℃温度下，以每秒

的沉积速率形成Al薄膜，沉积功率为22000W。

结合图6A至图6B，以及上述的工艺描述，本发明给出一个在Cu布线层和Al垫层之间制备扩散阻挡层的具体实施例，如下：

在半导体衬底61上形成介质隔离层62和Cu布线层63，Cu布线层63为采用公知的光刻和刻蚀技术形成，在暴露出的Cu布线层63以及介质隔离层62表面形成扩散阻挡层64，扩散阻挡层64采用物理气相沉积(PVD)方式形成。选用金属Ta作靶形成TaN薄膜，沉积功率为6500W，沉积的气氛为N₂，N₂的流量为30sccm，沉积时候衬底温度范围为100℃。采用此工艺形成的TaN扩散阻挡层64的晶体结构为面心立方结构，TaN扩散阻挡层64的厚度为80nm。

最后在扩散阻挡层64上形成Al垫层65。Al垫层65的厚度为1000nm。

基于以上工艺实施以后，得到最终的结构为图6B所示。包括带有介质隔离层62和Cu布线层63的半导体衬底，Cu布线层63镶嵌于介质隔离层62中，位于Cu布线层63和介质隔离层62表面的扩散阻挡层64以及位于扩散阻挡层64之上的Al垫层65，扩散阻挡层64为面心立方结构的TaN构成。

采用英国百得(Bede)公司的BedeMetrix^TM-F型号的X射线衍射仪测试了上述扩散阻挡层64的X射线衍射图谱(XRD)，结果如图7所示，制备的TaN扩散阻挡层64分别在20为35.847°、41.603°、60.414°和72.222°处出现比较强的衍射峰，这些峰分别相应于(111)、(200)、(220)和(331)的衍射面上，和标准谱相对照，TaN的晶体结构为面心立方(fcc)结构。

采用HCl腐蚀上述部分Al垫层之后的形貌采用西努光学仪器有限公司的徕卡(Leica)Inm 300型号光学显微镜进行测试，结果如图8所示，Al垫层65表面比较干净和光滑，没有出现图3中的黑色沾污21，表明没有Cu扩散进入Al垫层65中，表明本发明技术制备的面心立方结构的TaN扩散阻挡层64防止Cu扩散和电迁移能力较好。

相应地，采用美国费(Fei)公司制备的DB 235型离子束聚焦(FIB)设备测试了Cu布线层63的截面形貌，结果如图9所示，Cu布线层63均匀连续，没有出现图4所示的空洞，表明Cu布线层63没有发生扩散。

同时，采用本发明技术形成的扩散阻挡层64后，测试了Cu布线层63的电迁移特性，在奎利特有限公司(Qulitau，Ltd.)的电迁移(EM)系统上进行，结果如图10A和10B所示，图10A给出完成布线的晶片上不同单元电迁移率的TTF对数正态分布曲线，可以看出这些单元在75小时开始出现失效，曲线比较陡直，表明采用本发明制备的扩散阻挡层64阻挡效果比较好。在所有测试的单元中，在150小时大约测试的单元中一半出现失效，然后在大约180小时左右，由于Cu自身的电迁移特性，所有单元全部失效。

图10B给出相对阻值退化曲线，可以看出，75小时之前，电阻保持不变，之后出现由于电迁移出现的空洞导致的电阻增大峰，在大约180小时，电阻的增大出现最高峰。这是由于Cu自身的电迁移所致，表明此时由于电迁移出现的空洞体积最大，造成电阻最大。与采用现有技术制备的Cu布线层和扩散阻挡层相比(结果如图5所示)，图5中在10小时就出现电阻增大峰，表明在Cu线中出现了空洞造成电阻增大，而改变扩散阻挡层制备工艺后，在Cu自身的电迁移特性出现以前没有在Cu布线层63中出现空洞，与图7的光学显微镜结果相对应，表明本发明的形成面心立方结构的TaN扩散阻挡层64的阻挡Cu扩散和电迁移能力比较好。

图11A至图11B是采用本发明的制备方法在半导体衬底上的顶层Cu和上层Al垫层之间形成扩散阻挡层的第二实施例的示意图。下面结合附图对本发明的具体实施方式做一详细的说明。图11A为在半导体衬底上的Cu布线层以及介质隔离层表面形成扩散阻挡层的结构示意图。半导体衬底61带有介质隔离层62和Cu布线层63，Cu布线层63镶嵌于介质隔离层62中，在Cu布线层63和介质隔离层62表面形成接触膜层71，在接触膜层71上形成扩散阻挡层72，所述扩散阻挡层64由面心立方结构的TaN构成。

接触膜71由铂族元素、铁族元素中的任意金属构成，以便Cu布线层63和扩散阻挡层64之间的粘附性更好。

扩散阻挡层72采用实施例一中的方法形成，在此不作详述。

参照图11B为在扩散阻挡层72上形成Al垫层73示意图，Al垫层的图形采用公知的光刻和刻蚀技术形成。

基于以上工艺实施以后，得到最终的结构为图11B所示。包括带有介质隔离层62和Cu布线层63的半导体衬底，Cu布线层63镶嵌于介质隔离层62中，位于Cu布线层63和介质隔离层62表面的接触膜层71；位于接触膜层71之上的扩散阻挡层72以及位于扩散阻挡层72之上的铝垫层73，所述的扩散阻挡层72为面心立方结构的氮化钽构成。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种铜互连的半导体器件的制造方法，包括如下步骤：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；在所述的铜布线层和介质隔离层表面形成扩散阻挡层；在扩散阻挡层上形成铝垫层，其特征在于，所述的扩散阻挡层为面心立方结构的氮化钽材料。

2.根据权利要求1所述的铜互连的半导体器件的制造方法，其特征在于：所述的扩散阻挡层采用物理气相沉积或者化学气相沉积或者真空电子束蒸发或者脉冲激光沉积方法形成。

3.根据权利要求2所述的铜互连的半导体器件的制造方法，其特征在于：所述的物理气相沉积方法形成扩散阻挡层的沉积功率范围为3000W至8000W，形成扩散阻挡层的气氛为氮气，氮气的流量范围为25sccm至55sccm。

4.根据权利要求1或者2或者3所述的半导体器件的制造方法，其特征在于：所述的扩散阻挡层厚度范围为30nm至100nm。

5.根据权利要求1或者2或者3所述的半导体器件的制造方法，其特征在于：所述的面心立方结构的氮化钽为单层或者多层结构。

6.一种铜互连的半导体器件的制造方法，包括如下步骤：提供带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；在所述的铜布线层和介质隔离层表面形成接触膜层；在接触膜层上形成扩散阻挡层；在扩散阻挡层上形成铝垫层，其特征在于，所述的扩散阻挡层为面心立方结构的氮化钽材料。

7.根据权利要求6所述的半导体器件的制造方法，其特征在于：所述的接触膜层由铂族元素、铁族元素中的任意金属构成。

8.一种铜互连的半导体器件结构，包括带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；位于铜布线层和介质隔离层表面的扩散阻挡层以及位于扩散阻挡层之上的铝垫层，其特征在于所述的扩散阻挡层为面心立方结构的氮化钽。

9.根据权利要求8所述的铜互连的半导体器件结构，其特征在于，所述的面心立方结构的氮化钽为单层或者多层结构。

10.一种铜互连的半导体器件结构，包括带有介质隔离层和铜布线层的半导体衬底，所述铜布线层镶嵌于介质隔离层中；位于铜布线层和介质隔离层表面的接触膜层；位于接触膜层之上的扩散阻挡层以及位于扩散阻挡层之上的铝垫层，其特征在于所述的扩散阻挡层为面心立方结构的氮化钽。

Images