CN100334609C - 可补偿阈值电压的源极跟随器 - Google Patents

Abstract

一种可补偿阈值电压的源极跟随器，此源极跟随器包括电流源、开关电路与薄膜晶体管。此源极跟随器利用电流源将薄膜晶体管的阈值电压固定，并且利用存储电容与补偿电容，使输入电压与输出电压几乎相等，因此可使输出电压的误差在灰度电压的误差范围之内。

Description

可补偿阈值电压的源极跟随器

技术领域

本发明有关于一种源极跟随器，且特别是有关于一种可补偿阈值电压的源极跟随器。

背景技术

液晶材料由欧洲发现后，在美国研究开发其实用性，日本深入地探讨其性质及各种领域的应用技术，并不断地研制新世代的液晶平面显示器。目前，各种液晶技术已被广泛地使用在显示器上，尤其是液晶平面显示器(LCD)，各制造商已经由TN-LCD(Twisted Nematic-Liquid Crystal Display，扭曲向列型液晶平面显示器)扩展至STN-LCD(Super Twisted Nematic-LiquidCrystal Display，超扭曲向列型液晶平面显示器)，并更加扩大至非晶硅TFT-LCD(Thin Film Transistor LCD，薄膜晶体管液晶平面显示器)，且规模有越来越大的趋势。另外，也已有液晶显示器制造商已开始着手研发低温多晶硅平面显示器(LPTS-LCD，Low Temperature Poly-Si Liquid CrystalDisplay)的生产技术。

目前，低温多晶硅薄膜晶体管的技术已经应用于液晶显示面板上，除了做为液晶显示器的有源元件之外，也将高集成电路合并到玻璃基板的电路上。其中，比较难以克服的是数据线驱动电路，由于低温多晶硅薄膜晶体管的阈值电压较高，所以如果使用放大器电路，则会使得模拟输出电压受到阈值电压的影响，而造成信号失真的情形。

接下来请参照图1A与图1B，其分别表示的是一种可补偿阈值电压的推挽式(Push-Pull)模拟缓冲器的电路图与时序图。在推挽式模拟缓冲器100中，包括：n型晶体管110、p型晶体管120、第一开关132、第二开关142与第三开关152。

n型晶体管110的漏极112耦接至一正电压，源极114输出一输出电压。p型晶体管120的源极124耦接至n型晶体管110的源极114，漏极122耦接至接地电位，栅极126耦接至n型晶体管110的栅极116。第一开关132具有第一端134与第二端136，其中，第一端134耦接至输入电压，第二端136耦接至n型晶体管110的栅极116。第二开关142具有第三端144与第四端146，其中，第三端144耦接至输入电压。第三开关152具有第五端154与第六端156，其中，第五端154耦接至第四端146，第六端156耦接至n型晶体管110的源极114。存储电容162具有第七端164与第八端166，其中，第七端164耦接至第二端136，第八端166耦接至第四端146。

接下来将说明推挽式模拟缓冲器100的工作过程。首先将第一开关132与第三开关152短路，而第二开关142开路，此时，在存储电容162内所存储的电位相当于n型晶体管110的阈值电压。接着，将第一开关132与第三开关152开路，而第二开关142短路。此时，n型晶体管110的栅极116的电压为输入电压会与此阈值电压相加，以使得输出电压将会近似于输入电压。其中，输入电压大于n型晶体管110的阈值电压。

但是，在推挽式模拟缓冲器100中，当输入电压小于n型晶体管110及p型晶体管120的阈值电压时，由于n型晶体管110及p型晶体管120工作在截止区，所以推挽式模拟缓冲器100将无法正常工作。另外，当输入电压增加阈值电压后，会使得推挽式模拟缓冲器100的工作点偏移，而且输出电压与输入电压仍有微小误差，而在高位阶解析时，误差值容易超过灰度误差容许值。

综合以上所述，公知的源极跟随器具有下列缺点：

(1)在推挽式模拟缓冲器100中，当输入电压小于晶体管的阈值电压时，电路将无法正常工作。

(2)在推挽式模拟缓冲器100中，当工作于高位阶解析时，误差值容易超过灰度误差容许值。

发明内容

因此，本发明提供一种适用于显示器的可补偿阈值电压的源极跟随器，将电容开关的电路做在源极跟随器电路之前，并利用电流源将薄膜晶体管的阈值电压值固定住，使得输出电压几近于输出电压。

本发明提出一种可补偿阈值电压的源极跟随器，此源极跟随器包括：n型晶体管、电流源以及开关电路。上述的n型晶体管具有漏极、栅极、以及源极，其中漏极耦接至正电压，而源极输出一输出电压。上述的电流源具有第一端及第二端，其中第一端耦接至n型晶体管的源极，而第二端耦接至接地电位。上述的开关电路分别耦接至n型晶体管、电流源以及输入电压，其中，此开关电路包括：第一开关、第二开关、第三开关以及存储电容。

依据本发明的较佳实施例所述，上述的第一开关具有第三端与第四端。其中，第三端耦接至输入电压，而第四端耦接至n型晶体管的栅极。

依据本发明的较佳实施例所述，上述的第二开关具有第五端与第六端。其中，第五端耦接至输入电压与第三端。

依据本发明的较佳实施例所述，上述的第三开关具有第七端及第八端。其中，第七端耦接至第六端，而第八端耦接至n型晶体管的源极与第一端。

依据本发明的较佳实施例所述，上述的存储电容具有第九端与第十端。其中，第九端耦接至第四端与栅极，而第十端耦接至第六端与第七端。

依据本发明的较佳实施例所述，当第一开关与第三开关短路，而第二开关开路时，存储电容所存储的电位将等于n型晶体管的阈值电压。此时，n型晶体管的栅极的电压为输入电压与阈值电压之和。

本发明提出另一种可补偿阈值电压的源极跟随器，此源极跟随器包括：p型晶体管、电流源以及开关电路。上述的p型晶体管具有漏极、栅极与源极，其中漏极耦接至接地电压，源极输出一输出电压。上述的电流源具有第一端及第二端，其中第一端耦接至正电压，而第二端耦接至源极。上述的开关电路耦接至p型晶体管、电流源以及输入电压，此开关电路包括：第一开关、第二开关、第三开关以及存储电容。

依据本发明的较佳实施例所述，上述的第一开关具有第三端与第四端。其中，第三端耦接至输入电压，而第四端耦接至栅极。

依据本发明的较佳实施例所述，上述的第二开关具有第五端及第六端。其中，第五端耦接至输入电压与第三端。

依据本发明的较佳实施例所述，上述的第三开关具有第七端与第八端。其中，第七端耦接至第六端，而第八端耦接至源极与第二端。

依据本发明的较佳实施例所述，上述的存储电容具有第九端及第十端。其中，第九端耦接至第四端与栅极，而第十端耦接至第六端与第七端。

依据本发明的较佳实施例所述，当第一开关与第三开关短路，而第二开关开路时，存储电容所存储的电位将等于p型晶体管的阈值电压。此时，p型晶体管的栅极的电压为输入电压与阈值电压之差。

附图说明

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：

图1A是一种可补偿阈值电压的推挽式模拟缓冲器的电路图；

图1B是一种可补偿阈值电压的推挽式模拟缓冲器的时序图；

图2A是本发明的较佳实施例的一种可补偿阈值电压的源极跟随器的电路图；

图2B是本发明的较佳实施例的一种可补偿阈值电压的源极跟随器的时序图；

图3A是本发明的较佳实施例的另一种可补偿阈值电压的源极跟随器的电路图；以及

图3B是本发明的较佳实施例的另一种可补偿阈值电压的源极跟随器的时序图。

附图标号说明

100：推挽式模拟缓冲器

110，210：n型晶体管

120，310：p型晶体管

112，122，212，312：漏极

114，124，214，314：源极

116，126，216，316：栅极

132，232，332：第一开关

134，222，322：第一端

136，224，324：第二端

142，242，342：第二开关

144，234，334：第三端

146，236，336：第四端

152，252，352：第三开关

154，244，344：第五端

156，246，346：第六端

162，262，362：存储电容

164，254，354：第七端

166，256，356：第八端

200，300：源极跟随器

220，320：电流源

230，330：开关电路

264，366：第十端

266，364：第九端

272，372：第四开关

274，374：第十一端

276，376：第十二端

282，382：第五开关

284，384：第十三端

286，386：第十四端

292，392：补偿电容

294，394：第十五端

296，396：第十六端

具体实施方式

本发明将电容开关做在n型晶体管(例如是n型低温多晶硅薄膜晶体管)的源极跟随器或p型晶体管(例如是p型低温多晶硅薄膜晶体管)的源极跟随器之前，并且利用电流源，将晶体管的阈值电压固定，所以本发明的源极跟随器不会工作在死区。再者，本发明的源极跟随器适用于显示器(例如是液晶显示器)。

接下来将以包含至少一个电容及数个开关的开关电路来说明本发明的源极跟随器。首先将以n型晶体管的源极跟随器做说明。请参照图2A与图2B，其分别表示本发明的较佳实施例的一种可补偿阈值电压的源极跟随器的电路图与时序图。由图2A可知，源极跟随器200包括n型晶体管210、电流源220以及开关电路230。其中，n型晶体管210具有漏极212、栅极216、以及源极214，其中漏极212耦接至正电压，而源极214输出一输出电压。电流源220具有第一端222及第二端224，其中第一端222耦接至n型晶体管210的源极214，而第二端224耦接至接地电位。而开关电路230分别耦接至n型晶体管210、电流源220以及输入电压。

首先，以只包含第一开关232、第二开关242、第三开关252以及存储电容262的开关电路230来做说明。在开关电路230中，第一开关232具有第三端234与第四端236。其中，第三端234耦接至输入电压，而第四端236耦接至n型晶体管210的栅极216。第二开关242具有第五端244与第六端246。其中，第五端244耦接至输入电压与第三端234。第三开关252具有第七端254及第八端256。其中，第七端254耦接至第六端246，而第八端256耦接至n型晶体管210的源极214与第一端222。存储电容262具有第九端266与第十端264。其中，第九端266耦接至第四端236与栅极216，而第十端264耦接至第六端246与第七端254。接下来将说明只包含一个电容的源极跟随器200的工作过程。首先，将第一开关232及第三开关252短路，而将第二开关242开路，此时存储电容262将存储等于n型晶体管210的阈值电压的电位。接着，将第一开关232及第三开关252开路，而将第二开关242短路，此时n型晶体管210的栅极216的电压为输入电压会与n型晶体管210的阈值电压之和，所以输出电压将近似于输入电压。

接下来将以还包含第四开关272、第五开关282与补偿电容292的开关电路230来说明。对于本领域技术人员而言，要注意的是，在此仅以包含两个电容及数个开关的开关电路230来说明，但是包含两个以上的电容及数个开关的开关电路也适用于本发明。在开关电路230中，第四开关272具有第十一端274与第十二端276，其中第十一端274耦接至第三端234、第五端244与输入电压。第五开关282具有第十三端284及第十四端286，其中第十三端284耦接至第十二端276，而第十四端286耦接至第一端222、第八端256与n型晶体管210的源极214。补偿电容292具有第十五端294与第十六端296，其中第十五端294耦接至第十二端276及第十三端284，而第十六端296耦接至第六端246、第七端254与第十端264。接下来将说明包含二个电容的源极跟随器200的工作过程。首先将第一开关232、第三开关252与第五开关282短路，而第二开关242与第四开关272开路。此时，在存储电容262将存储等于n型晶体管210的阈值电压的电位，同时并将补偿电容292重置。接着，将第一开关232、第三开关252以及第四开关272开路，而第二开关242与第五开关282短路时，n型晶体管210的栅极216的电压为输入电压与存储于存储电容262的阈值电压之和，而形成与输出电压相差一误差电压，此误差电压将存储于补偿电容292之内。最后，将第一开关232、第二开关242、第三开关252以及第五开关282开路，而将第四开关272短路。此时，n型晶体管210的栅极216的电压为输入电压与阈值电压及误差电压之和，并且使得输出电压与输入电压的压差缩小到灰度误差容许值之内。由上述可知，当开关电路230包含更多的电容及开关时，输入电压与输出电压的误差将会愈小。

接着将以p型晶体管的源极跟随器做说明。请合并参照图3A与图3B，其分别表示本发明的较佳实施例的另一种可补偿阈值电压的源极跟随器的电路图与时序图。由图3A可知，源极跟随器300包括p型晶体管310、电流源320与开关电路330。其中，p型晶体管310具有漏极312、栅极316与源极314，其中漏极312耦接至接地电位，源极314输出一输出电压。电流源320具有第一端322与第二端324，其中第一端322耦接至正电压，而第二端324耦接至源极314。开关电路330耦接至p型晶体管310、电流源320与输入电压。

首先，以只包含第一开关332、第二开关342、第三开关352以及存储电容362的开关电路330来做说明。在开关电路330中，第一开关332具有第三端334与第四端336，其中第三端334耦接至输入电压，而第四端336耦接至p型晶体管310的栅极316。第二开关342具有第五端344及第六端346，其中第五端344耦接至输入电压与第三端334。第三开关352具有第七端354与第八端356。其中第七端354耦接至第六端346，而第八端356耦接至p型晶体管310的源极314与第二端324。存储电容362具有第九端364与第十端366，其中第九端364耦接至第四端336与p型晶体管310的栅极316，而第十端366耦接至第六端346与第七端354。接下来将说明只包含一个电容的源极跟随器300的工作过程。首先，将第一开关332及第三开关352短路，而将第二开关342开路，此时存储电容362将存储等于p型晶体管310的阈值电压的电位。接着，将第一开关332及第三开关352开路，而将第二开关342短路，此时p型晶体管310的栅极316的电压为输入电压与n型晶体管310的阈值电压之差，所以输出电压将近似于输入电压。

接下来将以还包含第四开关372、第五开关382与补偿电容392的开关电路330来做说明。对于本领域技术人员而言，要注意的是，在此仅以包含两个电容及数个开关的开关电路330来做说明，但是包含两个以上的电容及数个开关的开关电路也适用于本发明。在开关电路330中，第四开关372具有第十一端374与第十二端376，其中第十一端374耦接至第三端334、第五端344与输入电压。第五开关382具有第十三端384及第十四端386，其中第十三端384耦接至第十二端376，而第十四端386耦接至第二端324、第八端356与p型晶体管310的源极314。补偿电容392具有第十五端394与第十六端396，其中第十五端394耦接至第六端346、第七端354与第十端366，而第十六端396耦接至第十二端376及第十三端384。接下来将说明包含二个电容的源极跟随器300的工作过程。首先将第一开关332、第三开关352、以及第五开关382短路，而第二开关342与第四开关372开路。此时，存储电容362所存储的电位将等于p型晶体管310的阈值电压，而补偿电容392会重置。接着，将第一开关332、第三开关352、以及第四开关372开路，而第二开关342与第五开关382短路。此时p型晶体管310的栅极316的电压为输入电压与阈值电压之差，而输入电压与输出电压相差一误差电压。其中，误差电压将存储于补偿电容392。最后，将第一开关332、第二开关342、第三开关352以及第五开关382开路，而第四开关372短路，p型晶体管310的栅极316的电压为输入电压与阈值电压及误差电压之差，而输出电压与输入电压的压差将可缩小在灰度的范围之内。由上述可知，当开关电路330包含更多的电容及开关时，输入电压与输出电压的误差将会愈小。

综上所述，本发明的可补偿阈值电压的源极跟随器，具有下列优点：

(1)本发明的可补偿阈值电压的源极跟随器，因使用电流源，故可使晶体管的阈值电压固定。

(2)本发明的可补偿阈值电压的源极跟随器，利用存储电容与补偿电容，使输入电压与输出电压几乎相等，因此可使输出电压的误差在灰度电压的误差范围之内。

虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求书所限定的范围为准。

Claims (9)

1.一种可补偿阈值电压的源极跟随器，适用于一显示器之中，该源极跟随器包括：

一n型晶体管，具有一漏极、一栅极、以及一源极，其中该漏极耦接至一正电压，而该源极输出一输出电压；

一电流源，具有一第一端及一第二端，其中该第一端耦接至该源极，而该第二端耦接至一接地电位；

一开关电路，耦接至该n型晶体管、该电流源、以及一输入电压，包括：

一第一开关，具有一第三端及一第四端，其中该第三端耦接至该输入电压，而该第四端耦接至该栅极；

一第二开关，具有一第五端及一第六端，其中该第五端耦接至该输入电压及该第三端；

一第三开关，具有一第七端及一第八端，其中该第七端耦接至该第六端，而该第八端耦接至该源极及该第一端；

一存储电容，具有一第九端及一第十端，其中该第九端耦接至该第四端及该栅极，而该第十端耦接至该第六端及该第七端；

一第四开关，具有一第十一端及一第十二端，其中该第十一端耦接至该第三端、该第五端、以及该输入电压；

一第五开关，具有一第十三端及一第十四端，其中该第十三端耦接至该第十二端，而该第十四端耦接至该第一端、该第八端、以及该源极；以及

一补偿电容，具有一第十五端及一第十六端，其中该第十五端耦接至该第十二端及该第十三端，而该第十六端耦接至该第六端、该第七端、以及该第十端。

2.如权利要求1所述的可补偿阈值电压的源极跟随器，其中当该第一开关及该第三开关短路，而该第二开关开路时，该存储电容所存储的电位等于该n型晶体管的一阈值电压；而当该第一开关及该第三开关开路，而该第二开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压之和。

3.如权利要求1所述的可补偿阈值电压的源极跟随器，其中该n型晶体管是一n型多晶硅薄膜晶体管。

4.如权利要求1所述的可补偿阈值电压的源极跟随器，其中当该第一开关、该第三开关、以及该第五开关短路，而该第二开关及该第四开关开路时，该存储电容所存储的电位等于该n型晶体管的该阈值电压，而该补偿电容会重置；而当该第一开关、该第三开关、以及该第四开关开路，而第二开关及该第五开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压之和，而该输入电压与该输出电压相差一误差电压，并且该补偿电容存储该误差电压；而当该第一开关、该第二开关、该第三开关、以及该第五开关开路，而该第四开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压及该误差电压之和。

5.一种可补偿阈值电压的源极跟随器，适用于一显示器之中，该源极跟随器包括：

一p型晶体管，具有一漏极、一栅极、以及一源极，其中该漏极耦接至一接地电位，该源极输出一输出电压；

一电流源，具有一第一端及一第二端，其中该第一端耦接至一正电压，而该第二端耦接至该源极；以及

一开关电路，耦接至该p型晶体管、该电流源、以及一输入电压，包括：

一第一开关，具有一第三端及一第四端，其中该第三端耦接至一输入电压，而该第四端耦接至该栅极；

一第二开关，具有一第五端及一第六端，其中该第五端耦接至该输入电压及该第三端；

一第三开关，具有一第七端及一第八端，其中该第七端耦接至该第六端，而该第八端耦接至该源极及该第二端；

一存储电容，具有一第九端及一第十端，其中该第九端耦接至该第四端及该栅极，而该第十端耦接至该第六端及该第七端

一第四开关，具有一第十一端及一第十二端，其中该第十一端耦接至该第三端、该第五端、以及该输入电压；

一第五开关，具有一第十三端及一第十四端，其中该第十三端耦接至该第十二端，而该第十四端耦接至该第二端、该第八端、以及该源极；以及

一补偿电容，具有一第十五端及一第十六端，其中该第十五端耦接至该第六端、该第七端、以及该第十端、而该第十六端耦接至该第十二端及该第十三端。

6.如权利要求5所述的可补偿阈值电压的源极跟随器，其中当该第一开关及该第三开关短路，而该第二开关开路时，该存储电容所存储的电位等于该p型晶体管的一阈值电压；而当该第一开关及该第三开关开路，而该第二开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压之差。

7.如权利要求5所述的可补偿阈值电压的源极跟随器，其中该p型晶体管是一p型多晶硅薄膜晶体管。

8.如权利要求5所述的可补偿阈值电压的源极跟随器，其中当该第一开关、该第三开关、以及该第五开关短路，而该第二开关及该第四开关开路时，该存储电容所存储的电位是等于该p型晶体管的该阈值电压，而该补偿电容会重置；而当该第一开关、该第三开关、以及该第四开关开路，而该第二开关及该第五开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压之差，而该输入电压与该输出电压相差一误差电压，并且该补偿电容存储该误差电压；而当该第一开关、该第二开关、该第三开关、以及该第五开关开路，而该第四开关短路时，该源极跟随器的该栅极的电压是该输入电压与该阈值电压及该误差电压之差。

9.如权利要求1或5所述的可补偿阈值电压的源极跟随器，其中该显示器是一液晶显示器。

Images